第8章组合逻辑电路

合集下载

电工与电子技术基础化简绘图复习资料

电工与电子技术基础化简绘图复习资料

答案:
Y = A + B ⋅ A + B ⋅ A + B = (A + B) + (A + B) + (A + B) = 1
A
B
Y
0
0
1
1
0
1
0
1
1
1
1
1
二、化简题:
1.△应用逻辑代数运算法则推证下列各式:
(1) ABC + A + B + C = 1
答案:
(2) AB + AB + AB = A + B
答案:
Y = A⋅ A⋅ B ⋅ B ⋅ A⋅ B = A⋅ A⋅ B + B ⋅ A⋅ B = A⋅ B ⋅ (A + B)
A
B
Y
0
0
0
1
0
1
0
1
1
1
1
0
7.组合逻辑电路如图所示,试写出逻辑表达式,并化简。列出电路的状态真值表。
答案:
Y = A⋅B⋅B⋅C = A⋅B+ B⋅C
A
B
C
Y
0
0
0
0
1
答案:
Y = A⋅ B ⋅ A⋅ B = (A⋅ B) + (A⋅ B) = A
A
B
Y
0
0
0
1
0
1
0
1
0
1
1
1
18.组合逻辑电路如图所示,试写出逻辑表达式,并化简。列出电路的状态真值表。
答案:
Y = A + B ⋅ A + B = (A + B) + (A + B) = 1

课后习题答案第8章_存储器和可编程逻辑器件

课后习题答案第8章_存储器和可编程逻辑器件

第8章半导体存储器和可编程逻辑器件8-1存储器按读写功能以及信息的可保存性分别分为哪几类?并简述各自的特点。

解答:存储器按读写功能可分为只读存储器(ROM)和随机存储器(RAM)。

随机存取存储器在工作过程中,既可从其任意单元读出信息,又可以把外部信息写入任意单元。

因此,它具有读、写方便的优点,但由于具有易失性,所以不利于数据的长期保存。

只读存储器在正常工作时其存储的数据固定不变,只能读出,不能随时写入。

ROM为非易失性器件,当器件断电时,所存储的数据不会丢失。

存储器按信息的可保存性可分为易失性存储器和非易失性存储器。

易失性存储器在系统关闭时会失去存储的信息,它需要持续的电源供应以维持数据。

非易失存储器在系统关闭或无电源供应时仍能保持数据信息。

8-2什么是SRAM?什么是DRAM?它们在工作原理、电路结构和读/写操作上有何特点?解答:SRAM(Static Random Access Memory)为静态随机存储器,其存储单元是在静态触发器的基础上附加控制电路构成的。

DRAM(Dynamic Random Access Memory)为动态随机存储器,常利用MOS管栅极电容的电荷存储效应来组成动态存储器,为了避免存储信息的丢失,必须定时地对电路进行动态刷新。

SRAM的数据由触发器记忆,只要不断电,数据就能保存,但其存储单元所用的管子数目多,因此功耗大,集成度受到限制。

DRAM一般采用MOS管的栅极电容来存储信息,由于电荷保存时间有限,为避免存储数据的丢失,必须由刷新电路定期刷新,但其存储单元所用的管子数目少,因此功耗小,集成度高。

SRAM速度非常快,但其价格较贵;DRAM的速度比SRAM慢,不过它比ROM 快。

8-3若RAM的存储矩阵为256字⨯4位,试问其地址线和数据线各为多少条?解答:存储矩阵为256字⨯4位的RAM地址线为8根,数据线为4根。

8-4某仪器的存储器有16位地址线,8位数据线,试计算其最大存储容量是多少?解答:最大存储容量为216⨯8=524288=512k bit(位)8-5用多少片256⨯4位的RAM可以组成一片2K⨯8位的RAM?试画出其逻辑图。

组合逻辑电路 课后答案

组合逻辑电路   课后答案

第4章[题].分析图电路的逻辑功能,写出输出的逻辑函数式,列出真值表,说明电路逻辑功能的特点。

图P4.1B YAP 56P P =图解:(1)逻辑表达式()()()5623442344232323232323Y P P P P P CP P P P CP P P C CP P P P C C P P P P C P PC ===+=+=++=+ 2311P P BP AP BABAAB AB AB ===+()()()2323Y P P C P P CAB AB C AB ABC AB AB C AB AB CABC ABC ABC ABC=+=+++=+++=+++(2)真值表(3)功能从真值表看出,这是一个三变量的奇偶检测电路,当输入变量中有偶数个1和全为0时,Y =1,否则Y=0。

[题] 分析图电路的逻辑功能,写出Y 1、、Y 2的逻辑函数式,列出真值表,指出电路完成什么逻辑功能。

图P4.3B1Y 2[解]解: 2Y AB BC AC =++12Y ABC A B C Y ABC A B C AB BC AC ABC ABC ABC ABC =+++=+++++=+++()())由真值表可知:、C 为加数、被加数和低位的进位,Y 1为“和”,Y 2为“进位”。

[题] 图是对十进制数9求补的集成电路CC14561的逻辑图,写出当COMP=1、Z=0、和COMP=0、Z=0时,Y 1~Y 4的逻辑式,列出真值表。

图P4.4[解](1)COMP=1、Z=0时,TG1、TG3、TG5导通,TG2、TG4、TG6关断。

,(2)COMP=0、Z=0时,Y1=A1,Y2=A2,Y3=A3,Y4=A4。

、COMP=1、Z=0时的真值表、Z=0的真值表从略。

[题] 用与非门设计四变量的多数表决电路。

当输入变量A、B、C、D有3个或3个以上为1时输出为1,输入为其他状态时输出为0。

[解] 题的真值表如表所示,逻辑图如图(b)所示。

《Verilog HDL数字系统设计——原理、实例及仿真》课件第8章

《Verilog HDL数字系统设计——原理、实例及仿真》课件第8章

1
1
1
1
1
1
1
1
1
1
1
×
×
×
×
×
××
0
0
0
0
×
×
×
×
×
×0
1
0
0
1
×
×
×
×
×
0
1
1
0
1
0
×
×
×
×
0
1
1
1
0
1
1
×
×
×
0
1
1
1
1
1
0
0
×
×
0
1
1
1
1
1
1
0
1
×
0
1
1
1
1
1
1
1
1
0
0
1
1
1
1
1
1
1
1
1
1
第8章 常用组合逻辑电路设计
7
【代码8.1】 实现普通编码器的Verilog HDL描述。
其功能仿真结果见图8.2。
10011111111110
10101111111111
10111111111111
11001111111111
11011111111111
11101111111111
11111111111111
第8章 常用组合逻辑电路设计
20
【代码8.4】 二—十进制译码器模块。
其功能仿真结果见图8.7。
第8章 常用组合逻辑电路设计
第8章 常用组合逻辑电路设计

《电工电子技术》(曹建林) PPT课件:8.1 数字电路概述

《电工电子技术》(曹建林)  PPT课件:8.1 数字电路概述

(b)数字信号
模拟信号指在时间上和数值上都是连续变化信号。 数字信号指在时间上和数值上都是间断不连续变化的信号。 传输和处理模拟信号的电路为模拟电路。 传输和处理数字信号的电路为数字电路。
8.1 概述
数字电路的基本概念
数制与码制
2.数字电路的特点
(1)工作信号是二进制的数字信号,在时间上和数值上都是离散的,反映在 电路上是低电平0和高电平1两种逻辑状态。 (2)数字电路研究是输入与输出之间的逻辑关系,称逻辑电路。 (3)分析用真值表、逻辑表达式、波形图等方法。 (4)数字电路结构简单,对元器件的精度要求低,具有电路制造容易,集成 度较高,成本较低等优点。
(1011)B= 1×23 +0×22+1×21+1×20
8.1 概述
数字电路的基本概念
数制与码制
2.不同进制数的相互转换
(1)二进制数转换成十进制数。
方法:把二进制数按权展开后相加即得十进制数。
例8.1.1 (10101)B =(
)D
解:(10101)B=1×24+0×23+1×22+0×21+1×20=(21)D
注意:用BCD码表示十进制数时,必须用一个4位BCD码来表示该数中的每个十进制数。
例8.1.3 (39)10 =( 解: 由表8.1.1得
)8421BCD (39)10=( 0011 1001) 8421BCD
— The End —
8.1 概述
数字电路的基本概念
数制与码制
3.数字信号的主要参数

A升
沿
下 降 沿
tp
T
高电平 低电平
A—— 脉冲幅度 tP ——脉冲宽度 T ——脉冲周期 f —— 脉冲频率 tP与T之比——占空比

组合逻辑电路

组合逻辑电路

⒊ 8-3线优先编码器74LS148
7.2.2 译码器
将给定的二值代码转换为相应的输出信号或另一种形式 二值代码的过程,称为译码。 能实现译码功能的电路称为译码器(Decoder)。译码 是编码的逆过程。 ⒈ 工作原理 为便于分析理解,以2-4线译码器为例。
⒉ 3-8线译码器74LS138
⒊ 译码器应用举例 【例7-6】 试利用74LS138和门电路实现例7-3中要求的 3人多数表决逻辑电路。 解:3人表决逻辑最小项表达式为:
⑵ 现象Ⅱ
⒉ 竞争与冒险的含义 ⑴ 竞争:门电路输入端的两个互补输入信号同时向相反 的逻辑电平跳变的现象称为竞争。 ⑵ 冒险:门电路由于竞争而产生错误输出(尖峰脉冲) 的现象称为竞争-冒险。 对大多数组合逻辑电路来说,竞争现象是不可避免的。 但竞争不一定会产生冒险,而产生冒险必定存在竞争。
⒊ 判断产生竞争-冒险的方法 ⑴ 或(或非)门,在某种条件下形成 时, 会产生竞争现象;与(与非)门,在某种条件下形成 时,会产生竞争现象。 ⑵ 卡诺图中有相邻的卡诺圈相切。
8选1数据选择器74LS151/251
数据选择器应用 【例7-10】 试利用74LS151实现例7-3中要求的3人多 数表决逻辑电路。 解:3人表决逻辑最小项表达式为: Y=
7.2.5 加法器
⒈ 半加器(Half Adder) ⑴ 定义:能够完成两个一位二进制数A和B相加的组 合逻辑电路称为半加器。 ⑵ 真值表:半加器真值表如表7-13,其中S为和, CO为进位。 ⑶ 逻辑表达式:S= =AB;CO=AB ⑷ 逻辑符号:半加器逻辑符号如图7-20所示。
⒉ 全加器(Full Adder)
⑴ 定义:两个一位二进制数A、B与来自低位的进位 CI三者相加的组合逻辑电路称为全加器。

数字电子技术第8章存储器与可编程逻辑器件习题及答案

第8章存储器与可编程逻辑器件8.1存储器概述自测练习1.存储器中可以保存的最小数据单位是()。

(a)位(b)字节(c)字2.指出下列存储器各有多少个基本存储单元?多少存储单元?多少字?字长多少?(a) 2K×8位()()()()(b) 256×2位()()()()(c) 1M×4位()()()()3.ROM是()存储器。

(a)非易失性(b)易失性(c)读/写(d)以字节组织的4.数据通过()存储在存储器中。

(a)读操作(b)启动操作(c)写操作(d)寻址操作5.RAM给定地址中存储的数据在()情况下会丢失。

(a)电源关闭(b)数据从该地址读出(c)在该地址写入数据(d)答案(a)和(c)6.具有256个地址的存储器有( )地址线。

(a)256条(b)6条(c)8条(d)16条7.可以存储256字节数据的存储容量是( )。

(a)256×1位(b)256×8位(c)1K×4位 (d)2K×1位答案:1.a2.(a)2048×8;2048;2048;8(b)512;256;256;2(c)1024×1024×4;1024×1024;1024×1024;43.a4.c5.d6.c7.b8.2随机存取存储器(RAM)自测练习1.动态存储器(DRAM)存储单元是利用()存储信息的,静态存储器(SRAM)存储单元是利用()存储信息的。

2.为了不丢失信息,DRAM必须定期进行()操作。

3.半导体存储器按读、写功能可分成()和()两大类。

4.RAM电路通常由()、()和()三部分组成。

5.6116RAM有()根地址线,()根数据线,其存储容量为()位。

答案:1.栅极电容,触发器2.刷新3.只读存储器,读/写存储器4.地址译码,存储矩阵,读/写控制电路5.11,8,2K×8位8.3 只读存储器(ROM)自测练习1.ROM可分为()、()、()和()几种类型。

第8章 组合逻辑电路习题解答

用三输入端和四输入端与非门实现:
Y = BCD + ACD + ABD + ABC = BCD ⋅ ACD ⋅ ABD ⋅ ABC
全部用二输入端与非门实现:
Y = BCD + ACD + ABD + ABC
= CD ⋅ AB + BD ⋅ AC = CD ⋅ AB ⋅ BD ⋅ AC = CD ⋅ AB ⋅ BD ⋅ AC
8.5 根据下列各逻辑式,画出逻辑图。 (1)Y=(A+B)C;(2)Y=AB+BC;(3)Y=(A+B)(A+C);(4)Y=A+BC;(5)Y=A(A+B)+BC
第 8 章 组合逻辑电路
201
8.6 用与非门组成下列逻辑门: (1)与门 Y=ABC; (2)或门 Y=A+B+C; (3)非门 Y = A ; (4)与或门 Y=ABC+DEF; (5)或非门 Y = A + B + C 。
204
第 8 章 组合逻辑电路
8.11 试写出题 8.11 图各逻辑电路图的逻辑表达式。
题 8.11 图
图(a) F = A ⋅ B ⋅ C ⋅ D = A ⋅ B ⋅ C + D 图(b) A + B ⋅ ( A + B) = A + B + B + C = A + B + B ⋅ C 图(c) F = A ⋅ B ⋅ A ⋅ B = AB + BA
题 8.2 图
8.3 某门的两个输入变量 A、B 的状态波形如题 8.3 图所示。试画出与门输出变量 Y1 的
200
第 8 章 组合逻辑电路

数字逻辑电路王秀敏第8章7.10

数字逻辑电路王秀敏第8章7.10第⼋章检测题⼀、可以⽤来暂时存放数据的器件叫寄存器。

⼆、移位寄存器除寄存数据功能外,还有移位功能。

三、某寄存器由D触发器构成,有4位代码要存储,此寄存器必须由 4 个触发器构成。

四、⼀个四位⼆进制加法计数器,由0000状态开始,问经过18个输⼊脉冲后,此计数器的状态为 0010 。

五、n级环形计数器的计数长度是n,n级扭环形计数器的计数长度是2n。

六、集成计数器的模值是固定的,但可以⽤清零法和置数法来改变它们的模值。

七、通过级联⽅式,把两⽚4位⼆进制计数器74161连接成为8位⼆进制计数器后,其最⼤模值是 256 ;将3⽚4位⼗进制计数器74160连接成12位⼗进制计数器后,其最⼤模值是4096 。

⼋、设计模值为38的计数器⾄少需要 6 个触发器。

习题[题8.1] 试画出⽤2⽚74LS194A 组成8位双向移位寄存器的逻辑图。

74LS194A 的功能表见表8.1.4。

解:电路逻辑图如图A8.1所⽰图A8.1[题8.2] 图P8.2所⽰电路是⽤8选1数据选择器74LS151和移位寄存器CC40194组成的序列信号发⽣器。

试分析在C P 脉冲作⽤下电路的输出序列信号(Y )。

图P8.2解:74LS194A 组成3位扭环形计数器210Q Q Q :000→001 →011 →111 →110 →100 →000,因此74LS151输出013764Y D D D D D D …=111100…。

[题8.3] 分析图P8.3的计数器电路,画出电路的状态转换图,说明这是多少进制计数器。

⼗六进制计数器74161的功能表如表8.2.2所⽰。

图P8.3解:采⽤同步预置数法,31LD Q Q =。

计数器起始状态为0011,结束状态为1010,所以该计数器为⼋进制加法计数器。

状态转换图略。

[题8.4] 分析图P8.4的计数器电路,说明这是多少进制的计数器,并画出电路的状态转换图。

⼗进制计数器74160的功能表如表8.2.6所⽰。

第8章 组合逻辑电路


根据真值表可以写出输出变量Y2、Y1、Y0的表达式为:
Y2 I 7 I 6 I 5 I 4
Y1 I 7 I 6 I 3 I 2
Y0 I 7 I 5 I 3 I1
由表达式画出逻辑电路图如图8-10(a)所示,图(b)是该3/8线互斥编码 器的逻辑符号。
例8-2 分析图8-3所示电路的逻辑功能。 解 (1)写逻辑表达式。
L A ABC
M B ABC
N C ABC
(2)化简。
Y LMN L M N
Y LMN L M ( A B C) C( A B C)
编码器的编码特点:对于编码器而言,在编码过程中,一次只能有一个输入 信号被编码,被编码的信号必须是有效电平,有效电平可能是高电平,也有 可能是低电平,这与电路设计有关,不同编码器,其有效电平可能不同。例 如,某个编码器的输入有效电平是高电平,表明只有当输入信号为高电平时 才能被编码,而输入为低电平时不能被编码。对于输出的二进制代码来说, 可能是原码,也有可能是反码,这也取决于电路设计中所选取的门电路的种 类。例如,十进制数“9”的4位原码是1001,而反码是0110。 二进制编码器讨论: 二进制编码器又分为普通编码器和优先编码器。 (1)普通编码器 以3位二进制普通编码器为例。表8-7是该编码器的真值表,由表可以看出: ① 输入信号为低电平有效,因此输入信号“I”上面带有反号; ② 输入信号之间互相排斥,即不允许有两个或两个以上输入信号同时为有 效电平,因此,这种普通编码器又称作互斥编码器。 输出信号为原码,所以“Y”上面没有反号,这种二进制编码器又可称作8线3线(8/3线)编码器。
F ABC ABC ABC AB AC
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
与或非逻辑门: 与或非逻辑门:
A 0 0 0 0
B 0 0 0 0 … … …
C 0 0 1 1
D 0 1 0 1
F 1 1 1 0
A B
C D
&
≥1
F
1
1
1
1
0
4.异或逻辑运算及“异或”门和同或逻辑运算及“同或” 异或逻辑运算及“异或”门和同或逻辑运算及“同或” 异或逻辑运算及 门 (1)异或逻辑运算及“异或”门 )异或逻辑运算及“异或”
或非逻辑特点: 或非逻辑特点:
全“0”出“1”, 出 , 有“1”出“0” 出
3.与或非逻辑运算及“与或非”门 与或非逻辑运算及“与或非” 与或非逻辑运算及
与或非逻辑真值表 与或非逻辑是与逻辑、 与或非逻辑是与逻辑、或逻辑和非 逻辑的结合。其逻辑函数表达式为: 逻辑的结合。其逻辑函数表达式为:
F = A• B + C • D
第8章
门电路与组合逻辑电路 门电路与组合逻辑电路


电子线路按其功能、 电子线路按其功能、性质的不同分为模拟电路 与数字电路两大类。 与数字电路两大类。 模拟电路可用来实现幅度随时间连续变化的模 拟信号的产生和处理, 拟信号的产生和处理,如前面分析的各种放大电路 都属于此类。 都属于此类。 数字电路主要是对在时间和大小上都是离散的数 字信号进行存储、变换和运算处理的电路。 字信号进行存储、变换和运算处理的电路。
2 1 0
−1
−2
2. 二进制数表示
表示方法: 表示方法:用2的幂相加表示 称:2i——权(进位基数的幂) ——权 进位基数的幂) 特点: 特点:逢二进一
(1011.101)2 = 1× 2 +1× 2 +1× 2 +1× 2 +1× 2
3 1 0
−1
−3
= (11.625)10
3. 任意进制数表示
基本逻辑运算与基本门
1. 与运算及“与”门电路 与运算及“
决定事件F的所有条件 和B都满足时,事件F才发生,则 决定事件 的所有条件A和 都满足时,事件 才发生, 的所有条件 都满足时 才发生 称逻辑函数F是逻辑变量 是逻辑变量A和 的 逻辑与” 称逻辑函数 是逻辑变量 和B的“逻辑与”。 逻辑表达式为: 逻辑表达式为: 与逻辑门电路: 与逻辑门电路: 与逻辑门符号: 与逻辑门符号:
0.9A 0.5A 0.1A tr
tp tf T
A
脉冲周期T:波形周期性重复出现所需的最短时间。 脉冲周期 :波形周期性重复出现所需的最短时间。 脉冲频率f:单位时间内出现的脉冲个数,与周期 成 脉冲频率 :单位时间内出现的脉冲个数,与周期T成 倒数。 倒数。 1
f =
T
占空比δ:矩形波脉冲宽度tp与脉冲周期 的百分比值。 的百分比值。 占空比δ 矩形波脉冲宽度 与脉冲周期T的百分比值
例:将(159)10 → ( … )2 )
2 2 2 2
159 79 39 19 9 4 2 1
余1 余1 余1 余1 余1 余0 余0
即 (159)10 = (10011111)2
快速转换法: 快速转换法:
2 2 2
1 ← 2 ← 4 ← 9 ← 19 ←39 ←79← 159 1 0 0 1 1 1 1 1
的逻辑函数, 设F(A、B)为变量 、B的逻辑函数,只有当 、B ( 、 )为变量A、 的逻辑函数 只有当A、 取值相异时( ),函数 取值相异时(即A=1,B=0或A=0,B=1),函数 (A、B) , 或 , ),函数F( 、 ) 的取值为1,否则为0,我们称F( 、 )为异或逻辑函数, 的取值为 ,否则为 ,我们称 (A、B)为异或逻辑函数, 实现异或逻辑运算的电路称为异或门。 实现异或逻辑运算的电路称为异或门。 异或逻辑表达式为: 异或逻辑表达式为: 异或逻辑真值表: 异或逻辑真值表:
或非逻辑真值表 或非逻辑是或逻辑和非逻辑的 结合。其逻辑函数表达式为: 结合。其逻辑函数表达式为:
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
F 1 0 0 0 0 0 0 0
F = A+ B + C
或非逻辑门: 或非逻辑门:
A B Cຫໍສະໝຸດ ≥1F件。它只有接通和断开两种状态,所以,只有两种取 它只有接通和断开两种状态,所以, 二值变量称为逻辑变量。 值“0”和“1”,我们把这种二值变量称为逻辑变量。 和 ,我们把这种二值变量称为逻辑变量 输出信号和输入信号之间的关系称为逻 把数字电路的输出 把数字电路的输出信号和输入信号之间的关系称为逻 辑关系或逻辑函数。 辑关系或逻辑函数。数字电路所进行的二值运算就叫 逻辑运算,研究这种运算规律的数学叫逻辑代数(布 逻辑运算,研究这种运算规律的数学叫逻辑代数( 尔代数)。因此,数字电路也称为逻辑电路。 )。因此 尔代数)。因此,数字电路也称为逻辑电路。 逻辑代数中的“ 和 逻辑代数中的“0”和“1”与十进制的 和1有着完 与十进制的0和 有着完 全不同的含义,在逻辑代数中, 和 代表着对立或矛 全不同的含义,在逻辑代数中,0和1代表着对立或矛 盾着的两个方面,如开关的接通和断开, 盾着的两个方面,如开关的接通和断开,信号的有和 电位的高和低等等,视具体研究对象而定。 无,电位的高和低等等,视具体研究对象而定。
F = A B + A B =A ⊙ B
同或逻辑门
A 0 0 1 1
B 0 1 0 1
F 1 0 0 1
A B
=
F
5. 三态门
三态门就是指具有三种输出状态的门电路, 三态门就是指具有三种输出状态的门电路,即:它除了可 输出高电平和低电平以外,还可以有第三种输出状态——高阻 输出高电平和低电平以外,还可以有第三种输出状态 高阻 也称禁止状态)。此时,输出端相当于悬空, )。此时 态(也称禁止状态)。此时,输出端相当于悬空,和所有电路 断开(内部结构了解)。 断开(内部结构了解)。 三态门与普通门的区别在于, 三态门与普通门的区别在于,它的输入端有一个控制信号 输入端: 称为使能端。 输入端:EN 称为使能端。 三态门真值表 三态门的逻辑符号: 三态门的逻辑符号: A F F & EN A·B·C
2 ≥N
n
若某一编码的二进制数的每一位都有一固定的 权值,这类编码称为有权码;反之,则为无权码。 权值,这类编码称为有权码;反之,则为无权码。 几种常用的二进制编码见表8.1.1(P278) 几种常用的二进制编码见表8.1.1(P278) 8.1.1
8.2 逻辑运算与逻辑门电路
概述:开关电路应用的电子器件是数字电路的基本元
码制
8421码、2421码、余3码、格雷码等 码 码 码
1. 十进制数表示
表示方法: 10的幂相加表示 表示方法:用10的幂相加表示 称:10i ——权(进位基数的幂) 10 ——权 进位基数的幂) 特点: 特点:逢十进一
759.31 = 7×10 + 5×10 + 9×10 + 3×10 +1×10
例:将(0.875)10 → ( … )2 )
0.875×2 =1.75 0.75×2 =1.5
0.5×2 =1.0
0.0×2 = 0.0
即 (0.875)10 = (0.1110)2
则 (159.875)10 = (10011111.1110)2


数字电路处理的信号, 数字电路处理的信号,都可以用多位二进制数来 表示,这种二进制数叫代码, 表示,这种二进制数叫代码,给每个代码赋予一定含 义的过程叫编码。 义的过程叫编码。 若需要编码的信息数量为N 若需要编码的信息数量为N,则用作代码的二进 制数的位数n应该满足: 制数的位数n应该满足:
在数字电路中,按其完成逻辑功能的不同特点, 在数字电路中,按其完成逻辑功能的不同特点, 可划分为组合逻辑电路和时序逻辑电路两大类。 可划分为组合逻辑电路和时序逻辑电路两大类。本 章讨论组合逻辑电路。 章讨论组合逻辑电路。 所谓组合逻辑电路是指该电路在任意时刻的稳 定输出状态,仅取决于该时刻输入信号的组合, 定输出状态,仅取决于该时刻输入信号的组合,而 与输入信号作用前电路所处的状态无关。 与输入信号作用前电路所处的状态无关。
F = AB + AB = A⊕ B
异或逻辑门
A
B
=1
F
A 0 0 1 1
B 0 1 0 1
F 0 1 1 0
(2)同或逻辑运算及“同或”门 )同或逻辑运算及“同或”
的逻辑函数, 设F(A、B)为变量 、B的逻辑函数,只有当 、B ( 、 )为变量A、 的逻辑函数 只有当A、 取值相同时( ),函数 取值相同时(即A=1,B=1或A=0,B=0),函数 (A、B) , 或 , ),函数F( 、 ) 的取值为1,否则为0,我们称F( 、 )为同或逻辑函数, 的取值为 ,否则为 ,我们称 (A、B)为同或逻辑函数, 实现同或逻辑运算的电路称为同或门。 实现同或逻辑运算的电路称为同或门。 同或逻辑表达式为: 同或逻辑表达式为: 同或逻辑真值表
0.9A 0.5A 0.1A tr
tp tf T
A
8.1 数制与码制
一个数可用数制和码制两种形式来表示。 一个数可用数制和码制两种形式来表示。数 制——按进制表示;码制——用编码表示。 按进制表示;码制 用编码表示。 按进制表示 用编码表示
1.十进制数表示 十进制数表示
常用数制的表示
2. 二进制数表示 3. 任意进制数表示 4. 数制的转换
5V
在数字电路中的晶体管只 有两种工作状态: 有两种工作状态:饱和导通 集电极输出低电平; 时,集电极输出低电平;截 止时,集电极输出高电平。 止时,集电极输出高电平。
RC UB T UC
RB
矩形波脉冲信号参数: 矩形波脉冲信号参数:
相关文档
最新文档