第六章DSP片内外设
DSP入门教程(非常经典)
3)对于 C5000 系列： 硬件等待信号为 READY，高电平时不等待。 软件等待由 SWWCR 和 SWWSR 寄存器决定，可以加入最多 14 个等待。其中程序存储器、控制程序存储器和 数据 存储器及 I/O 可以分别设置。
4）地址译码、IO 扩展等用 CPLD 或者 FPGA 来做，将 DSP 的地址线、数据线、控制信 号 线如 IS/PS/DS 等都引进去有利于调试
5、如何高效开始 TI DSP 的软件开发 如果你不是纯做算法，而是在一个目标版上进行开发， 需要使用 DSP 的片上外设，需要控 制片外接口电路，那么建议在写程序前先好好将这个目标 版的电路设计搞清楚。最重要的是 程序、数据、I/O 空间的译码。不管是否纯做算法还是软硬结合， DSP 的 CPU,memory,program memory addressing, data mem.ory addressing 的资料都需要看.
1）看 CCS 的使用指南
2）明白 CMD 文件的编写
3）明白中断向量表文件的编写，并定位在正确的地方
4）运行一个纯 simulator 的程序，了解 CCS 的各个操作
5）到 TI 网站下相关的源码，参考源码的结构进行编程
6）不论是 C 编程还是 ASM 编程，模块化是必须的
6、选择 C 还是选择 ASM 进行编程 记住一条原则，TI 的工程师在不断改进 CCS 的 C 程序优化编译器，现在 C 优化的效率可 达 到手工汇编的 90％甚至更高。当然有的时候如果计算能力和内存资源是瓶颈，ASM 还 是有 优势，比如 G.729 编解码。但是针对一般的应用开发，C 是最好的选择。 新手编程则选择 C 和汇编混合编程更有利一些
DSP原理与应用 第三版
运算速度 以上。TMS320C6201执行1024点复数FFT运算时间只有66uS。
高度集成化
集滤波、A/D、D/A、ROM、RAM和DSP内核于一体的
运算精度和动态范围
模拟混合式DSP芯片已有较大的发展和应用。 DSP字长从8位已增到64位,累加器长度也增到40位,
开发工具
提高了运算精度。同时,采用超长字指令字(VLIW)结构和
2. TMS320C55x概况
目前C55x系列芯片主要有:
C5501/2(主频300MHz, McBSP,HPI接口), C5503/6/7/9A (主频200MHz, McBSP, HPI,
优点：成本低廉 缺点：性能差、
速度慢
DSP处理器
优点：速度高、大规模生产成本低； 缺点：开发成本高、通用性差。
针对数字信号处理的要求而设计，是数 字信号处理系统设计中采用的主流芯片。 优点：灵活、高速、便于嵌入式应用
7
1.2 DSP芯片简介
1.2.1 DSP芯片的发展历史、现状和趋势 1.2.2 DSP芯片的特点 1.2.3 DSP芯片的分类 1.2.4 DSP芯片的应用领域 1.2.5 选择DSP芯片考虑的因素
可同时进行取指令和多个数据存取操作,使CPU
在一个机器周期内可多次对程序空间和数据空
采用哈佛结构 间进行访问, 大大地提高了DSP的运行速度。
采用多总线结构
T1
T2
T3
T4
时钟
采用流水线结构
取指令
N
N+1
N+2
N+3
指令译码
N-1
N
N+1
N+2
配有专用的硬件乘法-累加器 取操作数 N-2
DSP技术总结
DSP技术知识要点(电信)CHAP11、冯、诺依曼结构和哈佛结构的特点冯、诺依曼结构：该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。
当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。
哈佛结构：该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。
2、DSP芯片的特点（为何适合数据密集型应用）采用哈佛结构；采用多总线结构；采用流水线技术；配有专用的硬件乘法-累加器；快速的指令周期3、定点DSP芯片和浮点DSP芯片的区别及应用特点若数据以定点格式工作的——定点DSP芯片。
若数据以浮点格式工作的——浮点DSP芯片。
浮点DSP芯片，精度高、动态范围大，产品相对较少，复杂成本高。
但不必考虑溢出的问题。
用在精度要求较高的场合。
4、定点DSP的表示（Qm.n，精度和范围与m、n的关系）及其格式转换（1）数的总字长：m+n+11位符号位：最高位是符号位，0代表正数，1代表负数m表示数的2的补码的整数部分的位数n表示数的2的补码的小数部分的位数正数：补码=原码负数：补码=原码取反＋1（2）m越小，n就越大，则数值范围越小，但精度越高；m越大，n就越小，则数值范围越大，但精度越低。
（3）十进制转换成Qm.n形式:先将数乘以2^n 变成整数，再将整数转换成相应的Qm.n形式不同Qm.n形式之间的转换:不同Qm.n形式的数进行加减运算时，通常将动态范围小的数据格式转换成动态范围大的数据格式。
即n大的数据格式向n小的数据格式转换。
方法：将n 大的数向右移相差的位数，这时原数低位被移出，高位则进行符号扩展。
DSP原理与应用技术-考试知识点总结
DSP原理与应用技术-考试知识点总结第一章1、DSP系统的组成：由控制处理器、DSPs、输入/输出接口、存储器、数据传输网络构成。
P2图1-1-12、TMS320系列DSPs芯片的基本特点：XXX结构、流水线操作、专用的硬件乘法器、特殊的DSP指令、快速的指令周期。
3、XXX结构：是一种将程序指令储存和数据储存分开的储存器结构。
特点：并行结构体系，是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。
系统中设置了程序和数据两条总线，使数据吞吐率提高一倍。
4、TMS320系列在XXX结构之上DSPs芯片的改进：（1）允许数据存放在程序存储器中，并被算数运算指令直接使用，增强芯片灵活性（2）指令储存在高速缓冲器中，执行指令时，不需要再从存储器中读取指令，节约了一个指令周期的时间。
5、XXX结构：将指令、数据、地址存储在同一存储器中，统一编址，依靠指令计数器提供的地址来区分是指令、数据还是地址，取指令和去数据都访问同一存储器，数据吞吐率低。
6、流水线操作：TMS320F2812采用8级流水线，处理器可以并行处理2-8条指令，每条指令处于流水线的不同阶段。
解释：在4级流水线操作中。
取指令、指令译码、读操作数、执行操作可独立地处理，执行完全重叠。
在每个指令周期内，4条不同的指令都处于激活状态，每条指令处于不同的操作阶段。
7、定点DSPs芯片：定点格式工作的DSPs芯片。
浮点DSPs芯片：浮点格式工作的DSPs芯片。
（定点DSPs可以浮点运算，但是要用软件。
浮点DSPs 用硬件就可以）8、DSPs芯片的运算速度衡量标准：指令周期（执行一条指令所需时间）、MAC时间（一次乘法和加法的时间）、FFT执行时间（傅立叶运算时间）、MIPS（每秒执行百万条指令）、MOPS（每秒执行百万次操作）、MFLOPS （每秒执行百万次浮点操作）、BOPS（每秒十亿次操作）。
DSP存储单元DSP存储器的基本结构
在对I/O空间访问时，除了使用数据总线和地址 总线外，还要用到IOTRB、IS和I/W控制线。
IOTRB和IS ：用于选通I/O空间； I/W：用于控制访问方向。
通用I/O引脚
’C54x芯片为用户提供了两个通用的I/O引脚。 BIO：用来监控外部设备的运行状态。 在实时控制系统中，通过查询此引脚控制 程序流向，以避免中断引起的失控现象。 XF：用于程序向外设传输标志信息。 通过此引脚的置位或复位，可以控制外设 的工作。
DROM控制的 数据存储空间
程序存储空间
程序存储空间用来存放要执行的指令和执行中所需的 系数表。
’C5402共有20条地址线，可寻址1M字的外部程序存 储器。它的内部ROM和DARAM可通过软件映射到程序空 间。当存储单元映射到程序空间时，CPU可自动地按程序 存储器对它们进行寻址。
如果程序地址生成器（PAGEN）产生的地址处于外部 存储器，CPU可自动地对外部存储器寻址。
1．程序存储空间的配置 ● MP/MC控制位用来决定程序存储空间是否使用内部
存储器。 当MP/ MC=0时，称为微计算机模式。
4000H~EFFFH程序存储空间定义为外部存储器； F000H~FEFFH程序存储空间定义为内部ROM； FF00H~FFFFH程序存储空间定义为内部存储器。
当MP/ MC=1时，称为微处理器模式。 4000H~FFFFH程序存储空间定义为外部存储器 。
2D~2FH
保留
30H TRCV TDM串行口数据接收寄存器
31H TDXR TDM串行口数据发送寄存器
32H TSPC TDM串行口控制寄存器
DSP选型和介绍
DSP简介DSP数字信号处理(DIGITAL Signal Processing，简称DSP)是一门涉及许多学科而又广泛应用于许多领域的新兴学科。
20世纪60年代以来，随着计算机和信息技术的飞速发展，数字信号处理技术应运而生并得到迅速的发展。
数字信号处理是一种通过使用数学技巧执行转换或提取信息，来处理现实信号的方法，这些信号由数字序列表示。
在过去的二十多年时间里，数字信号处理已经在通信等领域得到极为广泛的应用。
德州仪器、FREESCALE等半导体厂商在这一领域拥有很强的实力。
DSP的发展DSP的发展历史大致可以分成四个阶段：萌芽阶段、成长阶段、成熟阶段、突破阶段。
萌芽阶段：1982年以前在这段时期里为解决Von Neumann结构在进行数字信号处理时总线和存储器之间的瓶颈效应，许多公司投入大量人力和物力开展了很多探索性的工作，研制出了一些DSP的雏形，如AMI的S2811、INTEL的2920、AT＆T的DSP-1和NEC的uPD7720。
但这些产品的运算速度都太慢，而且开发工具严重不足，无法进行大规模的开发工作，还不能称作真正意义上的DSP。
第一片DSP是1982年TI公司出品的TMS320C10，它是—个16位的定点DSP，采用了哈佛(Harvard)结构，有一个乘加器和一个累加器。
TMS320C10完成—次乘加操作需要390ns，即在一秒钟的时间内可以完成250万次左右的乘加运算。
或许正是因为生产出了第一个DSP，TI公司在此后的三十几年中一直是DSP界的领军人物。
成长阶段：1982-1987年这段时间内各公司相继研制出了自己的DDSP并不断地改进。
如1985年，TI推出了TMS320C20，它具备单指令循环的硬件支持，寻址空间达到64K字，有专门的地址寄存器，一次乘加运算只需耗时200ns。
1987年，MOTOROLA公司推山了DSP56001，采用24位的数据和指令，有专门的地址寄存器，可以循环寻址，累加器有保护位，一坎乘加运算只需耗时75ns。
DSP概述
号的处理。
5. 具有特殊的DSP指令
为了满足数字信号处理的需要，在DSP的指令系统 中，设计了一些完成特殊功能的指令。 如：TMS320C54x中的FIRS和LMS指令，专门用于 完成系数对称的FIR滤波器和LMS算法。
6.快速的指令周期
由于采用哈佛结构、流水线操作、专用的硬件乘 法器、特殊的指令以及集成电路的优化设计，使指令 周期可在6.6ns以下。如：TMS320F2812的运算速度 为150MIPS，即150百万条指令/秒。
7.硬件配置强
丰富的片上存储器类型：片内集成RAM、ROM、Flash 及双口RAM等存储空间； 丰富的片上外部设备：定时器、比较器、捕捉器、PWM 、异步串口、同步串口、DMA控制器、A/D和通用I/O口、 看门狗等； JTAG（Joint Test Action Group）标准测试接口（IEEE 1149标准接口）：便于对DSP作片上的在线仿真。
外部存储 器接口
冯· 诺伊曼结构
（b）哈佛（Harvard）结构
该结构采用双存储空间，程序存储器和数据存储器分 开，有各自独立的程序总线和数据总线，可独立编址和独
立访问，可对程序和数据进行独立传输，使取指令操作、
指令执行操作、数据吞吐并行完成，大大地提高了数据处 理能力和指令的执行速度，非常适合于实时的数字信号处 理。微处理器的哈佛结构如下图所示。
数字信号处理的实现是用硬件、软件或软硬结合的 方法来实现各种算法。数字信号处理的实现一般有以下 几种方法：
专用DSP芯片
用基于通用DSP核的ASIC芯片实现。随着专用集成电 路ASIC(Application Specific Integrated Circuit)的广泛使用， 可以将DSP的功能集成到ASIC中。一般说来，DSP核是通 用DSP器件中的CPU部分，再配上用户所需的存储器(包括 Cache、RAM、ROM、FLASH、EPROM)和外设(包括串口、 并口、主机接口、DMA、定时器等)，组成用户的ASIC。
dsp芯片的原理与应用概念及重点
dsp芯片的原理与应用概念及重点第一章：1.dsp定义：是指利用计算机，微处理器或专用处理设备，以数字形式对信号进行的采集，交换，滤波，估值，增强，压缩，识别等处理。
2.dsp同时实现的方法：1，在通用型的计算机上以软件同时实现；2，在通用型的计算机系统上加之专用的快速处理机同时实现；3，用通用型的单片机同时实现；4，用通用型的可编程dsp芯片同时实现；5，用专用的dsp芯片同时实现。
3.dsp芯片的优点：1，在一个指令周期内一般至少可以完成一次乘法和一次加法；2，程序空间和数据空间分开，可以同时访问指令和数据；3，片内具有快速ram，通常可通过独立的数据总线在两块中同时访问；4，具有低开销或无开销循环及跳转的硬件支持；5，快速的中断处理和硬件i/o支持；6，具有在单调周期内操作的多个硬件地址生产器；7，可以并行执行多个操作；8，支持流水线操作，使取值，译码和执行等操作可以并行执行。
4.dsp芯片的特点：1，哈佛结构；2，流水线操作方式；3，专用的硬件乘法器；4，高效率的dsp指令；5，快速的指令周期。
5.dsp芯片运算速度衡量标准：1，指令周期；2，mac时间；3，fft执行时间；4，mips；5，mops；6，mflops；7，bops第二章dsp芯片的基本结构大致可以分后cpu、总线、存储器以及内置外设与专用硬件电路等部分。
tms320系列dsp芯片的cpu主要组成：指令解码部分、运算与逻辑部分、寻址部分；运算与逻辑部分通常包含：算术逻辑单元、累加器acc、桶形移位寄存器、乘坐递增单元（mac）哈佛结构：主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。
与两个存储器相对应的是系统中设置了程序总线和数据总线两条总线，从而使数据得吞吐率提高了一倍。
（加图）哈佛结构的改良：1.容许数据存放在程序存储器中，并被算数运算指令轻易采用进一步增强了芯片的灵活性；2.指令存储在高速缓冲器中，当继续执行此指令时，不须要再从存储器中读取指令，节约了一个指令周期的时间。
DSP硬件系统概述
DSP芯片的特点
• 在一个指令周期内可完成一次乘法和一次加法 • 程序和数据空间分开,可以同时访问指令和数
据哈佛结构 • 片内具有快速RAM,通常可通过独立的数据总线
在两块中同时访问 • 具有低开销或无开销循环及跳转的硬件支持
DSP芯片的特点
• 快速的中断处理和硬件I/O支持 • 具有在单周期内操作的多个硬件地址产生器 • 可以并行执行多个操作 • 支持流水线操作,使取指,译码和执行等操作
利用可编程逻辑阵列FPGA进行实时数字信号处 理
– 适合高速信号处理 – 具有专用数字信号处理结构 – 开发需要较深的硬件基础 – 调试困难
优点 缺点
实时数字信号处理技术的发展
利用数字信号处理器DSP实时实现数字信 号处理 本课程的对象
– 适合高速信号处理 – 具有专用数字信号处理结构 – 适应实时实时信号处理的场合 – 开发需要较深的硬件基础 – 调试困难 – 器件可选范围稍小
– 硬件组成较为复杂
缺点
– 系统体积、重量较大,功耗较高
– 抗环境影响能力较弱
实时数字信号处理技术的发展
利用通用微处理器ARM、单片机完成实时数字 信号处理
– 可选范围广 – 硬件组成简单系统 – 功耗低,适应环境能力强 – 信号处理的效率较低 – 内部DMA通道较少
优点 缺点
实时数字信号处理技术的发展
基 于 C的 DSP库
完 成 DSP实 说明书
根据任务书确定技术指标
DSP芯片及外围芯片
总体设计确定软硬件分工
软件设计说明书
硬件设计说明书
软件编程与调试
硬件.sch / .pcb
系统集成
硬件调试
系统测试、样机完成、中试、产品测试与生产
DSP课后习题答案
K_FIR_BFFR .set 80 K_FIR_INDEX .set 1 K_FRAME_SIZE .set 256 stack_len .set 100 stack .usect "STACK",stack_len FIR_DP .usect "fir_vars",0 d_filin .usect "fir_vars",1 d_filout .usect "fir_vars",1 fir_coff_table .usect "fir_coff",K_FIR_BFFR d_data_buffer .usect "fir_bfr",K_FIR_BFFR ; buffer size for the filter FIR_Dinbuf .usect "fir_dinbuf",K_FRAME_SIZE FIR_Doutbuf .usect "fir_doutbuf",K_FRAME_SIZE .asg AR0, FIR_INDEX_P .asg AR4,FIR_DATA_P .asg AR5,FIR_COFF_P .asg AR6,INBUF_P .asg AR7,OUTBUF_P .copy "FIRInput.inc" .copy "FIRCoef.inc" .text _c_int00: ssbx INTM ; INTM=1，禁止所有可屏蔽中断 ssbx FRCT ;-------------------------------------------------------------------stm #0, CLKMD ; 切换 CPU 内部 PLL 到分频模式 Clk_Status: ldm CLKMD, A and #01b, A bc Clk_Status, ANEQ ;检查是否已经切换到分频模式？ stm #0x07ff,CLKMD ;设置 DSP 时钟 16.384MHZ ;-------------------------------------------------------------------nop stm #0x3FF2,PMST stm stm stm stm #0x7FFF,SWWSR #0xF800,BSCR #0x0000, IMR ; 禁止所有可屏蔽中断 #0xFFFF, IFR ; 清VDM 86H, AR4 运行以上程序后，(80H)、 （84H） 、*AR3 和 AR4 的值分别等于多少？ 解：(80H)=50H，(84H)=50H，*AR3=50H，AR4=50H 2、已知，(80H)=20H、 （81H）=30H。 LD #0，DP LD 80H，16，B ADD 81H，B 运行以上程序，B 等于多少？ 答： （B）=00 0000 0000H 3、阅读以下程序，分别写出运行结果。 .bss x,4 .data table:.word 4,8,16,32 …… STM #x,AR1 RPT #2 MVPD table,*AR1+ 解：数据表 table 中的常量 4 传送到以变量 x 的地址为地址的存储单元中；数据表 table 中 的常量 8 传送到以变量 x+1 的地址为地址的存储单元中；数据表 table 中的常量 16 传送到 以变量 x+2 的地址为地址的存储单元中； .bss x,4 .data table: .word 4,8,16,32 …… STM #x,AR1 RPT #2 MVPD table,*+AR2 解：数据表 table 中的常量 4 传送到以变量 x+1 的地址为地址的存储单元中；数据表 table 中的常量 8 传送到以变量 x+2 的地址为地址的存储单元中；数据表 table 中的常量 16 传送 到以变量 x+3 的地址为地址的存储单元中； 第四章 汇编语言程序的开发工具及 CCS 集成开发环境 1、软件开发环境有哪几种?在非集成开发环境中,软件开发常采用哪些部分? 答：可以在两种开发环境中进行 C54X 的开发：非集成的开发环境和集成的开发环境。在非 集成开发环境中，软件开发常采用：编辑、汇编、链接、调试等部分。 2、链接器对段是如何处理的? 答： 链接器将一个或多个 COFF 目标文件中的各种段作为链接器的输入段， 经过链接后在一 个可执行的 COFF 输出模块中建立各个输出段， 通过情况下是将不同目标文件中的同名段进 行合并，并为各个输出段分配进具体的存储器中。 3、链接器能完成什么工作?链接器命令文件中,MEMORY 命令和 SECTIONS 命令的任务是 什么? 答：链接器将各个目标文件合并起来，并完成如下工作： （1）将各个段配置到目标系统的存储器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
6.2.2 定时器的控制寄存器TCR
15 ~ 12 11 10 9~6 5 4 3~0
TCR 0026h
保留
Soft
Free
PSC
TRB
TSS
TDDR
保留位
软件调试控制位
预定标 计数器
重新 加载位
停止 状态位
分频 系数
① 保留位：总是读为0； ② 软件调试控制位：控制 调试断点时定时器的工作；
Soft 0 1
6.2 可编程定时器
6.2.1 定时器的结构及特点
• C5402内部有定时器0和定时器1两个定时器。结构一样. • 每个定时器有3个控制寄存器，都是存储器映像寄存器 TIM定时器寄存器:是减1计数器，可加载周期寄存器PRD的 值，并随计数减少。
PRD定时器周期寄存器:PRD中存放定时器的周期计数值，
定时器的中断周期
TCLK (TDDR 1) ( PRD 1)
定时器的工作过程
or 3 or 2
(3) 提供一些必须的特殊功能。如JTAG口、等待状态发生 器等。
片内外设分为两大类： 片内外设:串行接口、定时器、通用I/O引脚和标准主机接 口(HPI8)等。
增强型外设:多通道缓冲串口(McBSP)、主机接口(8位增强
HPI－8、16位增强HPI－16)、直接存储器访问（DMA)控 制器等。 控制寄存器:被映射到数据存储空间的第0页(地址20h～
1、复位PLLNDIV,选择DIV方式。 2、检测PLL状态，即读PLLSTATUS位，若该位为0，表明已经 切换到DIV方式。 3、根据要切换的倍频，选择PLLNDIV,PLLDIV,PLLMUL 的组合。 4、根据所需要的牵引时间，设置PLLCOUNT的当前值。 5、设定CLKMD寄存器。
1、复位PLLNDIV,选择DIV方式。 2、检测PLL状态，即读PLLSTATUS位，若该位为0，表 明已经切换到DIV方式。 3、根据要切换的倍频，选择PLLNDIV,PLLDIV,PLLMUL 的组合。 4、根据所需要的牵引时间，设置PLLCOUNT的当前值。 5、设定CLKMD寄存器。
外接时钟源
使用内部振荡器
• C5402的PLL是软件可编程的，通过对16bit的时钟模式寄 存器CLKMD进行控制，PLL可以配置为如下两种时钟模 式： 1、倍频模式（PLL） 输入时钟乘以0.25—15共31个系数中的一个。 2、分频模式（DIV） 输入时钟除以2或4。
CLKMD各位的定义
CLKMD寄存器各位的含义
STM #0, CLKMD ; software setting of DSP clock STM #0, CLKMD ; (to divider mode before setting) TstStatu1: LDM CLKMD, A AND #01b, A ;poll STATUS bit BC TstStatu1, ANEQ STM #0xF7FF, CLKMD ; set C5402 DSP clock to 10MHz
6.0
DSP片内外设概述
DSP的片内外设是集成在芯片内部的外部设备， 主要用于与DSP外部器件进行数据的交换和通信。 CPU核对片内外设的访问控制是通过对相应的控制寄 存器的读写来完成的。 优点： (1) 片内外设访问速度快。
(2) 可以简化电路板的设计。如将A/D转换、D/A转换、定 时器集成在片内。
6.2.3 定时器的操作过程
•PSC由CPU提供时钟，每个CPU时钟信号将使PSC减1 。 PSC 减到0
时，向主定时模块TIM输出时钟，TDDR的内容重新加载到PSC。
•TIM由预定标器PSC提供时钟，每个来自预定标块的输出时钟使TIM减1。
TIM 减到0时，向CPU输出定时器中断信号（TINT），并同时输出到定 时器输出引脚（TOUT ）， PRD中的内容重新加载到TIM。
PLL的乘法系数
CLKMD各位的定义
STM #0xF7FF, CLKMD ;CLKMD=1111011111111111B
乘系数=1，即直通模式
锁相环PLL也可以通过硬件配置，通过设定芯片 的3个时钟模式引脚CLKMD1~3的电平，可以选择片内 振荡时钟与外部参考时钟的倍频。 注意：改变PLL倍频，必须先将PLL切换到DIV方式， 然后再切换到新的倍频。基本步骤：
提供TIM重载用。 TCR定时器控制寄存器:TCR包含定时器的控制和状态位， 控制定时器的工作过程。
定时器的工作原理
or 3 or 2
预定标分频系数
or 1
SRESET
TRB
0025H
周期寄存器复位 002来自H& CLKOUT TSS
PRD
定时寄存器
TDDR
预定标计数器
0024H
TIM(16位) 借位
PSC(4位) 借位
定时中断
TINT
主定时模块 预标定模块
1
TOUT
主要特点：
(1)定时器是一个减计数器。
(2)由16位计数器和4位预分频计数器组成。16位计数器的 触发脉冲由预分频计数器提供，预分频计数器由CPU工 作时钟决定。 (3) 有复位功能。 (4) 可以选择调试断点时定时器的工作方式。
Free 0 0
定时器状态
定时器立即停止工作 当计数器减至0时停 止工作 定时器继续工作
X
1
PSC (9～6位): 定时器预定标计数器。当PSC中的数值减 到0后， TIM减1 ， TDDR中的数加载到PSC;
TRB(5位): 定时器重新加载控制位。复位片内定时器。当 TRB置位时，TIM重新装载PRD的值，PSC重新装载 TDDR中的值。 TSS(4位):定时器停止位，TSS=0 定时器开始工作， TSS=1 定时器停止 TDDR(3～0位): 当PSC减为0时，TDDR中的值被装载到 PSC中
5Fh)。表6-1-p163,164。
6.1 时钟发生器
C5402内部有一个时钟发生器，可为C5402提供时钟，包 括内部振荡器和锁相环电路PLL两部分。 •时钟信号的产生的两种方式：
一是使用外部时钟源的时钟信号，将外部时钟信号 直接加到DSP芯片的X2/CLKIN引脚，而X1引脚悬空。
二是利用DSP芯片内部的振荡器构成时钟电路，在 芯片的Xl和X2/CLKIN引脚之间接入一个晶体，用于启动内 部振荡器。