MESFET+集成电路应用——概述

第十讲

MESFET集成电路应用——概述

l第九讲的剩余问题

高频模型和性能

加工技术

l单片微波集成电路

基本概念

微波传输带设计：分立元件

例子

台面蚀刻；离子注入

l数字逻辑电路

使用耗尽型晶体管的困难

一般解释

逻辑系列

FET逻辑；缓冲FET逻辑（BFL）；肖脱基二极管FET逻辑（SDFL）

直接耦合FET逻辑（DCFL）

互补FET逻辑（还未出现，或将要很快出现）

其它组块

传输门

存储单元

线性等效电路模型——图解法　

第九讲中，我们介绍了MESFET的小信号线性等效电路；其电路可以表示为：　

　

为了将这个模型推广到高频情况，我们引入小信号线性电容来表示栅极中储存的电荷。　

　

ＭＥＳＦＥＴ——线性等效电路（续）　

为了描述ＦＥＴ在饱和状态下被施加偏压的情况，我们得出如下的小信号线性等效电路模型中的电导表达式：　

　

饱和状态下的本征栅－漏电容，C gd，为零，但在实际器件中存在一个小的附加（非本征）电容，C gd；其值要实验测定。　

本征栅－漏电容，C gd，为：dq G/dv GS,其中栅极电荷，q G，为：

其值不易测定

速度饱和的影响——模型A’

考虑这样一个ＭＥＳＦＥＴ，它的沟道很短，其载流子可以在很小的ＶＤＳ时就达到饱和速度。沿着沟道的电压降会很小，并且栅极下的耗尽区宽度是均匀的：

在这样的器件中，　ＶＤＳ很小的时，其电流相当于在一个均匀电阻中：

饱和的时候，沟道中的电子以它们的饱和速度S sat运动，电流为：

速度饱和的影响——模型A’（续）

继续研究短沟道，速度饱和ＭＥＳＦＥＴ，我们可以使用我们先前定义的Ｇｏ和Ｖｐ来描述低ＶＤＳ下的漏极电流：　

饱和时的电流为：

当施加偏压时，这个器件的线性等效电路的跨导为：

速度饱和的影响——模型A’（续）

在继续讨论之前，我们先把这个结果和之前无速度饱ＭＥＳＦＥＴ的结果进行比较：　

最后我们讨论增加的栅-源电容。在这个模型中，其计算很容易。我们先确定栅极电荷，然后对其积分：

高频模型——短路电流增益

要表征一个晶体管的高频性，可以计算其短路电流增益，βｓｃ（ｊω），并确定其数值为1时的频率。

注意：C gs >>C gd，所以假设成立，即：ωt<

高频模型——f t

一个将这个结果形象化的很好的方法是作短路电流增益的大小-频率的对数坐标图，即：log| βｓｃ（ｊω）|-logω。此图叫做波特图：　

注意：通常有C gs >>C gd，所以一般来说有：ωz >>ωt

高频模型——ωt的含义

我们有：

我们从关于极端饱和速度器件的模型知：

故有：ωt=S sat/L

它也可写成某个时间τtr的倒数：ωt=1/τtr，对这个器件来说:τtr=L/ Ssat

时间τtr被看作沟道中电子的通过时间。这是ωt的一个非常普遍的结果，也就是说，它可以写成穿过器件的相关载流子通过时间的倒数。

高频模型——ωt的进一步讨论

我们得到的结果：ωt=1/τtr，其中τtr是器件的通过时间

是非常普遍的，并且对评价一个器件非常有用。作为一个例子，我们列举出对于MOFET和BJT的结果，以及我们刚得到的结果：

对于无速度饱和的FET：

对于强速度饱和的FET：

对于无速度饱和的BJT：

模型的最后讨论——g m的深入讨论

我们通常需要一个g m尽量大的FET。为达到这个目的，我们先看一下ωt的表达式，以及它和通过时间的关系：

ωt=1/τtr，和ωt=g m/ C gs

联立上两式，解出g m，有：

这个结果告诉我们如何得到大的g m：

1，较小的通过时间

2，栅极电极和沟道电荷之间的较大耦合（即，较大的C gs）

MESFET加工——爆炸或T栅极MESFET

（图片已删除）

见：Hollis and Murphy in: Sze, S.M., ed. High

Speed Semiconductor Devices,New York: Wiley, 1990.

MESFET加工——代表性的处理过程

（图片已删除）

见：Hollis and Murphy in: Sze, S.M., ed. High

Speed Semiconductor Devices,New York: Wiley, 1990.

双蚀刻处理 SAINT处理

单片微波集成电路：两种视图

透视图

金属半导体二极管：2fF/cm^2, （图片已删除）

1.6*10^-14A/μm^2 见：Thayne, Elgaid, Terenent “Devices and Fabrication FET: I DSS=120mA/mm technology [RFICs and MMICs]” in RFIC-amd-MMIC Vp=-1.5V, f T=1

2.3GHz design-and-technology ed. By I.D. Robertson and S.

g m=130mS/mm Lucyszyn (IEEE,London, UK 2001) pp. 31-81.

(都在V DS=2.5V,V GS=0时)

R:50Ω

C:0.25 fF/cm^2

L:1nH-20nH

顶视图：

单片微波集成电路：注入台面处理

（图片已删除）

见：Bahl, I. and Bhartia, P., Microwave Solid State Circuit Design

Hoboken, N.J., Wiley-Interscience, 2003.

单片微波集成电路：平面注入处理

（图片已删除）

见：H. Singh et al, IEEE 1991 Microwave and Millimeter-Wave Monolithic Circuits Symposium

MESFET逻辑系列：FET逻辑（FL）

常合逻辑的挑战：

多输入：　

MESFET逻辑系列：缓冲FET逻辑（BFL）

FL是受输出负载作用的

（输出端数）

高速度要求大量静态电流

通过二极管

增加一个源跟随缓冲会带

来很大的改进

MESFET逻辑系列：肖脱基二极管FET逻辑（SDFL）

二极管也可以作于逻辑功

能，翼状二极管晶体逻辑

（DTL）、晶体管-晶体管逻辑

（TTL），金属半导体二极管都

是非常快的。这与BFL很相似，

但它们的分类不同，现在多输入

可以通过增加更多的二极管而

增加。

MESFET逻辑系列：直接耦合FET逻辑（DCFL）

需要e型和d型两种器件

n-MOS的MESFET的等价物

输入电压必须小于栅极的导通电压

这种电路的特点：高速，低能耗，高密度

MESFET逻辑系列：DCFL的超缓冲器（SBFL）

可以通过使用一个准互补推挽驱动器来提高DCFL的交换性能。

每个多输入需要一个开关和下拉晶体管。

这个电路会在线路上形成一些尖峰，所以必须有可靠的供电和接地。

MESFET逻辑系列：源耦合FET逻辑（SCFL）或电流型逻辑（CML）

ECT的MEFET等效物

输出在进入下一级前必须进行电平移动

三种MESFET逻辑系列的比较：设计和逻辑摆幅

传输门

一个连接在共栅极结构上的

FET起传输门的功能。

一个正常逻辑门被用来导通

或关闭这个传输门

存储单元

高门泄漏水平限制了MEFET

在动态存储单元中的成功应用。

所有的存储是建立在静态单

元的基础之上的（触发级）