最新数字电子技术基础电子教案——第3章组合逻辑电路.docx
数字电子技术课件--第三章-组合逻辑电路
1
1
1
Ai
Bi
Ci-1
21
3. 集成全加器 双全加器
TTL：74LS183 CMOS：C661
VCC 2Ai 2Bi 2Ci-1 2Ci 2Si
VCC2A 2B 2CIn 2COn+1 2F
74LS183
1A 1B 1CIn 1F GND 1Ai 1Bi 1Ci-1 1Ci 1Si 地
VDD 2Ai 2Bi 2Ci-1 1Ci 1Si
与或式 C i A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 18
全加器（Full Adder）
卡诺图
Si BC A 00 01 11 10
0
1
1
11
1
最简与或式
Ci BC A 00 01 11 10
0
1
1
111
圈 “ 1 ” S i A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 C iA iB iA iC i- 1 B iC i- 1
输入变量：R（红） Y（黄） G（绿）
1 -- 亮 0 -- 灭
1 -- 有 输出变量： Z（有无故障） 0 -- 无
(2)卡诺图化简
YG
R 00 01 11 10
ZRYGRY 0 1
1
RGYG 1
111
列真值表
RYG Z 0001 0010 0100 0111 1000 1011 1101 1111
C3
超前进位电路
A3 B3
CI Σ
S3
A2 B2
CI Σ
S2
电子技术基础第三章_组合逻辑电路
例1：设计一逻辑电路供三人(A,B,C)表决使用.每 人有一电键,如果他赞成,就按电键,表示1;如果不赞 成,不按电键,表示0.表决结果用指示灯来表示,如果 多数赞成,则指示灯亮,F=1;反之则不亮,F=0.
(1) 列逻辑状态表
A BC F
0 0 00
0 0 10
0 1 00
01
1
10
0
01 0 1 1 1 1 01
F
& AC
例2 在上例中试用与非门来构成逻辑图
F AB BC AC
AB BC AC
AB BC AC A
B
(4) 画逻辑图
AB &
C
&
&
F
BC
& AC
例3 某火车站有特快、直快和慢车三种类型的客运列车进 出，试用两输入与非门和反相器设计一个指示列车等待 进站的逻辑电路，3个指示灯一、二、三号分别对应特 快、直快和慢车。列车的优先级别依次为特快、直快和 慢车，要求当特快列车请求进站时，无论其它两种列车 是否请求进站，一号灯亮。当特快没有请求，直快请求 进站时，无论慢车是否请求，二号灯亮。当特快和直快 均没有请求，而慢车有请求时，三号灯亮。
第3 章 组合逻辑电路
3.1小规模集成电路构成的组合电路 3.2中规模集成电路及其应用 3.3组合逻辑电路中的竞争和冒险
关于组合逻辑电路
A =Z
B1 C
= F1
1
F2
组合逻辑电路的一般框图
XX21
Z1 ห้องสมุดไป่ตู้2
组合逻辑电
Xn
路
Zm
结构特征:
Zi = f (X1, X2 , …, Xn ) (i=1, 2, …, m)
数字电子技术 第三章 组合逻辑电路
2021/6/10
23
3.2.2 二进制编码器
由于每次操作只有一个输入信号，即输入IR、IY、IG 具有互斥性，根据表3.5，将输出变量取值为1对应的输入 变量相加，可得输出Y1、Y0与输入IR、IY、IG之间的逻辑 关系表达式如下。
Y0 = IR + IG Y1 = IY + IG
对Y1、Y0两次取非，得
5. 断开开关S1、S2，观察发光二极管的发光情况，记 录观察到的结果。
2021/6/10
39
3.3.1 任务描述
图3.18所示是开关S1闭合、S2断开时，观察到的现象。
2021/6/10
图3.18 闭合S1、断开S2时观察到的现象
40
3.3.2 二进制译码器
1. 译码器的基本功能 二进制译码真值表如表3.11所示。
2021/6/10
27
3.2.2 二进制编码器
表中的“×”号表示：有优先级高的输入信号输入时， 优先级低的输入信号有输入还是无输入，不影响编码器的 输出。
2021/6/10
28
3.2.2 二进制编码器
3. 集成8线-3线优先编码器 集成8线-3线优先编码器74LS148、74LS348的引脚排 列完全相同，如图3.12（a）所示。
第四步，判断逻辑电路的逻辑功能。其方法是：根据
真值表进行推理判断。在实际应用中，当逻辑电路很复杂
时，一般难以用简明扼要的文字来归纳其逻辑功能，这时
就用真值表来描述其逻辑功能。
2021/6/10
7
3.1.2 组合逻辑电路的分析
2. 分析举例 【例3.1】 试分析图3.1所示电路的逻辑功能。
解：画出图3.1所示电路的逻辑图如图3.4所示。
数字电子技术基础——组合逻辑电路
解： 设输入4个分别为I0～I3，高电平有效； 输出为Y1Y0两位二进制代码。
真值表：
输入
输出
I3 I2 I1 I0 Y1 Y0 0001 0 0
0010 0 1
0100 1 0
1000 1 1
注意：编码器在任一时刻只能对一个输入信号进行编码。
输出表达式
Y1 I3I 2 I1 I0 I3 I 2 I1 I0 Y0 I3 I 2 I1 I0 I3 I 2 I1 I0
2．集成编码器
74LS148（74HC148）为TTL（CMOS） 8线-3线 优先编码器，两者电性能参数不同，但逻辑功能相同。
74LS148 74LS148
1 I4 2 I5
3 I6 4 I7
5 EI
6 Y2 7 Y1
8 GND
UCC 16 EO 15
GS 14 I 3 13
I 2 12 I1 11 I 0 10 Y0 9
端，低电平有效。当
时，译码器处于非工作状态，
输出为1111。当
时，译码器工作，对应每个代码仅
有一个输出端有效，从而识别四种不同的输入代码。
74LS138为3线-8线译码器
1 A0 2 A1 3 A2
4 G2A 5 G2B
6 G1
7 Y7
8 GND
74LS138
UCC 16
Y0 15 Y1 14 Y2 13 Y3 12 Y4 11 Y5 10 Y6 9
例 设计一个交通灯故障自动检测器，以实现红、黄、 绿三种灯的远程监控，要求用与非门实现。
解： （1）逻辑赋值。
输入：
红、黄、绿三种灯分别 用变量A、B、C表示，灯 亮为1，不亮为0。
输出：
数字电子技术基础组合逻辑电路
3.4.4 数据选择比较器
1.集成数值比较器7485
表3.4.13 4位比较器7485功能表数
3.4 经典组合逻辑电路及其应用
2.数值比较器旳应用
3.4 经典组合逻辑电路及其应用
图3.4.28 例3.4.10电路
3.4 经典组合逻辑电路及其应用
3.4.5 算术运算电路
组合逻辑电路不但能够完毕逻辑 转换功能，还能够完毕算术运算功 能。数字系统中两个二进制数之间 旳加、减、乘、除都由若干旳加法 运算来完毕，所以加法器是构成运 算电路旳基本单元。
3.1 组合逻辑电路旳分析与设计
图3.1.2 组合逻辑电路分析环节
3.1 组合逻辑电路旳分析与设计
3.1.2 组合逻辑电路旳设计
1.拟定输 入/输出
变量
2.列真值表和 写逻辑体现式
5.画出逻辑 电路图
3.选择器 件类型
4.逻辑函 数化简或
变换
3.1 组合逻辑电路旳分析与设计
例3.1.4 某化学试验室有化学试剂11种，编为第1至第11 号，在配方时，必须遵守下列要求。
3.4 经典组合逻辑电路及其应用
2.二进制码译码器应用
1）实现组合 逻辑电路
2）用译码器构 成数据分配器
3.4 经典组合逻辑电路及其应用
1）实现组合逻辑电路
例3.4.4某组合逻辑电路旳真值表如表3.4.5所示， 试用译码器和门电路设计该逻辑电路，并分析其功能。
解：写出输出S和F旳最小项体现式，再转换成与 非—与非形式。
能够只对图3.4.1中 旳10个按键0～9编成二 进制代码0000～1001，
。
十进制编码器.
3.4 经典组合逻辑电路及其应用
3.4.2 译码器
数字电子技术基础(第3章) 组合逻辑分析与设计
第3章 组合逻辑设计
A B
&
Y
与非门的逻辑符号
L=A+B （2）或非运算：逻辑表达式为： Y A B
A 0 0 1 1 B Y 0 1 1 0 0 0 1 0 真值表
A B
≥1
Y
或非门的逻辑符号
第3章 组合逻辑设计
（3）异或运算：逻辑表达式为： Y
A 0 0 1 1 B Y 0 0 1 1 0 1 1 0 真值表
A
B F
A B
F
0 0 1 1
0 1 0 1
0 1 1 1
第3章 组合逻辑设计
功能表
开关 A 断开 断开 闭合 闭合 开关 B 断开 闭合 断开 闭合 灯Y 灭 亮 亮 亮
真值表
A 0 0 1 1
B 0 1 0 1
Y 0 1 1 1
逻辑符号 实现或逻辑的电 路称为或门。或 门的逻辑符号：
A B
≥1
第3章 组合逻辑设计
第3章 组合逻辑分析与设计
3.1 逻辑代数基础
3.2 逻辑函数的化简
3.3 组合逻辑电路的分析
3.4 组合逻辑电路的设计
3.5 VHDL硬件描述语言 3.6 基本组合逻辑电路的设计举例 3.7 组合逻辑电路中的竞争-险象
第3章 组合逻辑设计
3.1 逻辑代数基础
逻辑代数（Logic Algebra）是由英国数学家乔治· 布尔(George Boole)于1847年首先提出的，因此也称为
(A+B)(A+C)
第3章 组合逻辑设计
吸收率：
A ( A B) A B A A B A B
证明： A A B ( A A)(A B)
数字电子技术讲义第三章组合逻辑电路
第三章 组合逻辑电路根据组合逻辑电路的不同特点，数字电路分成：组合逻辑电路（组合电路）时序逻辑电路（时序电路）组合逻辑电路的特点：任意时刻的输出仅仅取决于该时刻的输入，与电路原来状态无关。
()n i i A A A f F 21，=（i =1，2，…m ）3.1组合逻辑电路的分析组合逻辑电路的分析方法：1）由逻辑图写出各输出端的逻辑表达式2）化简和变换各逻辑表达式 3）列真值表 4）分析确定功能例： C B A L ⊕⊕=3.1.1 分析加法器 半加器真值表 (1)1位加法器 1）半加器不考虑由低位进位来的加法器B A A S ⊕==2）全加器考虑低位进位的加法器CI B A CI AB CI B A BCI A S +++= 全加器真值表 CI B B A CI A CO ++=S “奇数个1时，S 为1”CI “两个以上1时，CI 为1”A(2)多位加法器1、并行相加串行进位的加法器例如：四位二进制数A 3 A 2A 1A 0和B 3 B 3 B 3 B 3相加CICO ΣCICO ΣCICO ΣCICO ΣCOS 1S 0S 2S 3A 0B 0A 1B 1A 2B 2A 3B 3每位进位信号作为高位的输入信号――串行进位故任一位的加法运算必须在低一位的运算完成后才能进行――速度慢 2、超前进位每位的进位只由加数和被加数决定，而与低位的进位无关。
1-⊕⊕=i i i i C B A S ()1-⊕+=i i i i i i C B A B A C3.1.2 分析数据选择器数据分配器：将公共数据线上的信号送往不同的通道 数据选择器：将不同通道的信号送往公共数据线74LS153为例：通过给定不同的地址代码，即可从4个输入数据中选出所要得输出 函数式：()()()()[]01130112011101101A A D A A D A A D A A D Y +++= 总结：1、数据选择器可将多通道输入的数据有选择的传送到输出端2、数据选择器还可作为一般的逻辑函数产生器，一个2n选一的数据选择器可以产生n 或少于n 个输入变量的逻辑函数3、构成逻辑函数产生器的关键是确定常量输入端的逻辑值。
电子课件《数字电子技术》3第3章 组合逻辑电路
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
表3-14 例真值表
（3）根据真值表，直接画卡诺图进 行化简，如图3-16所示。
图3-16 例的卡诺图
（4）写出最简表达式，并根据设计要求变换为与非—与非表 达式
Y AC AB BC ABBC AC
（5）根据与非—与非表达式画出逻辑电路图，如图3-17所示。
解：
（1）图中输入变量为A，B，C，D，输出变量为Y，中间各级异 或门的输出分别设为Y0，Y1和Y2，逐级写出逻辑函数式
Y0 A B
YY12
Y0 Y1
C D
Y Y2
整理后可得Y的逻辑表达式 Y ABCD
A
B
C
D
L
（2）由于Y的逻辑表达
0
0
0
0
0
式不能再化简，所以直
0
0
0
1
1
0
0
1
0
如图3-12（a）所示为同或运算组合电路；图3-12（b）所 示为同或门逻辑符号。
（a）同或运算组合电路
（b）同或门逻辑符号
图3-12 同或门组合电路及逻辑符号
如表3-11所示为同或门的真值表。
A
B
L
0
0
1
0
1
0
1
0
0
1
1
1
3.2 组合逻辑电路的分析 方法和设计方法
3.2.1 组合逻辑电路的 分析方法
5．工艺设计
为了将逻辑电路实现为具体的电路装置，还需要做一系列 的工艺设计工作，包括设计印刷电路板、机箱、面板、电源、 显示电路、控制开关等。最后还必须完成组装、调试。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第 3 章 组 合 逻 辑 电 路 数字系统中常用的各种数字器件，就其结构和工作原理而言可分为两大类， 即组合逻辑电路和时序逻辑电路。 3.1 组合逻辑电路的分析方法和设计方法
3.1.1 组合逻辑电路的基本概念
1. 组合逻辑电路的定义 组合逻辑电路是指在任一时刻， 电路的输出状态仅取决于该时刻各输入状态 的组合，而与电路的原状态无关的逻辑电路。 其特点是输出状态与输入状态呈即
时性，电路无记忆功能。 2. 组合逻辑电路的描述方法 组合逻辑电路模型如图 3.1 所示。
图 3.1 组合逻辑电路的一般框图
3.1.2 组合逻辑电路的分析方法
组合逻辑电路的分析一般是根据已知逻辑电路图求出其逻辑功能的过程， 实际上就是根据逻辑图写出其逻辑表达式、真值表，并归纳出其逻辑功能。
1. 组合逻辑电路的分析步骤（ 1） 写出逻辑函数表达式 （ 2） 化简逻辑函数式 （ 3） 列真值表 （ 4） 说明功能
3.1.3 组合逻辑电路的设计方法
组合逻辑电路设计主要是将客户的具体设计要求用逻辑函数加以描述， 再用 具体的电路加以实现的过程。 组合逻辑电路的设计可分为小规模集成电路、 中规
模集成电路、定制或半定制集成电路的设计， 这里主要讲解用小规模集成电路 （即 用逻辑门电路）来实现组合逻辑电路的功能。 1. 组合逻辑电路设计步骤 （ 1） 列真值表。根据电路功能的文字描述， 将其输入与输出的逻辑关系用真值表的形式列出。
（ 2） 写表达式，并化简。通过逻辑化简，根据真值表写出最简的逻辑函数表达式。
（ 3） 选择合适的门器件，把最简的表达式转换为相应的表达式。 （ 4） 根据表达式画出该电路的逻辑电路图。
3.2 编 码 器 3.2.1 编码器的原理和分类
把若干位二进制数码 0 和 1，按一定的规律进行编排，组成不同的代码，并
且赋予每组代码以特定的含义，叫做编码。实现编码操作的电路称为编码器。 1. 二进制编码器
实现用 n 位二进制数码对 N（ N=2n）个输入信号进行编码的电路叫做二进制编码电路。其特点是，任一时刻只能对一个输入信号进行编码， 即只允许一个输入信号为有效电平，而其余信号均为无效电平。
图 3.6 所示电路是实现由 3 位二进制代码对 8 个输入信号进行编码的二进制编码器，这种编码器有 8 根输入线， 3 根输出线，常称为 8/3 线编码器。 图 3.6 3 位二进制编码器逻辑图
2. 二 - 十进制编码器 实现用四位二进制代码对一位十进制数码进行编码的数字电路叫做二- 十进 制编码器，简称为 BCD码编码器。最常见的 BCD码编码器是 8421BCD码编码器，
它有 10 根输入线， 4 根输出线，常称为 10/4 线编码器。其特点也是任一时刻只 允许对一个输入信号进行编码。 3. 优先编码器 优先编码器在多个信息同时输入时只对输入中优先级别最高的信号进行 编码，编码具有惟一性。优先级别是由编码者事先规定好的。显然，优先编 码器改变了上述两种编码器任一时刻只允许一个输入有效的输入方式，而采 用了允许多个输入同时有效的输入方式，这正是优先编码器的特点，也是它 的优点所在。 图 3.8 为 3 位二进制优先编码器的逻辑图。 图 3.83 位二进制优先编码器的逻辑图 3.2.2 集成编码器
1. 集成 3 位二进制优先编码器（ 8/3 线） 148 148 主要包括 TTL 系列中的 54/74148 、54/74 LS148、54/74 F148 和 CMOS系 列中的 54/74 HC148、40H148 等。其外引脚排列图如图 3.9 所示。
S 为使能输入端，低电平有效，即只有当 S=0 时，编码器才工作。 YS为使能 输出端，当 S=0 允许工作时，如果 YS=0 则表示无输入信号， YS=1 表示有输入信 号，有编码输出。 YEX为扩展输出端，当 S=0 时，只要有编码信号，则 YEX=0，
说明有编码信号输入，输出信号是编码输出； YEX=1 表示不是编码输出。 YS和 S 配合可以实现多级编码器之间优先级别的控制。 图 3.10 是利用 2 片 集成 3 位二进制优先编码器 LS 实现一个 16/4 线优先编码器的接线图。 74 148 2. 集成二 - 十进制优先编码器（ 10/4 线） 147 147主要包括 TTL 系列中的 LS 和 CMOS系列中的 54/74147 、 54/74 147
54/74 HC 、 54/74 HCT 和 H 等。其外引脚排列图如图 3.11 所示。 147 147 40 147
3.3 译码器和数据分配器
3.3.1 译码器的原理及分类
将每一组输入的二进制代码“翻译”成为一个特定的输出信号， 用来表示该组代码原来所代表的信息的过程 （编码的逆过程） 称为译码。实现译码功能的数字电路称为译码器。 1. 二进制译码器 将输入的二进制代码翻译成为原来对应信息的组合逻辑电路， 称为二进制译码器。它具有 n 个输入端， 2n 个输出端，故称之为 n/2 n 线译码器。
图 3.12 为 3/8 线译码器的逻辑电路图
2. 二- 十进制译码器 二 - 十进制译码器（又称为 BCD码译码器）是将输入的每一组 4 位二进制码翻译成对应的 1 位十进制数。因编码过程不同， 即编码时采用的 BCD码不同，所以相应的译码过程也不同， 故 BCD码译码器有多种。 但此种译码器都有 4 个输入端， 10 个输出端，常称之为 4/10 线译码器。 8421 BCD码译码器是最常用的 BCD码译码器，图 3.13 所示是其逻辑图。
应当注意的是， BCD码译码器的输入状态组合中总有 6 个伪码状态存在。所
用 BCD码不同，则相应的 6 个伪码状态也不同， 8421BCD码译码器的 6 个伪码状态组合为 1010～ 1111。在设计 BCD码译码器时，应使电路具有拒绝伪码的功能， 即当输入端出现不应被翻译的伪码状态时，输出均呈无效电平。上面的8421BCD 码译码器便具有拒绝伪码的功能。 3. 数字显示译码器 用来驱动各种显示器件， 从而将用二进制代码表示的数字、 文字、符号翻译 成人们习惯的形式直观的显示出来的电路，称为显示译码器。 （ 1） 显示器件
数字显示器件的种类很多，按发光物质的不同分为半导体（发光二极管）显示器、液晶显示器、荧光显示器和辉光显示器等；按组成数字的方式不同，又可分为分段式显示器、点阵式显示器和字型重叠式显示器等。
点阵式显示器主要用于大屏幕显示器，通常要有计算机控制其显示过程。 目前使用较多的是分段式显示器， 其显示方式是通过七段显示器完成 0～十
个字符的显示过程。 七段显示器主要有辉光数码管和半导体显示器。 半导体显示器使用最多， 它有共阴极和共阳极两种接法，如图 3.14 所示。
（ 2） 七段显示译码器 用来驱动各种显示器件， 从而将用二进制代码表示的数字、 文字、符号翻译 成人们习惯的形式直观地显示出来的电路，称为显示译码器。 字型重叠式显示器适用于 BCD码译码器；而分段式显示器显然不适合于前面 所述任何一种译码器，需要另外设计合适的译码电路来与分段显示器配合使用。 七段显示译码器的输入信号为 8421BCD码，输出信号应该能够驱动半导体七 段显示器相应段发光。 对于共阴极七段显示器， 待点亮的段应给予高电平驱动信 号，对于共阳极七段显示器，待点亮的段应给予低电平驱动信号。 3.3.2 集成译码器 1. 3 位二进制译码器（ 3/8 线） 138 138 包括 TTL 系列中的 54/74 LS138、54/74 S138、54/74 ALS138、 54/74 F138 和 54/74 AS138，CMOS系列中的 54/74 HC138、54/74 HCT138 和 40H138 等。 138 为 3 位二进制译码器，其外引脚排列如图 3.15 所示。
应注意的是， 138 的输入采用原码的形式；而输出采用的却是反码形式。 2. 8421 BCD码译码器（ 4/10 线） 42 此种译码器包含有 TTL 系列的 54/7442、 54/74 LS 和 CMOS中的 42
54/74 HC 、 54/74 HCT 及 HC 等。其外引脚排列图如图 3.17 所示。
42 42 40 42
3. 七段显示译码器 48 48 主要有 TTL 系列中的 74LS48 等。其引脚排列图如图 3.18 所示。逻辑功 能表如表 3.15 所示。 七段显示译码器 48 与共阴极七段数码管显示器 BS201A 的连接方法如图 3.19
所示。
3.3.3 数据分配器
1. 数据分配器的原理
数据分配器的逻辑功能是， 将 1 个输入数据传送到多个输出端中的 端，具体传送到哪一个输出端，也是由一组选择控制信号确定。 数据分配器的逻辑框图及等效电路如图 3.20 所示。
1 个输出