计算机组成原理课后习题及答案第2版_唐朔飞_最全版本3.25M

合集下载

计算机组成原理课后答案(第二版)唐朔飞公开课获奖课件

计算机组成原理课后答案(第二版)唐朔飞公开课获奖课件
系统总线
第三章
第1页
1. 什么是总线? 总线传播有何特点? 为了减轻总线负载,总线上部件都应具有 什么特点?
解:总线是多种部件共享传播部件; 总线传播特点是:某一时刻只能有一 路信息在总线上传播,即分时使用; 为了减轻总线负载,总线上部件应通 过三态驱动缓冲电路与总线连通。
第2页
4. 为何要设置总线判优控制? 常见集中式总线控制有几种? 各有 何特点? 哪种方式响应时间最快?→A、D→B和D→C寄存 器间传送; (2) 设计一种电路,实现如下 操作:
T0时刻完毕D→总线; T1时刻完毕总线→A; T2时刻完毕A→总线; T3时刻完毕总线→B。
第11页
解: (1)采用三态输出D型寄存器74LS374 做A、B、C.D四个寄存器,其输出可直 接挂总线。A、B、C三个寄存器输入采 用同一脉冲打入。注意-OE为电平控制, 与打入脉冲间时间配合关系为:
16. 在异步串行传送系统中,字符 格式为: 1个起始位、8个数据位、1个 校验位、2个终止位。若规定每秒传送 120个字符,试求传送波特率和比特率。
解: 一帧 =1+8+1+2 =12位 波特率 =120帧/秒×12位
=1440波特 比特率 = 1440波特×(8/12)
=960bps 或: 比特率 = 120帧/秒×8 =960bps
解: 总线宽度 = 16位/8 =2B 总线带宽 = 8MHz×2B =16MB/s
第18页
15. 在一种32位总线系统中,总线 时钟频率为66MHz,假设总线最短传 播周期为4个时钟周期,试计算总线最 大数据传播率。若想提高数据传播率, 可采用什么措施?
解法1: 总线宽度 =32位/8 =4B 时钟周期 =1/ 66MHz =0.015µs 总线最短传播周期 =0.015µs×4

计算机组成原理(第二版)唐朔飞各章节习题与答案

计算机组成原理(第二版)唐朔飞各章节习题与答案

第一章练习习题(一)2017-04-24马辉安阳师院mh1、通常划分计算机发展时代是以()为标准的。

A、所用的电子元器件B、运算速度C、计算机结构D、所用语言2、微型计算机的发展以()技术为标志。

A、操作系统B、微处理器C、磁盘D、软件3、电子计算机技术发展至今,其运行仍遵循一位科学家提出的基本原理,他是()。

A、牛顿B、爱因斯坦C、爱迪生D、冯诺依曼4、以下说法中,正确的是()。

A、控制器能理解并执行所有指令及存储结果B、一台计算机包括输入、输出、控制、存储及算术逻辑运算五个单元C、所有的数据运算都在CPU的控制器中完成D、都不对5、电子计算机发展的四代中所用的主要元器件分别是()A、电子管、晶体管、中小规模集成电路、激光器件B、晶体管、中小规模集成电路、激光器件、光介质C、电子管、晶体管、中小规模集成电路、大规模集成电路D、电子管、数码管、中小规模集成电路、激光器件6、下列选项中不是冯诺依曼机器的最根本特征的是()。

A、以运算器为中心B、指令并行执行C、存储器按地址访问. word完美格式.D、数据以二进制编码,用二进制运算7、在CPU的组成中不包括()A、运算器B、存储器C、控制器D、寄存器8、存储字是指()A、存放在一个存储单元中的二进制代码组合B、存放在一个存储单元中的二进制代码位数C、存储单元的个数D、机器指令的位数9、存储字长是指()选项同上题10、计算机中数据处理中心是()A、主机B、运算器C、控制器D、I/O系统11、以下说法错误的是()A、硬盘是外部设备B、软件的功能与硬件的功能在逻辑上是等效的C、硬件实现的功能一般比软件实现具有较高的执行速度D、软件的功能不能由硬件替换12、32位微机是指该计算机所用的CPU()A、具有32个寄存器B、能同时处理32位的二进制数C、能处理32个字符D、运算的结果最大为2的32次方13、下列选项中,描述浮点数操作速度的指标是()A、MIPSB、CPI. word完美格式.C、IPCD、MFLOPS14、当前设计高性能计算机的重要技术途径是()A、提高CPU主频B、采用非冯诺依曼结构C、扩大主存容量D、采用并行处理技术答案:1、A2、B3、D4、B5、C6、B7、B8、A9、B 10、B 11、D 12、B 13、D 14、D第三章练习习题(一)2017-05-04马辉安阳师院mh 1、连接计算机与计算机之间的总线属于()总线A、片内B、系统C、通信D、都不对2、挂接在总线上的多个部件()A、只能分时向总线发送数据,并只能分时从总线上接收数据B、只能分时向总线发送数据,但可同时从总线接收数据C、可同时向总线发送数据,并同时从总线接收数据D、可同时向总线发送数据,但只能分时从总线接收数据3、在总线上,同一时刻()A、只能有一个主设备控制总线传输操作B、只能有一个从设备控制总线传输操作C、只能有一个主设备和一个从设备控制总线传输操作D、可以有多个主设备控制总线传输操作. word完美格式.4、总线是计算机各部件交换信息的公共通路,当使用总线传送数据时在每一时刻在总线上传送()A、多个部件发送给多个部件的信息B、多个部件发送给一个部件的信息C、一个部件发送给一个部件的多组信息D、一个部件发送给多个部件的一组信息5、系统总线是指()A、运算器、控制器、寄存器之间的连接部件B、运算器、寄存器、主存之间的连接部件C、运算器、寄存器、外围设备之间的连接部件D、CPU、主存、外围设备之间的连接部件6、系统级的总线是用来连接()A、CPU内部的运算器和寄存器B、主机系统板上的所有部件C、主机系统板上的各个芯片D、系统中的各个功能模块或设备7、计算机使用总线结构的主要优点是便于实现积木化,缺点是()A、地址信息、数据信息和控制信息不能同时出现B、地址信息和数据信息不能同时出现C、两种信息源的代码在总线中不能同时出现D、都不对8、下面所列的()不属于系统总线接口的功能A、数据缓存B、数据转换C、状态设置D、完成算术逻辑运算9、地址总线、数据总线、控制总线三类是根据()来划分的A、总线所处的位置. word完美格式.B、总线传送的内容C、总线的传送方式D、总线的传送方向10、系统总线中地址线的功能是()A、用于选择主存单元地址B、用于选择进行信息传输的设备C、用于选择外存地址D、用于指定主存或IO设备接口的地址11、CPU的控制总线提供()A、数据信号流B、所有存储器和IO设备的时序信号及控制信号C、来自IO设备和存储器的响应信号D、包含B和C 12、在系统总线的数据线上,不可能传输的是()A、指令B、操作数C、握手(应答)信号D、中断类型号答案:1、C2、B3、A4、D5、D6、D7、C8、D 9、B 10、D 11、D 12、C第三章练习习题(二)2017-05-08马辉安阳师院mh1、串行总线主要用于()A、连接主机与外围设备. word完美格式.B、连接主存与CPUC、连接运算器与控制器D、连接CPU内部各部件2、不同信号在同一条信号线上分时传输的方式称为()A、并行传输方式B、串行传输方式C、总线复用方式D、分离式通信3、在一个16位的总线系统中,若时钟频率为100MHz,总线周期为5个时钟周期传输一个字,则总线带宽是()A、4MBpsB、40MBpsC、16MBpsD、64MBps 4、某总线有104根信号线,其中数据总线32根,若总线工作频率为33MHz,则其理论最大传输率为()A、33MBpsB、64MBpsC、132MBpsD、164MBps5、在链式查询方式下,越靠近控制器的设备()A、优先级越高,得到总线使用权的机会越多B、优先级越低,得到总线使用权的机会越少C、优先级越低,得到总线使用权的机会越多D、优先级越高,得到总线使用权的机会越少6、若总线位宽为16位,总线时钟频率为8MHz,完成一次数据传输需2个总线时钟周期,则总线数据传输率为()A、16MbpsB、8MbpsC、16MBpsD、8MBps. word完美格式.7、假设某系统总线在一个总线周期中能并行传输4字节的信息,一个总线周期占用2个时钟周期,总线时钟频率为10MHz,则总线带宽是()A、10MBps B、20MBpsC、40MBpsD、80MBps8、设一个32位微处理器配有16位的外部数据总线,若时钟频率为50MHz,若总线传输最短周期为4个时钟周期,则总线的最大数据传输率为()A、12.5MBpsB、25MBpsC、50MBpsD、16MBps9、在三种集中式总线仲裁中,()方式对电路故障最敏感A、链式查询B、计数器定时查询C、独立请求D、都一样10、在独立请求方式下,若有N个设备,则()A、需N个总线请求信号和N个总线响应信号B、有一个总线请求信号和N个总线响应信号C、总线请求信号多于总线响应信号D、总线请求信号少于总线响应信号11、在链式查询方式下,若有N个设备,则()A、有N条总线请求信号B、共用一条总线请求信号C、有N-1条总线请求信号D、无法确定答案:. word完美格式.1、A2、C3、B4、C5、A6、D7、B8、B9、A 10、A 11、B第三章练习习题(三)2017-05-09马辉安阳师院mh1、总线主设备是指()A、掌握总线控制权的设备B、申请作为主设备的设备C、被从设备访问的设备D、总线裁决部件2、总线的从设备是指()A、申请作为从设备的设备B、被主设备访问的设备C、掌握总线控制权的设备D、总线源设备3、总线上信息的传输总是由()A、CPU启动B、总线控制器启动C、总线主设备启动D、总线从设备启动4、以下叙述中错误的是()A、总线结构的传送方式可以提高数据的传输速度B、与独立请求发送相比,链式查询方式对电路的故障更敏感C、PCI总线采用同步传输协议和集中式仲裁方式D、总线的带宽是总线本身所能达到的最高传输速率5、同步控制方式是()A、只适用于CPU控制的方式. word完美格式.B、只适用于外围设备控制的方式C、由统一时序信号控制的方式D、所有指令执行时间都相同的方式6、同步通信之所以比异步通信具有较高的传输速度,是因为()A、同步通信不需要应答信号且总线长度较短B、同步通信用一个公共的时钟信号进行同步C、同步通信中,各部件存取时间比较接近D、以上各项因素的综合结果7、以下各项中,()是同步传输的特点A、需要应答信号B、各部件的存取时间比较接近C、总线长度较长D、总线周期长度可变8、在同步通信中,一个总线周期的传输过程通常是()A、先传送数据,再传送地址B、先传送地址,再传送数据C、只传送数据D、都不对9、总线的异步通信方式()A、不采用统一时钟信号,只采用握手信号B、既采用统一时钟信号,又采用握手信号C、既不采用统一时钟信号,又不采用握手信号D、采用统一时钟信号,不采用握手信号10、下列选项中英文缩写均为总线标准的是()A、PCI、CRT、USB、EISAB、ISA、CPI、VESA、EISA. word完美格式.C、ISA、SCSI、RAM、MIPSD、ISA、EISA、PCI、PCI-Express11、在目前计算机上广泛使用的U盘,其接口使用的总线标准是()A、VESAB、USBC、AGPD、PCI答案:1、A2、B3、C4、A5、C6、D7、B8、B9、A 10、D 11、B第四章练习习题(一)2017-05-27马辉安阳师院mh 1、和外存储器相比,内存储器的特点是()A、容量大、速度快、成本低B、容量大、速度慢、成本高C、容量小、速度快、成本高D、容量小、速度快、成本低2、存储体按照一定的顺序划分成许多存储单元,存储单元有一个编号,称为存储单元的地址,访问存储器必须按照地址进行,存储单元中存放的是()A、存储器单元的地址编号B、指定单元存放的数据C、将要写入存储单元的内容D、访问存储器的控制命令3、磁盘属于()类型的存储器. word完美格式.A、随机存取存储器B、只读存储器C、顺序存取存储器D、直接存取存储器4、某计算机系统,其操作系统保存在硬盘上,其内存储器应该采用()A、RAMB、ROMC、RAM和ROMD、都不对5、计算机的存储系统是指()A、RAMB、ROMC、主存储器D、Cache、主存储器和外存储器6、、一般存储系统由三级组成,下列关于各级存储器的作用及速度、容量的叙述中正确的是()A、主存存放正在CPU中运行的程序,速度较快,容量很大B、Cache存放当前所有频繁访问的数据,特点是速度最快、容量较小C、外存存放需联机保存但暂时不执行的程序和数据,容量很大且速度很慢D、外存存放需联机保存但暂时不执行的程序和数据,容量很大且速度很快7、以下器件中存取速度最快的是()A、CacheB、主存C、寄存器D、磁盘8、在下列几种存储器中,CPU可直接访问的是()A、主存储器B、磁盘. word完美格式.C、磁带D、光盘9、下列叙述中,()是正确的A、主存可由RAM和ROM组成B、主存只能由RAM组成C、主存只能由ROM组成D、都不对10、在存储器层次结构中,存储器从速度最快到最慢的排列顺序是()A、寄存器-主存-Cache-辅存B、寄存器-主存-辅存-CacheC、寄存器-Cache-辅存-主存D、寄存器-Cache-主存-辅存11、在存储器层次结构中,存储器从容量最大到最小的排列顺序是()A、寄存器-主存-Cache-辅存B、寄存器-主存-辅存-CacheC、辅存-主存-Cache-寄存器D、寄存器-Cache-主存-辅存12、用户程序所存放的主存空间属于()A、随机存取存储器B、只读存储器C、顺序存取存储器D、直接存取存储器答案:1、C2、B3、D4、C5、D6、C7、C8、A9、A 10、D 11、C 12、A. word完美格式.第四章练习习题(二)2017-05-31马辉安阳师院mh1、以下()表示从主存M中读出数据A、M(MAR) →MDRB、(MDR)→M(MAR)C、M(MDR)→MARD、(MAR)→M(MDR)2、以下()表示向主存M中写入数据A、M(MAR) →MDRB、(MDR)→M(MAR)C、M(MDR)→MARD、(MAR)→M(MDR)3、下列说法中正确的是()A、半导体RAM信息可读可写,且断电后仍能保持记忆B、DRAM是易失性RAM,而SRAM中的存储信息是不易失的C、半导体RAM是易失性RAM,但只要电源不断电,所存信息是不丢失的D、半导体RAM是非易失性的RAM4、下面有关系统主存的叙述中,错误的是()A、RAM是可读可写存储器,ROM是只读存储器B、ROM和RAM的访问方式相同,都采用随机访问方式进行C、系统的主存由RAM和ROM组成D、系统的主存都是用DRAM芯片实现的5、静态半导体存储器SRAM指()A、在工作过程中,存储内容保持不变B、在断电后信息仍保持不变. word完美格式.C、不需动态刷新D、芯片内部有自动刷新逻辑6、半导体静态存储器SRAM的存储原理是()A、依靠双稳态电路B、依靠定时刷新C、依靠读后再生D、信息不再变化7、动态RAM的特点是()A、工作中存储内容动态地变化B、工作中需要动态地改变访存地址C、每隔一定时间刷新一遍D、每次读出后需根据原存内容全部刷新一遍8、和静态RAM相比,动态RAM具有()优点A、容量能随应用任务需要动态变化B、成本低、功耗低C、掉电后内容不会丢失D、内容不需要再生9、DRAM的刷新是以()为单位进行的A、存储单元B、行C、列D、存储元10、某SRAM芯片,其存储容量为64K×16位,该芯片的地址线和数据线数目为()A、64、16B、16、64C、64、8D、16、1611、某存储器容量为32K×16位,则()A、地址线为16根,数据线为32根. word完美格式.B、地址线为32根,数据线为32根C、地址线为15根,数据线为16根D、地址线为15根,数据线为32根12、在存储器芯片中,地址译码采用双译码方式是为了()A、扩大寻址范围B、减少存储单元数目C、增加存储单元数目D、减少存储单元选通线数目13、在1K×1位的存储芯片中,采用双译码方式,译码器的输出信号有()条A、1024B、64C、32D、10 答案:1、A2、B3、C4、D5、C6、A7、C8、B9、B 10、D 11、C 12、D 13、B第四章练习习题(三)2017-06-01马辉安阳师院mh1、以下四种类型的半导体存储器中,以传输同样多的字为比较条件,则读出数据传输率最高的是()A、DRAMB、SRAMC、FLASHD、EEPROM2、既具有SRAM读写的灵活性和较快的访问速度,又在断电后可不丢失信息的ROM是()A、EEPROMB、FLASH. word完美格式.C、EPROMD、PROM3、下列存储器中可电改写的只读存储器是()A、EEPROMB、EPROMC、ROMD、RAM4、下列几种存储器中,()是易失性存储器A、CacheB、EPROMC、Flash MemoryD、CDROM5、下列各类存储器中,不采用随机方式的是()A、EPROMB、CDROMC、DRAMD、SRAM6、某内存若为16MB,则表示其容量为()KBA、16B、16384C、1024D、16000 7、若数据在存储器中采用以低字节地址为字地址的存放方式,则十六进制数12345678H的存储字节顺序按地址从小到大依次是()A、12345678B、78563412C、87654321D、341278568、某计算机字长为32位,存储器容量为16MB,CPU按半字寻址时可寻址的单元数为()A、224B、223C、222D、2219、某计算机字长为16位,存储器容量为64KB,CPU按字寻址,其可寻址的单元数是()A、64KB、32KBC、32KD、64KB10、4片16K×8位的存储芯片,可设计为()容量的存储器. word完美格式.A、32K×16位B、16K×16位C、32K×8位D、8K×16位11、16片2K×4位的存储器可以设计为()存储容量的16位存储器A、16KB、32KC、8KD、2K12、设CPU地址总线有24根,数据总线有32根,用512K×8位的RAM 芯片构成该机的主存储器,则该机主存最多需要()片这样的存储芯片。

计算机组成原理第二版课后习题答案全唐朔飞

计算机组成原理第二版课后习题答案全唐朔飞

计算机组成原理第二版课后习题答案全唐朔飞计算机组成原理第二版课后习题答案计算机组成原理是计算机科学与技术专业的一门重要课程,它主要讲述了计算机系统的基本组成和工作原理。

理解和掌握计算机组成原理对学习和实践计算机领域都至关重要。

为了帮助读者更好地巩固和应用所学知识,本文将提供《计算机组成原理第二版》课后习题的答案。

第一章:计算机系统概述1. 详细解释计算机的五大组成部分。

答:计算机由五大部分组成,分别是中央处理器(CPU)、存储器、输入设备、输出设备和外部设备。

CPU负责执行指令和处理数据,存储器用于存储程序和数据,输入设备用于输入数据和指令,输出设备用于输出结果,外部设备用于与计算机系统进行交互。

2. 描述冯·诺依曼计算机结构模型的主要特点。

答:冯·诺依曼计算机结构模型的特点主要包括存储程序控制、数据和指令以二进制表示、按顺序执行指令、以及以存储器为中心。

3. 解释指令的含义,指出指令的两个基本组成部分。

答:指令是计算机中最基本的操作单位,用于定义计算机的操作和处理数据的方式。

指令由操作码和地址码两个基本部分组成。

操作码指明要执行的操作,地址码指明所需操作数或结果存放的地址。

4. 什么是指令周期?什么是时钟周期?答:指令周期是指计算机处理一条指令所需的全部时间,包括取指令、执行指令、访存和写回结果。

时钟周期是指计算机中使用的基本时钟信号的时间间隔,决定了计算机的运行速度。

第二章:计算机的发展与应用1. 简述冯·诺依曼结构的计算机和哈佛结构的计算机有什么区别?答:冯·诺依曼结构的计算机将存储器用于存放程序和数据,指令和数据共享同一存储空间;而哈佛结构的计算机将指令和数据存放在不同的存储空间,可以同时取指令和访问数据,提高了运行效率。

2. 解释并举例说明并行计算和串行计算的区别。

答:并行计算是指多个处理器同时进行计算任务,各个处理器独立运行,可以加快计算速度。

(完整版)计算机组成原理第二版唐朔飞课后习题答案

(完整版)计算机组成原理第二版唐朔飞课后习题答案

第 1 章计算机系统概论1.什么是计算机系统、计算机硬件和计算机软件?硬件和软件哪个更重要?解: P3计算机系统:由计算机硬件系统和软件系统构成的综合体。

计算机硬件:指计算机中的电子线路和物理装置。

计算机软件:计算机运转所需的程序及有关资料。

硬件和软件在计算机系统中互相依存,缺一不可以,所以相同重要。

2.怎样理解计算机的层次构造?答:计算机硬件、系统软件和应用软件构成了计算机系统的三个层次构造。

(1 )硬件系统是最内层的,它是整个计算机系统的基础和中心。

(2 )系统软件在硬件以外,为用户供给一个基本操作界面。

(3 )应用软件在最外层,为用户供给解决详细问题的应用系统界面。

往常将硬件系统以外的其余层称为虚构机。

各层次之间关系亲密,上层是下层的扩展,基层是上层的基础,各层次的区分不是绝对的。

3.说明高级语言、汇编语言和机器语言的差异及其联系。

答:机器语言是计算机硬件能够直接识其余语言,汇编语言是机器语言的符号表示,高级语言是面向算法的语言。

高级语言编写的程序(源程序)处于最高层,一定翻译成汇编语言,再由汇编程序汇编成机器语言(目标程序)以后才能被执行。

4.怎样理解计算机构成和计算机系统构造?答:计算机系统构造是指那些能够被程序员所见到的计算机系统的属性,如指令系统、数据种类、寻址技术构成及 I/O 机理等。

计算机构成是指怎样实现计算机系统构造所表现的属性,包含对程序员透明的硬件细节,如构成计算机系统的各个功能零件的构造和功能,及互相连结方法等。

5.冯 ? 诺依曼计算机的特色是什么?解:冯? 诺依曼计算机的特色是:P8计算机由运算器、控制器、储存器、输入设施、输出设施五大零件构成;指令和数据以同相同地位寄存于储存器内,并能够按地点接见;指令和数据均用二进制表示;指令由操作码、地点码两大多半构成,操作码用来表示操作的性质,地址码用来表示操作数在储存器中的地点;指令在储存器中次序寄存,往常自动次序拿出履行;机器以运算器为中心(原始冯?诺依曼机。

计算机组成原理(第二版)唐朔飞各章节习题与答案

计算机组成原理(第二版)唐朔飞各章节习题与答案

计算机组成原理(第二版)唐朔飞各章节习题与答案第一章练习习题(一)2017-04-24马辉1、通常划分计算机发展时代是以()为标准的。

A、所用的电子元器件B、运算速度C、计算机结构D、所用语言2、微型计算机的发展以()技术为标志。

A、操作系统B、微处理器C、磁盘D、软件3、电子计算机技术发展至今,其运行仍遵循一位科学家提出的基本原理,他是()。

A、牛顿B、爱因斯坦C、爱迪生D、冯诺依曼4、以下说法中,正确的是()。

A、控制器能理解并执行所有指令及存储结果B、一台计算机包括输入、输出、控制、存储及算术逻辑运算五个单元C、所有的数据运算都在CPU的控制器中完成D、都不对5、电子计算机发展的四代中所用的主要元器件分别是()A、电子管、晶体管、中小规模集成电路、激光器件B、晶体管、中小规模集成电路、激光器件、光介质C、电子管、晶体管、中小规模集成电路、大规模集成电路D、电子管、数码管、中小规模集成电路、激光器件6、下列选项中不是冯诺依曼机器的最根本特征的是()。

A、以运算器为中心B、指令并行执行C、存储器按地址访问D、数据以二进制编码,用二进制运算7、在CPU的组成中不包括()A、运算器B、存储器C、控制器D、寄存器8、存储字是指()A、存放在一个存储单元中的二进制代码组合B、存放在一个存储单元中的二进制代码位数C、存储单元的个数D、机器指令的位数9、存储字长是指()选项同上题10、计算机中数据处理中心是()A、主机B、运算器C、控制器D、I/O系统11、以下说法错误的是()A、硬盘是外部设备B、软件的功能与硬件的功能在逻辑上是等效的C、硬件实现的功能一般比软件实现具有较高的执行速度D、软件的功能不能由硬件替换12、32位微机是指该计算机所用的CPU()A、具有32个寄存器B、能同时处理32位的二进制数C、能处理32个字符D、运算的结果最大为2的32次方13、下列选项中,描述浮点数操作速度的指标是()A、MIPSB、CPIC、IPCD、MFLOPS14、当前设计高性能计算机的重要技术途径是()A、提高CPU主频B、采用非冯诺依曼结构C、扩大主存容量D、采用并行处理技术答案:1、A2、B3、D4、B5、C6、B7、B8、A9、B 10、B 11、D 12、B 13、D 14、D第三章练习习题(一)2017-05-04马辉1、连接计算机与计算机之间的总线属于()总线A、片内B、系统C、通信D、都不对2、挂接在总线上的多个部件()A、只能分时向总线发送数据,并只能分时从总线上接收数据B、只能分时向总线发送数据,但可同时从总线接收数据C、可同时向总线发送数据,并同时从总线接收数据D、可同时向总线发送数据,但只能分时从总线接收数据3、在总线上,同一时刻()A、只能有一个主设备控制总线传输操作B、只能有一个从设备控制总线传输操作C、只能有一个主设备和一个从设备控制总线传输操作D、可以有多个主设备控制总线传输操作4、总线是计算机各部件交换信息的公共通路,当使用总线传送数据时在每一时刻在总线上传送()A、多个部件发送给多个部件的信息B、多个部件发送给一个部件的信息C、一个部件发送给一个部件的多组信息D、一个部件发送给多个部件的一组信息5、系统总线是指()A、运算器、控制器、寄存器之间的连接部件B、运算器、寄存器、主存之间的连接部件C、运算器、寄存器、外围设备之间的连接部件D、CPU、主存、外围设备之间的连接部件6、系统级的总线是用来连接()A、CPU内部的运算器和寄存器B、主机系统板上的所有部件C、主机系统板上的各个芯片D、系统中的各个功能模块或设备7、计算机使用总线结构的主要优点是便于实现积木化,缺点是()A、地址信息、数据信息和控制信息不能同时出现B、地址信息和数据信息不能同时出现C、两种信息源的代码在总线中不能同时出现D、都不对8、下面所列的()不属于系统总线接口的功能A、数据缓存B、数据转换C、状态设置D、完成算术逻辑运算9、地址总线、数据总线、控制总线三类是根据()来划分的A、总线所处的位置B、总线传送的内容C、总线的传送方式D、总线的传送方向10、系统总线中地址线的功能是()A、用于选择主存单元地址B、用于选择进行信息传输的设备C、用于选择外存地址D、用于指定主存或IO设备接口的地址11、CPU的控制总线提供()A、数据信号流B、所有存储器和IO设备的时序信号及控制信号C、来自IO设备和存储器的响应信号D、包含B和C12、在系统总线的数据线上,不可能传输的是()A、指令B、操作数C、握手(应答)信号D、中断类型号答案:1、C2、B3、A4、D5、D6、D7、C8、D9、B 10、D 11、D 12、C第三章练习习题(二)2017-05-08马辉1、串行总线主要用于()A、连接主机与外围设备B、连接主存与CPUC、连接运算器与控制器D、连接CPU内部各部件2、不同信号在同一条信号线上分时传输的方式称为()A、并行传输方式B、串行传输方式C、总线复用方式D、分离式通信3、在一个16位的总线系统中,若时钟频率为100MHz,总线周期为5个时钟周期传输一个字,则总线带宽是()A、4MBpsB、40MBpsC、16MBpsD、64MBps4、某总线有104根信号线,其中数据总线32根,若总线工作频率为33MHz,则其理论最大传输率为()A、33MBpsB、64MBpsC、132MBpsD、164MBps5、在链式查询方式下,越靠近控制器的设备()A、优先级越高,得到总线使用权的机会越多B、优先级越低,得到总线使用权的机会越少C、优先级越低,得到总线使用权的机会越多D、优先级越高,得到总线使用权的机会越少6、若总线位宽为16位,总线时钟频率为8MHz,完成一次数据传输需2个总线时钟周期,则总线数据传输率为()A、16MbpsB、8MbpsC、16MBpsD、8MBps7、假设某系统总线在一个总线周期中能并行传输4字节的信息,一个总线周期占用2个时钟周期,总线时钟频率为10MHz,则总线带宽是()A、10MBpsB、20MBpsC、40MBpsD、80MBps8、设一个32位微处理器配有16位的外部数据总线,若时钟频率为50MHz,若总线传输最短周期为4个时钟周期,则总线的最大数据传输率为()A、12.5MBpsB、25MBpsC、50MBpsD、16MBps9、在三种集中式总线仲裁中,()方式对电路故障最敏感A、链式查询B、计数器定时查询C、独立请求D、都一样10、在独立请求方式下,若有N个设备,则()A、需N个总线请求信号和N个总线响应信号B、有一个总线请求信号和N个总线响应信号C、总线请求信号多于总线响应信号D、总线请求信号少于总线响应信号11、在链式查询方式下,若有N个设备,则()A、有N条总线请求信号B、共用一条总线请求信号C、有N-1条总线请求信号D、无法确定答案:1、A2、C3、B4、C5、A6、D7、B8、B9、A 10、A 11、B第三章练习习题(三)2017-05-09马辉1、总线主设备是指()A、掌握总线控制权的设备B、申请作为主设备的设备C、被从设备访问的设备D、总线裁决部件2、总线的从设备是指()A、申请作为从设备的设备B、被主设备访问的设备C、掌握总线控制权的设备D、总线源设备3、总线上信息的传输总是由()A、CPU启动B、总线控制器启动C、总线主设备启动D、总线从设备启动4、以下叙述中错误的是()A、总线结构的传送方式可以提高数据的传输速度B、与独立请求发送相比,链式查询方式对电路的故障更敏感C、PCI总线采用同步传输协议和集中式仲裁方式D、总线的带宽是总线本身所能达到的最高传输速率5、同步控制方式是()A、只适用于CPU控制的方式B、只适用于外围设备控制的方式C、由统一时序信号控制的方式D、所有指令执行时间都相同的方式6、同步通信之所以比异步通信具有较高的传输速度,是因为()A、同步通信不需要应答信号且总线长度较短B、同步通信用一个公共的时钟信号进行同步C、同步通信中,各部件存取时间比较接近D、以上各项因素的综合结果7、以下各项中,()是同步传输的特点A、需要应答信号B、各部件的存取时间比较接近C、总线长度较长D、总线周期长度可变8、在同步通信中,一个总线周期的传输过程通常是()A、先传送数据,再传送地址B、先传送地址,再传送数据C、只传送数据D、都不对9、总线的异步通信方式()A、不采用统一时钟信号,只采用握手信号B、既采用统一时钟信号,又采用握手信号C、既不采用统一时钟信号,又不采用握手信号D、采用统一时钟信号,不采用握手信号10、下列选项中英文缩写均为总线标准的是()A、PCI、CRT、USB、EISAB、ISA、CPI、VESA、EISAC、ISA、SCSI、RAM、MIPSD、ISA、EISA、PCI、PCI-Express11、在目前计算机上广泛使用的U盘,其接口使用的总线标准是()A、VESAB、USBC、AGPD、PCI答案:1、A2、B3、C4、A5、C6、D7、B8、B9、A 10、D 11、B第四章练习习题(一)2017-05-27马辉1、和外存储器相比,内存储器的特点是()A、容量大、速度快、成本低B、容量大、速度慢、成本高C、容量小、速度快、成本高D、容量小、速度快、成本低2、存储体按照一定的顺序划分成许多存储单元,存储单元有一个编号,称为存储单元的地址,访问存储器必须按照地址进行,存储单元中存放的是()A、存储器单元的地址编号B、指定单元存放的数据C、将要写入存储单元的内容D、访问存储器的控制命令3、磁盘属于()类型的存储器A、随机存取存储器B、只读存储器C、顺序存取存储器D、直接存取存储器4、某计算机系统,其操作系统保存在硬盘上,其内存储器应该采用()A、RAMB、ROMC、RAM和ROMD、都不对5、计算机的存储系统是指()A、RAMB、ROMC、主存储器D、Cache、主存储器和外存储器6、、一般存储系统由三级组成,下列关于各级存储器的作用及速度、容量的叙述中正确的是()A、主存存放正在CPU中运行的程序,速度较快,容量很大B、Cache存放当前所有频繁访问的数据,特点是速度最快、容量较小C、外存存放需联机保存但暂时不执行的程序和数据,容量很大且速度很慢D、外存存放需联机保存但暂时不执行的程序和数据,容量很大且速度很快7、以下器件中存取速度最快的是()A、CacheB、主存C、寄存器D、磁盘8、在下列几种存储器中,CPU可直接访问的是()A、主存储器B、磁盘C、磁带D、光盘9、下列叙述中,()是正确的A、主存可由RAM和ROM组成B、主存只能由RAM组成C、主存只能由ROM组成D、都不对10、在存储器层次结构中,存储器从速度最快到最慢的排列顺序是()A、寄存器-主存-Cache-辅存B、寄存器-主存-辅存-CacheC、寄存器-Cache-辅存-主存D、寄存器-Cache-主存-辅存11、在存储器层次结构中,存储器从容量最大到最小的排列顺序是()A、寄存器-主存-Cache-辅存B、寄存器-主存-辅存-CacheC、辅存-主存-Cache-寄存器D、寄存器-Cache-主存-辅存12、用户程序所存放的主存空间属于()A、随机存取存储器B、只读存储器C、顺序存取存储器D、直接存取存储器答案:1、C2、B3、D4、C5、D6、C7、C8、A9、A 10、D 11、C 12、A第四章练习习题(二)2017-05-31马辉1、以下()表示从主存M中读出数据A、M(MAR) →MDRB、(MDR)→M(MAR)C、M(MDR)→MARD、(MAR)→M(MDR)2、以下()表示向主存M中写入数据A、M(MAR) →MDRB、(MDR)→M(MAR)C、M(MDR)→MARD、(MAR)→M(MDR)3、下列说法中正确的是()A、半导体RAM信息可读可写,且断电后仍能保持记忆B、DRAM是易失性RAM,而SRAM中的存储信息是不易失的C、半导体RAM是易失性RAM,但只要电源不断电,所存信息是不丢失的D、半导体RAM是非易失性的RAM4、下面有关系统主存的叙述中,错误的是()A、RAM是可读可写存储器,ROM是只读存储器B、ROM和RAM的访问方式相同,都采用随机访问方式进行C、系统的主存由RAM和ROM组成D、系统的主存都是用DRAM芯片实现的5、静态半导体存储器SRAM指()A、在工作过程中,存储内容保持不变B、在断电后信息仍保持不变C、不需动态刷新D、芯片内部有自动刷新逻辑6、半导体静态存储器SRAM的存储原理是()A、依靠双稳态电路B、依靠定时刷新C、依靠读后再生D、信息不再变化7、动态RAM的特点是()A、工作中存储内容动态地变化B、工作中需要动态地改变访存地址C、每隔一定时间刷新一遍D、每次读出后需根据原存内容全部刷新一遍8、和静态RAM相比,动态RAM具有()优点A、容量能随应用任务需要动态变化B、成本低、功耗低C、掉电后内容不会丢失D、内容不需要再生9、DRAM的刷新是以()为单位进行的A、存储单元B、行C、列D、存储元10、某SRAM芯片,其存储容量为64K×16位,该芯片的地址线和数据线数目为()A、64、16B、16、64C、64、8D、16、1611、某存储器容量为32K×16位,则()A、地址线为16根,数据线为32根B、地址线为32根,数据线为32根C、地址线为15根,数据线为16根D、地址线为15根,数据线为32根12、在存储器芯片中,地址译码采用双译码方式是为了()A、扩大寻址范围B、减少存储单元数目C、增加存储单元数目D、减少存储单元选通线数目13、在1K×1位的存储芯片中,采用双译码方式,译码器的输出信号有()条A、1024B、64C、32D、10答案:1、A2、B3、C4、D5、C6、A7、C8、B9、B 10、D 11、C 12、D 13、B第四章练习习题(三)2017-06-01马辉1、以下四种类型的半导体存储器中,以传输同样多的字为比较条件,则读出数据传输率最高的是()A、DRAMB、SRAMC、FLASHD、EEPROM2、既具有SRAM读写的灵活性和较快的访问速度,又在断电后可不丢失信息的ROM是()A、EEPROMB、FLASHC、EPROMD、PROM3、下列存储器中可电改写的只读存储器是()A、EEPROMB、EPROMC、ROMD、RAM4、下列几种存储器中,()是易失性存储器A、CacheB、EPROMC、Flash MemoryD、CDROM5、下列各类存储器中,不采用随机方式的是()A、EPROMB、CDROMC、DRAMD、SRAM6、某内存若为16MB,则表示其容量为()KBA、16B、16384C、1024D、160007、若数据在存储器中采用以低字节地址为字地址的存放方式,则十六进制数12345678H的存储字节顺序按地址从小到大依次是()A、12345678B、78563412C、87654321D、341278568、某计算机字长为32位,存储器容量为16MB,CPU按半字寻址时可寻址的单元数为()A、224B、223C、222D、2219、某计算机字长为16位,存储器容量为64KB,CPU按字寻址,其可寻址的单元数是()A、64KB、32KBC、32KD、64KB10、4片16K×8位的存储芯片,可设计为()容量的存储器A、32K×16位B、16K×16位C、32K×8位D、8K×16位11、16片2K×4位的存储器可以设计为()存储容量的16位存储器A、16KB、32KC、8KD、2K12、设CPU地址总线有24根,数据总线有32根,用512K×8位的RAM芯片构成该机的主存储器,则该机主存最多需要()片这样的存储芯片。

计算机组成原理答案第二版唐朔飞完整答案

计算机组成原理答案第二版唐朔飞完整答案
-OE:
令:BUSA=BUSB=BUSC=CP; DBUS= -OE;
当CP前沿到来时,将DA、B、C。
现以8位总线为例,设计此电路,如下图 示:
数据总线
D7
D0
ABUS 1Q OE
374
8Q
BBUS
1Q OE
374
8Q
CBUS
1Q OE
374
8Q
DBUS
1Q OE
374 8Q
1D A 8D
7. 解释下列概念: 主机、CPU、主存、存储单元、存储元 件、存储基元、存储元、存储字、存储 字长、存储容量、机器字长、指令字长。
解:P10 主机——是计算机硬件的主体部分, 由CPU+MM(主存或内存)组成; CPU——中央处理器(机),是计 算机硬件的核心部件,由运算器+控制器 组成;
主存——计算机中存放正在运行的 程序和数据的存储器,为计算机的主要 工作存储器,可随机存取;
存储单元——可存放一个机器字并 具有特定存储地址的存储单位;
存储元件——存储一位二进制信息 的物理元件,是存储器中最小的存储单 位,又叫存储基元或存储元,不能单独 存取;
存储字——一个存储单元所存二进 制代码的逻辑单位;
存储字长——一个存储单元所存 二进制代码的位数;
存储容量——存储器中可存二进 制代码的总量;
机器字长——CPU能同时处理的 数据位数;
指令字长——一条指令的二进制 代码位数;
8. 解释下列英文缩写的中文含义: CPU、PC、IR、CU、ALU、ACC、MQ、 X、MAR、MDR、I/O、MIPS、CPI、
FLOPS 解: CPU——Central Processing Unit,
中央处理机(器),见7题; PC——Program Counter,程序计数

计算机组成原理-第二版-唐朔飞著-课后习题详解

第1章计算机系统概论1. 什么是计算机系统、计算机硬件和计算机软件?硬件和软件哪个更重要?解:P3计算机系统:由计算机硬件系统和软件系统组成的综合体。

计算机硬件:指计算机中的电子线路和物理装置。

计算机软件:计算机运行所需的程序及相关资料。

硬件和软件在计算机系统中相互依存,缺一不可,因此同样重要。

2. 如何理解计算机的层次结构?答:计算机硬件、系统软件和应用软件构成了计算机系统的三个层次结构。

(1)硬件系统是最内层的,它是整个计算机系统的基础和核心。

(2)系统软件在硬件之外,为用户提供一个基本操作界面。

(3)应用软件在最外层,为用户提供解决具体问题的应用系统界面。

通常将硬件系统之外的其余层称为虚拟机。

各层次之间关系密切,上层是下层的扩展,下层是上层的基础,各层次的划分不是绝对的。

3. 说明高级语言、汇编语言和机器语言的差别及其联系。

答:机器语言是计算机硬件能够直接识别的语言,汇编语言是机器语言的符号表示,高级语言是面向算法的语言。

高级语言编写的程序(源程序)处于最高层,必须翻译成汇编语言,再由汇编程序汇编成机器语言(目标程序)之后才能被执行。

4. 如何理解计算机组成和计算机体系结构?答:计算机体系结构是指那些能够被程序员所见到的计算机系统的属性,如指令系统、数据类型、寻址技术组成及I/O机理等。

计算机组成是指如何实现计算机体系结构所体现的属性,包含对程序员透明的硬件细节,如组成计算机系统的各个功能部件的结构和功能,及相互连接方法等。

5. 冯•诺依曼计算机的特点是什么?解:冯•诺依曼计算机的特点是:P8●计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成;●指令和数据以同同等地位存放于存储器内,并可以按地址访问;●指令和数据均用二进制表示;●指令由操作码、地址码两大部分组成,操作码用来表示操作的性质,地址码用来表示操作数在存储器中的位置;●指令在存储器中顺序存放,通常自动顺序取出执行;●机器以运算器为中心(原始冯•诺依曼机)。

计算机组成原理课后答案唐朔飞第二版

第一章计算机系统概论1. 什么是计算机系统、计算机硬件和计算机软件硬件和软件哪个更重要解:P3计算机系统:由计算机硬件系统和软件系统组成的综合体..计算机硬件:指计算机中的电子线路和物理装置..计算机软件:计算机运行所需的程序及相关资料..硬件和软件在计算机系统中相互依存;缺一不可;因此同样重要..5. 冯诺依曼计算机的特点是什么解:冯诺依曼计算机的特点是:P8●计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成;●指令和数据以同同等地位存放于存储器内;并可以按地址访问;●指令和数据均用二进制表示;●指令由操作码、地址码两大部分组成;操作码用来表示操作的性质;地址码用来表示操作数在存储器中的位置;●指令在存储器中顺序存放;通常自动顺序取出执行;●机器以运算器为中心原始冯诺依曼机..7. 解释下列概念:主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长..解:P9-10主机:是计算机硬件的主体部分;由CPU和主存储器MM合成为主机..CPU:中央处理器;是计算机硬件的核心部件;由运算器和控制器组成;早期的运算器和控制器不在同一芯片上;现在的CPU内除含有运算器和控制器外还集成了CACHE..主存:计算机中存放正在运行的程序和数据的存储器;为计算机的主要工作存储器;可随机存取;由存储体、各种逻辑部件及控制电路组成..存储单元:可存放一个机器字并具有特定存储地址的存储单位..存储元件:存储一位二进制信息的物理元件;是存储器中最小的存储单位;又叫存储基元或存储元;不能单独存取..存储字:一个存储单元所存二进制代码的逻辑单位..存储字长:一个存储单元所存二进制代码的位数..存储容量:存储器中可存二进制代码的总量;通常主、辅存容量分开描述..机器字长:指CPU一次能处理的二进制数据的位数;通常与CPU的寄存器位数有关..指令字长:一条指令的二进制代码位数..8. 解释下列英文缩写的中文含义:CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS解:全面的回答应分英文全称、中文名、功能三部分..CPU:Central Processing Unit;中央处理机器;是计算机硬件的核心部件;主要由运算器和控制器组成..PC:Program Counter;程序计数器;其功能是存放当前欲执行指令的地址;并可自动计数形成下一条指令地址..IR:Instruction Register;指令寄存器;其功能是存放当前正在执行的指令..CU:Control Unit;控制单元部件;为控制器的核心部件;其功能是产生微操作命令序列..ALU:Arithmetic Logic Unit;算术逻辑运算单元;为运算器的核心部件;其功能是进行算术、逻辑运算..ACC:Accumulator;累加器;是运算器中既能存放运算前的操作数;又能存放运算结果的寄存器..MQ:Multiplier-Quotient Register;乘商寄存器;乘法运算时存放乘数、除法时存放商的寄存器..X:此字母没有专指的缩写含义;可以用作任一部件名;在此表示操作数寄存器;即运算器中工作寄存器之一;用来存放操作数;MAR:Memory Address Register;存储器地址寄存器;在主存中用来存放欲访问的存储单元的地址..MDR:Memory Data Register;存储器数据缓冲寄存器;在主存中用来存放从某单元读出、或要写入某存储单元的数据..I/O:Input/Output equipment;输入/输出设备;为输入设备和输出设备的总称;用于计算机内部和外界信息的转换与传送..MIPS:Million Instruction Per Second;每秒执行百万条指令数;为计算机运算速度指标的一种计量单位..9. 画出主机框图;分别以存数指令“STA M”和加法指令“ADD M”M均为主存地址为例;在图中按序标出完成该指令包括取指令阶段的信息流程如→①..假设主存容量为256M*32位;在指令字长、存储字长、机器字长相等的条件下;指出图中各寄存器的位数..解:主机框图如P13图1.11所示..1STA M指令:PC→MAR;MAR→MM;MM→MDR;MDR→IR;OPIR →CU;AdIR →MAR;ACC→MDR;MAR→MM;WR2ADD M指令:PC→MAR;MAR→MM;MM→MDR;MDR→IR;OPIR →CU;AdIR →MAR;RD;MM→MDR;MDR→X;ADD;ALU→ACC;ACC→MDR;WR假设主存容量256M*32位;在指令字长、存储字长、机器字长相等的条件下;ACC、X、IR、MDR 寄存器均为32位;PC和MAR寄存器均为28位..10. 指令和数据都存于存储器中;计算机如何区分它们解:计算机区分指令和数据有以下2种方法:●通过不同的时间段来区分指令和数据;即在取指令阶段或取指微程序取出的为指令;在执行指令阶段或相应微程序取出的即为数据..●通过地址来源区分;由PC提供存储单元地址的取出的是指令;由指令地址码部分提供存储单元地址的取出的是操作数..第2章计算机的发展及应用1. 通常计算机的更新换代以什么为依据答:P22主要以组成计算机基本电路的元器件为依据;如电子管、晶体管、集成电路等..2. 举例说明专用计算机和通用计算机的区别..答:按照计算机的效率、速度、价格和运行的经济性和实用性可以将计算机划分为通用计算机和专用计算机..通用计算机适应性强;但牺牲了效率、速度和经济性;而专用计算机是最有效、最经济和最快的计算机;但适应性很差..例如个人电脑和计算器..3. 什么是摩尔定律该定律是否永远生效为什么答:P23;否;P36第3章系统总线1. 什么是总线总线传输有何特点为了减轻总线负载;总线上的部件应具备什么特点答:P41.总线是多个部件共享的传输部件..总线传输的特点是:某一时刻只能有一路信息在总线上传输;即分时使用..为了减轻总线负载;总线上的部件应通过三态驱动缓冲电路与总线连通..4. 为什么要设置总线判优控制常见的集中式总线控制有几种各有何特点哪种方式响应时间最快哪种方式对电路故障最敏感答:总线判优控制解决多个部件同时申请总线时的使用权分配问题;常见的集中式总线控制有三种:链式查询、计数器定时查询、独立请求;特点:链式查询方式连线简单;易于扩充;对电路故障最敏感;计数器定时查询方式优先级设置较灵活;对故障不敏感;连线及控制过程较复杂;独立请求方式速度最快;但硬件器件用量大;连线多;成本较高..5. 解释下列概念:总线宽度、总线带宽、总线复用、总线的主设备或主模块、总线的从设备或从模块、总线的传输周期和总线的通信控制..答:P46..总线宽度:通常指数据总线的根数;总线带宽:总线的数据传输率;指单位时间内总线上传输数据的位数;总线复用:指同一条信号线可以分时传输不同的信号..总线的主设备主模块:指一次总线传输期间;拥有总线控制权的设备模块;总线的从设备从模块:指一次总线传输期间;配合主设备完成数据传输的设备模块;它只能被动接受主设备发来的命令;总线的传输周期:指总线完成一次完整而可靠的传输所需时间;总线的通信控制:指总线传送过程中双方的时间配合方式..6. 试比较同步通信和异步通信..答:同步通信:指由统一时钟控制的通信;控制方式简单;灵活性差;当系统中各部件工作速度差异较大时;总线工作效率明显下降..适合于速度差别不大的场合..异步通信:指没有统一时钟控制的通信;部件间采用应答方式进行联系;控制方式较同步复杂;灵活性高;当系统中各部件工作速度差异较大时;有利于提高总线工作效率..8. 为什么说半同步通信同时保留了同步通信和异步通信的特点答:半同步通信既能像同步通信那样由统一时钟控制;又能像异步通信那样允许传输时间不一致;因此工作效率介于两者之间..10. 为什么要设置总线标准你知道目前流行的总线标准有哪些什么叫plug and play 哪些总线有这一特点答:总线标准的设置主要解决不同厂家各类模块化产品的兼容问题;目前流行的总线标准有:ISA、EISA、PCI等;plug and play:即插即用;EISA、PCI等具有此功能..11. 画一个具有双向传输功能的总线逻辑图..答:在总线的两端分别配置三态门;就可以使总线具有双向传输功能..12. 设数据总线上接有A、B、C、D四个寄存器;要求选用合适的74系列芯片;完成下列逻辑设计:1 设计一个电路;在同一时间实现D→A、D→B和D→C寄存器间的传送;2 设计一个电路;实现下列操作:T0时刻完成D→总线;T1时刻完成总线→A;T2时刻完成A→总线;T3时刻完成总线→B..解:1由T打开三态门将 D寄存器中的内容送至总线bus;由cp脉冲同时将总线上的数据打入到A、B、C寄存器中.. T和cp的时间关系如图1所示..图12三态门1受T0+T1控制;以确保T0时刻D→总线;以及T1时刻总线→接收门1→A..三态门2受T2+T3控制;以确保T2时刻A→总线;以及T3时刻总线→接收门2→B..T0、T1、T2、T3波形图如图2所示..图2第四章3. 存储器的层次结构主要体现在什么地方为什么要分这些层次计算机如何管理这些层次答:存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上..Cache-主存层次在存储系统中主要对CPU访存起加速作用;即从整体运行的效果分析;CPU访存速度加快;接近于Cache的速度;而寻址空间和位价却接近于主存..主存-辅存层次在存储系统中主要起扩容作用;即从程序员的角度看;他所使用的存储器其容量和位价接近于辅存;而速度接近于主存..综合上述两个存储层次的作用;从整个存储系统来看;就达到了速度快、容量大、位价低的优化效果..主存与CACHE之间的信息调度功能全部由硬件自动完成..而主存与辅存层次的调度目前广泛采用虚拟存储技术实现;即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器;程序员可使用这个比主存实际空间物理地址空间大得多的虚拟地址空间逻辑地址空间编程;当程序运行时;再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换..因此;这两个层次上的调度或转换操作对于程序员来说都是透明的..4. 说明存取周期和存取时间的区别..解:存取周期和存取时间的主要区别是:存取时间仅为完成一次操作的时间;而存取周期不仅包含操作时间;还包含操作后线路的恢复时间..即:存取周期 = 存取时间 + 恢复时间5. 什么是存储器的带宽若存储器的数据总线宽度为32位;存取周期为200ns;则存储器的带宽是多少解:存储器的带宽指单位时间内从存储器进出信息的最大数量..存储器带宽 = 1/200ns ×32位 = 160M位/秒 = 20MB/秒 = 5M字/秒注意:字长32位;不是16位..注:1ns=10-9s6. 某机字长为32位;其存储容量是64KB;按字编址它的寻址范围是多少若主存以字节编址;试画出主存字地址和字节地址的分配情况..解:存储容量是64KB时;按字节编址的寻址范围就是64K;如按字编址;其寻址范围为:64K / 32/8= 16K主存字地址和字节地址的分配情况:略..7. 一个容量为16K×32位的存储器;其地址线和数据线的总和是多少当选用下列不同规格的存储芯片时;各需要多少片1K×4位;2K×8位;4K×4位;16K×1位;4K×8位;8K×8位解:地址线和数据线的总和 = 14 + 32 = 46根;选择不同的芯片时;各需要的片数为:1K×4:16K×32 / 1K×4 = 16×8 = 128片2K×8:16K×32 / 2K×8 = 8×4 = 32片4K×4:16K×32/ 4K×4 = 4×8 = 32片16K×1:16K×32/ 16K×1 = 1×32 = 32片4K×8:16K×32/ 4K×8 = 4×4 = 16片8K×8:16K×32 / 8K×8 = 2×4 = 8片8. 试比较静态RAM和动态RAM..答:略..参看课件9. 什么叫刷新为什么要刷新说明刷新有几种方法..解:刷新:对DRAM定期进行的全部重写过程;刷新原因:因电容泄漏而引起的DRAM所存信息的衰减需要及时补充;因此安排了定期刷新操作;常用的刷新方法有三种:集中式、分散式、异步式..集中式:在最大刷新间隔时间内;集中安排一段时间进行刷新;存在CPU访存死时间..分散式:在每个读/写周期之后插入一个刷新周期;无CPU访存死时间..异步式:是集中式和分散式的折衷..10. 半导体存储器芯片的译码驱动方式有几种解:半导体存储器芯片的译码驱动方式有两种:线选法和重合法..线选法:地址译码信号只选中同一个字的所有位;结构简单;费器材;重合法:地址分行、列两部分译码;行、列译码线的交叉点即为所选单元..这种方法通过行、列译码信号的重合来选址;也称矩阵译码..可大大节省器材用量;是最常用的译码驱动方式.. 11. 一个8K×8位的动态RAM芯片;其内部结构排列成256×256形式;存取周期为0.1μs..试问采用集中刷新、分散刷新和异步刷新三种方式的刷新间隔各为多少解:采用分散刷新方式刷新间隔为:2ms;其中刷新死时间为:256×0.1μs=25.6μs 采用分散刷新方式刷新间隔为:256×0.1μs+×0.1μs=51.2μs采用异步刷新方式刷新间隔为:2ms12. 画出用1024×4位的存储芯片组成一个容量为64K×8位的存储器逻辑框图..要求将64K分成4个页面;每个页面分16组;指出共需多少片存储芯片..解:设采用SRAM芯片;则:总片数= 64K×8位/ 1024×4位= 64×2 = 128片题意分析:本题设计的存储器结构上分为总体、页面、组三级;因此画图时也应分三级画..首先应确定各级的容量:页面容量 = 总容量 / 页面数= 64K×8 / 4 = 16K×8位;4片16K×8字串联成64K×8位组容量 = 页面容量 / 组数 = 16K×8位/ 16 = 1K×8位;16片1K×8位字串联成16K×8位组内片数 = 组容量 / 片容量= 1K×8位/ 1K×4位 = 2片;两片1K×4位芯片位并联成1K×8位存储器逻辑框图:略..13. 设有一个64K×8位的RAM芯片;试问该芯片共有多少个基本单元电路简称存储基元欲设计一种具有上述同样多存储基元的芯片;要求对芯片字长的选择应满足地址线和数据线的总和为最小;试确定这种芯片的地址线和数据线;并说明有几种解答..解:存储基元总数= 64K×8位 = 512K位 = 219位;思路:如要满足地址线和数据线总和最小;应尽量把存储元安排在字向;因为地址位数和字数成2的幂的关系;可较好地压缩线数..解:设地址线根数为a;数据线根数为b;则片容量为:2a×b = 219;b = 219-a;若a = 19;b = 1;总和 = 19+1 = 20;a = 18;b = 2;总和 = 18+2 = 20;a = 17;b = 4;总和 = 17+4 = 21;a = 16;b = 8;总和 = 16+8 = 24;…… ……由上可看出:片字数越少;片字长越长;引脚数越多..片字数减1、片位数均按2的幂变化..结论:如果满足地址线和数据线的总和为最小;这种芯片的引脚分配方案有两种:地址线 =19根;数据线 = 1根;或地址线 = 18根;数据线 = 2根..14. 某8位微型机地址码为18位;若使用4K×4位的RAM芯片组成模块板结构的存储器;试问:1该机所允许的最大主存空间是多少2若每个模块板为32K×8位;共需几个模块板3每个模块板内共有几片RAM芯片4共有多少片RAM5CPU如何选择各模块板解:1该机所允许的最大主存空间是:218× 8位= 256K×8位 = 256KB2模块板总数= 256K×8 / 32K×8 = 8块3板内片数= 32K×8位/ 4K×4位= 8×2 = 16片4总片数 = 16片×8 = 128片5CPU通过最高3位地址译码输出选择模板;次高3位地址译码输出选择芯片..地址格式分配如下:15. 设CPU共有16根地址线;8根数据线;并用MREQ低电平有效作访存控制信号;WR作读/写命令信号高电平为读;低电平为写..现有下列存储芯片:ROM2K×8位;4K×4位;8K×8位;RAM1K×4位;2K×8位;4K×8位;及74138译码器和其他门电路门电路自定..试从上述规格中选用合适芯片;画出CPU和存储芯片的连接图..要求:1最小4K地址为系统程序区;4096~16383地址范围为用户程序区;2指出选用的存储芯片类型及数量;3详细画出片选逻辑..解:1地址空间分配图:系统程序区ROM共4KB:0000H-0FFFH用户程序区RAM共12KB:1000H-FFFFH2选片:ROM:选择4K×4位芯片2片;位并联RAM:选择4K×8位芯片3片;字串联RAM1地址范围为:1000H-1FFFH;RAM2地址范围为2000H-2FFFH; RAM3地址范围为:3000H-3FFFH3各芯片二进制地址分配如下:CPU和存储器连接逻辑图及片选逻辑如下图3所示:图316. CPU假设同上题;现有8片8K×8位的RAM芯片与CPU相连;试回答:1用74138译码器画出CPU与存储芯片的连接图;2写出每片RAM的地址范围;3如果运行时发现不论往哪片RAM写入数据后;以A000H为起始地址的存储芯片都有与其相同的数据;分析故障原因..4根据1的连接图;若出现地址线A13与CPU断线;并搭接到高电平上;将出现什么后果解:1CPU与存储器芯片连接逻辑图:2地址空间分配图:RAM0:0000H-1FFFHRAM1:2000H-3FFFHRAM2:4000H-5FFFHRAM3:6000H-7FFFHRAM4:8000H-9FFFHRAM5:A000H-BFFFHRAM6:C000H-DFFFHRAM7:E000H-FFFFH3如果运行时发现不论往哪片RAM写入数据后;以A000H为起始地址的存储芯片RAM5都有与其相同的数据;则根本的故障原因为:该存储芯片的片选输入端很可能总是处于低电平..假设芯片与译码器本身都是好的;可能的情况有:1该片的-CS端与-WE端错连或短路;2该片的-CS端与CPU的-MREQ端错连或短路;3该片的-CS端与地线错连或短路..4如果地址线A13与CPU断线;并搭接到高电平上;将会出现A13恒为“1”的情况..此时存储器只能寻址A13=1的地址空间奇数片;A13=0的另一半地址空间偶数片将永远访问不到..若对A13=0的地址空间偶数片进行访问;只能错误地访问到A13=1的对应空间奇数片中去..17. 写出1100、1101、1110、1111对应的汉明码..解:有效信息均为n=4位;假设有效信息用b4b3b2b1表示校验位位数k=3位;2k>=n+k+1设校验位分别为c1、c2、c3;则汉明码共4+3=7位;即:c1c2b4c3b3b2b1校验位在汉明码中分别处于第1、2、4位c1=b4⊕b3⊕b1c2=b4⊕b2⊕b1c3=b3⊕b2⊕b1当有效信息为1100时;c3c2c1=011;汉明码为1110100..当有效信息为1101时;c3c2c1=100;汉明码为0011101..当有效信息为1110时;c3c2c1=101;汉明码为1011110..当有效信息为1111时;c3c2c1=010;汉明码为0110111..18. 已知收到的汉明码按配偶原则配置为1100100、1100111、1100000、1100001;检查上述代码是否出错第几位出错解:假设接收到的汉明码为:c1’c2’b4’c3’b3’b2’b1’纠错过程如下:P1=c1’⊕b4’⊕b3’⊕b1’P2=c2’⊕b4’⊕b2’⊕b1’P3=c3’⊕b3’⊕b2’⊕b1’如果收到的汉明码为1100100;则p3p2p1=011;说明代码有错;第3位b4’出错;有效信息为:1100如果收到的汉明码为1100111;则p3p2p1=111;说明代码有错;第7位b1’出错;有效信息为:0110如果收到的汉明码为1100000;则p3p2p1=110;说明代码有错;第6位b2’出错;有效信息为:0010如果收到的汉明码为1100001;则p3p2p1=001;说明代码有错;第1位c1’出错;有效信息为:000122. 某机字长16位;常规的存储空间为64K字;若想不改用其他高速的存储芯片;而使访存速度提高到8倍;可采取什么措施画图说明..解:若想不改用高速存储芯片;而使访存速度提高到8倍;可采取八体交叉存取技术;8体交叉访问时序如下图:18. 什么是“程序访问的局部性” 存储系统中哪一级采用了程序访问的局部性原理解:程序运行的局部性原理指:在一小段时间内;最近被访问过的程序和数据很可能再次被访问;在空间上;这些被访问的程序和数据往往集中在一小片存储区;在访问顺序上;指令顺序执行比转移执行的可能性大大约 5:1 ..存储系统中Cache—主存层次采用了程序访问的局部性原理..25. Cache做在CPU芯片内有什么好处将指令Cache和数据Cache分开又有什么好处答:Cache做在CPU芯片内主要有下面几个好处:1可提高外部总线的利用率..因为Cache在CPU芯片内;CPU访问Cache时不必占用外部总线..2Cache不占用外部总线就意味着外部总线可更多地支持I/O设备与主存的信息传输;增强了系统的整体效率..3可提高存取速度..因为Cache与CPU之间的数据通路大大缩短;故存取速度得以提高..将指令Cache和数据Cache分开有如下好处:1可支持超前控制和流水线控制;有利于这类控制方式下指令预取操作的完成..2指令Cache可用ROM实现;以提高指令存取的可靠性..3数据Cache对不同数据类型的支持更为灵活;既可支持整数例32位;也可支持浮点数据如64位..补充:Cache结构改进的第三个措施是分级实现;如二级缓存结构;即在片内CacheL1和主存之间再设一个片外CacheL2;片外缓存既可以弥补片内缓存容量不够大的缺点;又可在主存与片内缓存间起到平滑速度差的作用;加速片内缓存的调入调出速度..30. 一个组相连映射的CACHE由64块组成;每组内包含4块..主存包含4096块;每块由128字组成;访存地址为字地址..试问主存和高速存储器的地址各为几位画出主存地址格式..解:cache组数:64/4=16 ;Cache容量为:64*128=213字;cache地址13位主存共分4096/16=256区;每区16块主存容量为:4096*128=219字;主存地址19位;地址格式如下:第六章12. 设浮点数格式为:阶码5位含1位阶符;尾数11位含1位数符..写出51/128、-27/1024所对应的机器数..要求如下:1阶码和尾数均为原码..2阶码和尾数均为补码..3阶码为移码;尾数为补码..解:据题意画出该浮点数的格式:将十进制数转换为二进制:x1= 51/128= 0.0110011B= 2 * 0.110 011Bx2= -27/1024= -0.0000011011B = 2-5*-0.11011B 则以上各数的浮点规格化数为:1x1浮=1;0001;0.110 011 000 0x2浮=1;0101;1.110 110 000 02x1浮=1;1111;0.110 011 000 0x2浮=1;1011;1.001 010 000 03x1浮=0;1111;0.110 011 000 0x2浮=0;1011;1.001 010 000 016.设机器数字长为16位;写出下列各种情况下它能表示的数的范围..设机器数采用一位符号位;答案均用十进制表示..1无符号数;2原码表示的定点小数..3补码表示的定点小数..4补码表示的定点整数..5原码表示的定点整数..6浮点数的格式为:阶码6位含1位阶符;尾数10位含1位数符..分别写出其正数和负数的表示范围..7浮点数格式同6;机器数采用补码规格化形式;分别写出其对应的正数和负数的真值范围..解:1无符号整数:0 —— 216 - 1;即:0—— 65535;无符号小数:0 —— 1 - 2-16 ;即:0 —— 0.99998;2原码定点小数:-1 + 2-15——1 - 2-15 ;即:-0.99997 —— 0.999973补码定点小数:- 1——1 - 2-15 ;即:-1——0.999974补码定点整数:-215——215 - 1 ;即:-32768——327675原码定点整数:-215 + 1——215 - 1;即:-32767——327676据题意画出该浮点数格式;当阶码和尾数均采用原码;非规格化数表示时:最大负数= 1;11 111;1.000 000 001 ;即 -2-9 2-31最小负数= 0;11 111;1.111 111 111;即 -1-2-9 231则负数表示范围为:-1-2-9 231 —— -2-9 2-31最大正数= 0;11 111;0.111 111 111;即 1-2-9 231最小正数= 1;11 111;0.000 000 001;即 2-9 2-31则正数表示范围为:2-9 2-31 ——1-2-9 2317当机器数采用补码规格化形式时;若不考虑隐藏位;则最大负数=1;00 000;1.011 111 111;即 -2-1 2-32最小负数=0;11 111;1.000 000 000;即 -1 231则负数表示范围为:-1 231 —— -2-1 2-32最大正数=0;11 111;0.111 111 111;即 1-2-9 231最小正数=1;00 000;0.100 000 000;即 2-1 2-32则正数表示范围为:2-1 2-32 ——1-2-9 23117.设机器数字长为8位包括一位符号位;对下列各机器数进行算术左移一位、两位;算术右移一位、两位;讨论结果是否正确..x1原=0.001 1010;y1补=0.101 0100;z1反=1.010 1111;x2原=1.110 1000;y2补=1.110 1000;z2反=1.110 1000;x3原=1.001 1001;y3补=1.001 1001;z3反=1.001 1001..解:算术左移一位:x1原=0.011 0100;正确x2原=1.101 0000;溢出丢1出错x3原=1.011 0010;正确y1补=0.010 1000;溢出丢1出错y2补=1.101 0000;正确y3补=1.011 0010;溢出丢0出错z1反=1.101 1111;溢出丢0出错z2反=1.101 0001;正确z3反=1.011 0011;溢出丢0出错算术左移两位:x1原=0.110 1000;正确x2原=1.010 0000;溢出丢11出错x3原=1.110 0100;正确y1补=0.101 0000;溢出丢10出错y2补=1.010 0000;正确y3补=1.110 0100;溢出丢00出错z1反=1.011 1111;溢出丢01出错z2反=1.010 0011;正确z3反=1.110 0111;溢出丢00出错算术右移一位:x1原=0.000 1101;正确x2原=1.011 0100;正确x3原=1.000 11001;丢1;产生误差y1补=0.010 1010;正确y2补=1.111 0100;正确y3补=1.100 11001;丢1;产生误差z1反=1.101 0111;正确z2反=1.111 01000;丢0;产生误差z3反=1.100 1100;正确算术右移两位:x1原=0.000 011010;产生误差x2原=1.001 1010;正确x3原=1.000 011001;产生误差y1补=0.001 0101;正确y2补=1.111 1010;正确y3补=1.110 011001;产生误差z1反=1.110 1011;正确z2反=1.111 101000;产生误差z3反=1.110 011001;产生误差19. 设机器数字长为8位含1位符号位;用补码运算规则计算下列各题.. 1A=9/64; B=-13/32;求A+B..2A=19/32;B=-17/128;求A-B..3A=-3/16;B=9/32;求A+B..4A=-87;B=53;求A-B..5A=115;B=-24;求A+B..解:1A=9/64= 0.001 0010B; B= -13/32= -0.011 0100BA补=0.001 0010; B补=1.100 1100A+B补= 0.0010010 + 1.1001100 = 1.1011110 ——无溢出A+B= -0.010 0010B = -17/642A=19/32= 0.100 1100B; B= -17/128= -0.001 0001BA补=0.100 1100; B补=1.110 1111 ; -B补=0.001 0001 A-B补= 0.1001100 + 0.0010001= 0.1011101 ——无溢出A-B= 0.101 1101B = 93/128B3A= -3/16= -0.001 1000B; B=9/32= 0.010 0100BA补=1.110 1000; B补= 0.010 0100A+B补= 1.1101000 + 0.0100100 = 0.0001100 ——无溢出A+B= 0.000 1100B = 3/324 A= -87= -101 0111B; B=53=110 101BA补=1 010 1001; B补=0 011 0101; -B补=1 100 1011 A-B补= 1 0101001 + 1 1001011 = 0 1110100 ——溢出5A=115= 111 0011B; B= -24= -11 000BA补=0 1110011; B补=1;110 1000A+B补= 0 1110011 + 1 1101000 = 0 1011011——无溢出A+B= 101 1011B = 9126.按机器补码浮点运算步骤;计算x±y补.1x=2-011× 0.101 100;y=2-010×-0.011 100;2x=2-011×-0.100 010;y=2-010×-0.011 111;3x=2101×-0.100 101;y=2100×-0.001 111..解:先将x、y转换成机器数形式:1x=2-011× 0.101 100;y=2-010×-0.011 100x补=1;101;0.101 100; y补=1;110;1.100 100Ex补=1;101; y补=1;110; Mx补=0.101 100; My补=1.100 100 1对阶:E补=Ex补+-Ey补 = 11;101+ 00;010=11;111 < 0;应Ex向Ey对齐;则:Ex补+1=11;101+00;001=11;110 = Ey补x补=1;110;0.010 1102尾数运算:Mx补+My补= 0.010 110 + 11.100 100=11.111010Mx补+-My补=0.010 110 + 00.011100= 00.110 0103结果规格化:x+y补=11;110;11.111 010 = 11;011;11.010 000 尾数左规3次;阶码减3 x-y补=11;110;00.110 010; 已是规格化数..4舍入:无5溢出:无则:x+y=2-101×-0.110 000x-y =2-010×0.110 0102x=2-011×-0.100010;y=2-010×-0.011111x补=1;101;1.011 110; y补=1;110;1.100 0011)对阶:过程同1的1;则x补=1;110;1.101 1112尾数运算:Mx补+My补= 11.101111 + 11. 100001 = 11.010000Mx补+-My补= 11.101111 + 00.011111 = 00.0011103结果规格化:x+y补=11;110;11.010 000;已是规格化数x-y补=11;110;00.001 110 =11;100;00.111000 尾数左规2次;阶码减24舍入:无5溢出:无则:x+y=2-010×-0.110 000x-y =2-100×0.111 0003x=2101×-0.100 101;y=2100×-0.001 111x补=0;101;1.011 011; y补=0;100;1.110 0011对阶:E补=00;101+11;100=00;001 >0;应Ey向Ex对齐;则:Ey补+1=00;100+00;001=00;101=Ex补y补=0;101;1.111 00012尾数运算:Mx补+My补= 11.011011+ 11.1110001= 11.0100111Mx补+-My补= 11.011011+ 00.0001111= 11.10001012)结果规格化:x+y补=00;101;11.010 0111;已是规格化数x-y补=00;101;11.100 0101=00;100;11.000 101 尾数左规1次;阶码减14舍入:x+y补=00;101;11.010 011舍x-y补不变5溢出:无则:x+y=2101×-0.101 101x-y =2100×-0.111 01132. 设机器字长为16位;分别按4、4、4、4和5、5、3、3分组后;1画出按两种分组方案的单重分组并行进位链框图;并比较哪种方案运算速度快..2画出按两种分组方案的双重分组并行进位链框图;并对这两种方案进行比较..3用74181和74182画出单重和双重分组的并行进位链框图..解:14—4—4—4分组的16位单重分组并行进位链框图见教材286页图6.22..5—5—3—3分组的16位单重分组并行进位链框图如下:24—4—4—4分组的16位双重分组并行进位链框图见教材289页图6.26..5—5—3—3分组的16位双重分组并行进位链框图如下:5—5—3—3分组的进位时间=2.5ty 3=7.5ty;4—4—4—4分组的进位时间=2.5ty 3=7.5ty;可见;两种分组方案最长加法时间相同..结论:双重分组并行进位的最长进位时间只与组数和级数有关;与组内位数无关..3单重分组16位并行加法器逻辑图如下正逻辑:注意: 174181芯片正、负逻辑的引脚表示方法;2为强调可比性;5-5-3-3分组时不考虑扇入影响;3181芯片只有最高、最低两个进位输入/输出端;组内进位无引脚;4181为4位片;无法5-5-3-3分组;只能4-4-4-4分组;5单重分组跳跃进位只用到181;使用182的一定是双重以上分组跳跃进位;6单重分组跳跃进位是并行进位和串行进位技术的结合;双重分组跳跃进位是二级并行进位技术;特别注意在位数较少时;双重分组跳跃进位可以采用全先行进位技术实现;位数较多时;可采用双重分组跳跃进位和串行进位技术结合实现..。

计算机组成原理习题及答案(第二版)_唐朔飞答案

1.什么是计算机系统、计算机硬件和计算机软件?硬件和软件哪个更重要?计算机系统——计算机硬件、软件和数据通信设备的物理或逻辑的综合体。

计算机硬件——计算机的物理实体。

计算机软件——计算机运行所需的程序及相关资料。

硬件和软件在计算机系统中相互依存,缺一不可,因此同样重要。

2.冯·诺依曼计算机的特点是什么?由运算器、控制器、存储器、输入设备、输出设备五大部件组成;·指令和数据以同一形式(二进制形式)存于存储器中;·指令由操作码、地址码两大部分组成;·指令在存储器中顺序存放,通常自动顺序取出执行;·以运算器为中心(原始冯氏机)。

3.主机——是计算机硬件的主体部分,由CPU+MM(主存或内存)组成;4.CPU——中央处理器(机),是计算机硬件的核心部件,由运算器+控制器组成;(早期的运、控不在同一芯片上)5.主存——计算机中存放正在运行的程序和数据的存储器,为计算机的主要工作存储器,可随机存取;(由存储体、各种逻辑部件及控制电路组成)6.存储单元——可存放一个机器字并具有特定存储地址的存储单位;7.存储元件——存储一位二进制信息的物理元件,是存储器中最小的存储单位,又叫存储基元或存储元,不能单独存取;8.存储字——一个存储单元所存二进制代码的逻辑单位;9.存储字长——一个存储单元所存二进制代码的位数;10.存储容量——存储器中可存二进制代码的总量;11.机器字长——CPU能同时处理的数据位数;12.指令字长——一条指令的二进制代码位数;13.C PU——Central Processing Unit,中央处理机(器)14.P C——Program Counter,程序计数器,存放当前欲执行指令的地址,并可自动计数形成下一条指令地址的计数器;15.I R——Instruction Register,指令寄存器,存放当前正在执行的指令的寄存器;16.C U——Control Unit,控制单元(部件),控制器中产生微操作命令序列的部件,为控制器的核心部件;17.A LU——Arithmetic Logic Unit,算术逻辑运算单元,运算器中完成算术逻辑运算的逻辑部件;18.A CC——Accumulator,累加器,运算器中运算前存放操作数、运算后存放运算结果的寄存器;19.M Q——Multiplier-Quotient Register,乘商寄存器,乘法运算时存放乘数、除法时存放商的寄存器。

计算机组成原理(第二版)唐朔飞----各章节习题及标准答案

第一章练习习题(一)2017-04-24马辉安阳师院mh1、通常划分计算机发展时代是以()为标准的。

A、所用的电子元器件B、运算速度C、计算机结构 D、所用语言2、微型计算机的发展以()技术为标志。

A、操作系统B、微处理器C、磁盘D、软件3、电子计算机技术发展至今,其运行仍遵循一位科学家提出的基本原理,他是()。

A、牛顿B、爱因斯坦C、爱迪生D、冯诺依曼4、以下说法中,正确的是()。

A、控制器能理解并执行所有指令及存储结果B、一台计算机包括输入、输出、控制、存储及算术逻辑运算五个单元C、所有的数据运算都在CPU的控制器中完成D、都不对5、电子计算机发展的四代中所用的主要元器件分别是()A、电子管、晶体管、中小规模集成电路、激光器件B、晶体管、中小规模集成电路、激光器件、光介质C、电子管、晶体管、中小规模集成电路、大规模集成电路D、电子管、数码管、中小规模集成电路、激光器件6、下列选项中不是冯诺依曼机器的最根本特征的是()。

A、以运算器为中心B、指令并行执行C、存储器按地址访问D、数据以二进制编码,用二进制运算7、在CPU的组成中不包括()A、运算器B、存储器C、控制器D、寄存器8、存储字是指()A、存放在一个存储单元中的二进制代码组合B、存放在一个存储单元中的二进制代码位数C、存储单元的个数D、机器指令的位数9、存储字长是指()选项同上题10、计算机中数据处理中心是()A、主机B、运算器C、控制器D、I/O系统11、以下说法错误的是()A、硬盘是外部设备B、软件的功能与硬件的功能在逻辑上是等效的C、硬件实现的功能一般比软件实现具有较高的执行速度D、软件的功能不能由硬件替换12、32位微机是指该计算机所用的CPU()A、具有32个寄存器B、能同时处理32位的二进制数C、能处理32个字符D、运算的结果最大为2的32次方13、下列选项中,描述浮点数操作速度的指标是()A、MIPS B、CPIC、IPC D、MFLOPS14、当前设计高性能计算机的重要技术途径是()A、提高CPU主频B、采用非冯诺依曼结构C、扩大主存容量D、采用并行处理技术答案:1、A 2、B 3、D4、B 5、C6、B 7、B 8、A 9、B 10、B 11、D 12、B 13、D 14、D第三章练习习题(一)2017-05-04马辉安阳师院mh1、连接计算机与计算机之间的总线属于()总线A、片内B、系统C、通信D、都不对2、挂接在总线上的多个部件()A、只能分时向总线发送数据,并只能分时从总线上接收数据B、只能分时向总线发送数据,但可同时从总线接收数据C、可同时向总线发送数据,并同时从总线接收数据D、可同时向总线发送数据,但只能分时从总线接收数据3、在总线上,同一时刻()A、只能有一个主设备控制总线传输操作B、只能有一个从设备控制总线传输操作C、只能有一个主设备和一个从设备控制总线传输操作D、可以有多个主设备控制总线传输操作4、总线是计算机各部件交换信息的公共通路,当使用总线传送数据时在每一时刻在总线上传送()A、多个部件发送给多个部件的信息B、多个部件发送给一个部件的信息C、一个部件发送给一个部件的多组信息。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

总线的主设备(主模块) 总线的主设备(主模块)— —指一次总线传输期间,拥有总线 指一次总线传输期间, 指一次总线传输期间 控制权的设备 模块); 的设备( 控制权的设备(模块); 总线的从设备(从模块) 总线的从设备(从模块)— —指一次总线传输期间,配合主设 指一次总线传输期间, 指一次总线传输期间 配合主设 备完成传输的设备(模块), ),它只 备完成传输的设备(模块),它只 被动接受主设备发来的命令 主设备发来的命令; 能被动接受主设备发来的命令; 总线的传输周期——总线完 总线的传输周期 总线完 一次完整而可靠的传输所需时间 所需时间; 成一次完整而可靠的传输所需时间; 总线的通信控制——指总线 总线的通信控制 指总线 传送过程中双方的时间配合方式 时间配合方式。 传送过程中双方的时间配合方式。
5. 解释概念:总线宽度、总线带宽、总线 解释概念:总线宽度、总线带宽、 复用、总线的主设备(或主模块)、 )、总线的从 复用、总线的主设备(或主模块)、总线的从 设备(或从模块)、总线的传输周期、 )、总线的传输周期 设备(或从模块)、总线的传输周期、总线的 通信控制。 通信控制。 解: 总线宽度——指数据总线的位(根)数, 指数据总线的位( 总线宽度 指数据总线的位 作单位。 用bit(位)作单位。 ( 总线带宽——指总线在单位时间内可以传 总线带宽 指总线在单位时间内可以传 输的数据总量,相当于总线的数据传输率, 输的数据总量,相当于总线的数据传输率,等 于总线工作频率与总线宽度(字节数)的乘积。 于总线工作频率与总线宽度(字节数)的乘积。 总线复用——指两种不同性质且不同时出 总线复用 指两种不同性质且不同时出 现的信号分时使用同一组总线, 现的信号分时使用同一组总线,称为总线的 多路分时复用” “多路分时复用”。
存储字长——一个存储单元所存二 一个存储单元所存二 存储字长 一个存储单元所存 进制代码的位数; 进制代码的位数; 存储容量——存储器中可存二进制 存储容量 存储器中可存二进制 代码的总量;(通常主 总量;(通常主、 代码的总量;(通常主、辅存容量分开 描述) 描述) 机器字长——CPU能同时处理的数 机器字长 能同时处理的数 据位数; 据位数; 指令字长——一条指令的二进制代 一条指令的二进制代 指令字长 一条指令的 位数; 码位数;
主存——计算机中存放正在运行的程序 计算机中存放 主存 和数据的存储器, 和数据的存储器,为计算机的主要工作存储 可随机存取; 由存储体、 器,可随机存取;(由存储体、各种逻辑部件
及控制电路组成) 及控制电路组成)
存储单元——可存放一个机器字并具有 可存放一个机器字并 存储单元 特定存储地址的存储单位; 的存储单位; 存储元件——存储一位二进制信息的物 存储一位二进制信息的物 存储元件 存储一位二进制信息 理元件, 的存储单位, 理元件,是存储器中最小的存储单位,又叫 存储基元或存储元,不能单独存取; 存储基元或存储元, 存储字——一个存储单元所存二进制代 存储字 一个存储单元所存二进制代 码的逻辑单位;
4. 为什么要设置总线判优控制?常见的 为什么要设置总线判优控制 总线判优控制? 集中式总线控制有几种 各有何特点 几种? 特点? 集中式总线控制有几种?各有何特点?哪种 方式响应时间最快 哪种方式对电路故障最 最快? 方式响应时间最快?哪种方式对电路故障最 敏感? 敏感? 解:总线判优控制解决多个部件同时申 总线判优控制解决多个部件同时申 请总线时的使用权分配问题; 请总线时的使用权分配问题; 常见的集中式总线控制有三种 三种: 常见的集中式总线控制有三种: 链式查询、计数器查询、独立请求; 链式查询、计数器查询、独立请求; 特点:链式查询方式连线简单, 特点:链式查询方式连线简单,易于扩 对电路故障最敏感;计数器查询方式优 充,对电路故障最敏感;计数器查询方式优 先级设置较灵活,对故障不敏感,连线及控 先级设置较灵活,对故障不敏感, 制过程较复杂;独立请求方式判优速度最快 判优速度最快, 制过程较复杂;独立请求方式判优速度最快, 但硬件器件用量大,连线多,成本较高。 但硬件器件用量大,连线多,成本较高。
7. 解释概念: 解释概念: 主机、 主机、CPU、主存、存储单元、存储元件、存储 、主存、存储单元、存储元件、 基元、存储元、存储字、存储字长、存储容量、 基元、存储元、存储字、存储字长、存储容量、 机器字长、指令字长。 机器字长、指令字长。 解: 主机——是计算机硬件的主体部分,由 是计算机硬件的主体部分, 主机 是计算机硬件的主体部分 CPU+MM(主存或内存)组成; (主存或内存)组成; CPU——中央处理器(机),是计算机硬件 中央处理器( 核心部件 由运算器+控制器组成;( 部件, 控制器组成;(早期的 的核心部件,由运算器 控制器组成;(早期的 控不在同一芯片上) 运、控不在同一芯片上) 讲评:一种不确切的答法: 讲评:一种不确切的答法: CPU与MM合称主机; 合称主机; 主机 运算器与控制器合称CPU。 运算器与控制器合称 这类概念应从性质和结构 性质和结构两个角度共同解释 这类概念应从性质和结构两个角度共同解释 较确切。 较确切。
系统总线
第三章
1. 什么是总线?总线传输有何 什么是总线 总线? 特点?为了减轻总线的负载, 特点?为了减轻总线的负载,总线上 部件都应具备什么特点 应具备什么特点? 的部件都应具备什么特点? 总线是多个部件共享 多个部件共享的传 解:总线是多个部件共享的传 输部件; 输部件; 总线传输的特点 特点是 总线传输的特点是:某一时刻 只能有一路信息在总线上传输, 只能有一路信息在总线上传输,即分 时使用; 时使用; 为了减轻总线负载, 为了减轻总线负载,总线上的 部件应通过三态驱动缓冲电路 三态驱动缓冲电路与总线 部件应通过三态驱动缓冲电路与总线 连通。 连通。
MDR——Memory Data Register, , 存储器数据缓冲寄存器,主存中用来存放 存放从 存储器数据缓冲寄存器,主存中用来存放从 某单元读出 读出、 写入某存储单元 某存储单元数据的寄存 某单元读出、或写入某存储单元数据的寄存 器; I/O——Input/Output equipment,输 , 输出设备, 入/输出设备,为输入设备和输出设备的总称, 输出设备 为输入设备和输出设备的总称, 用于计算机内部和外界信息的转换与传送 内部和外界信息的转换与传送; 用于计算机内部和外界信息的转换与传送; MIPS——Million Instruction Per Second,每秒执行百万条指令数,为计算机 ,每秒执行百万条指令数, 运算速度指标的一种计量单位 计量单位; 运算速度指标的一种计量单位;
MQ——Multiplier-Quotient Register,乘商寄存器,乘法运算时存放 ,乘商寄存器,乘法运算时存放 乘数、除法时存放商的寄存器。 存放商的寄存器 乘数、除法时存放商的寄存器。 X——此字母没有专指的缩写含义, 此字母没有专指的缩写含义, 此字母没有专指的缩写含义 可以用作任一部件名,在此表示操作数寄 可以用作任一部件名,在此表示操作数寄 存器,即运算器中工作寄存器之一, 存器,即运算器中工作寄存器之一,用来 存放操作数; 存放操作数; MAR——Memory Address Register,存储器地址寄存器,内存中用 ,存储器地址寄存器, 存放欲访问存储单元地址的寄存器 的寄存器; 来存放欲访问存储单元地址的寄存器;
11. 指令和数据都存于存储器 指令和数据都存于存储器 计算机如何区分它们? 中,计算机如何区分它们? 计算机如何区分它们 计算机硬件主要通过不同 解:计算机硬件主要通过不同 的时间段来区分指令和数据 来区分指令和数据, 的时间段来区分指令和数据,即: 取指周期(或取指微程序) 取指周期(或取指微程序)取出的 既为指令,执行周期( 既为指令,执行周期(或相应微程 取出的既为数据。 序)取出的既为数据。 另外也可通过地址来源区分 通过地址来源区分, 另外也可通过地址来源区分, 指出的存储单元取出的是指令, 从PC指出的存储单元取出的是指令, 指出的存储单元取出的是指令 指令地址码部分提供操作数地址 部分提供操作数地址。 由指令地址码部分提供操作数地址。
IR——Instruction Register, , 指令寄存器,存放当前正在执行的指令的寄 指令寄存器,存放当前正在执行的指令的寄 存器; 存器; CU——Control Unit,控制单元(部 ,控制单元( ),控制器中产生微操作命令序列的部件 控制器中产生微操作命令序列的部件, 件),控制器中产生微操作命令序列的部件, 为控制器的核心部件; 为控制器的核心部件; ALU——Arithmetic Logic Unit,算 Unit, 术逻辑运算单元,运算器中完成算术逻辑运 术逻辑运算单元,运算器中完成算术逻辑运 的逻辑部件; 算的逻辑部件; ACC——Accumulator,累加器,运算 ,累加器, 器中运算前存放操作数、运算后存放运算结 器中运算前存放操作数、运算后存放运算结 的寄存器; 果的寄存器;
计算机系统概论
第 一 章
1
1. 什么是计算机系统、计算机硬件和计 什么是计算机系统、计算机硬件和计 计算机系统 硬件 算机软件 硬件和软件哪个更重要 软件? 更重要? 算机软件?硬件和软件哪个更重要? 解:P3 计算机系统——计算机硬件、软件和数 计算机硬件、 计算机系统 计算机硬件 据通信设备的物理或逻辑的综合体 综合体。 据通信设备的物理或逻辑的综合体。 计算机硬件——计算机的物理实体。 计算机硬件 计算机的物理实体。 计算机的物理实体 计算机软件——计算机运行所需的程序 计算机运行所需的程序 计算机软件 计算机运行所需的 及相关资料。 及相关资料。 硬件和软件在计算机系统中相互依存, 硬件和软件在计算机系统中相互依存, 缺一不可, 缺一不可,因此同样重要。
CPI——Cycle CPI——Cycle Per Instruction, Instruction, 执行一条指令所需时钟周期数, 执行一条指令所需时钟周期数,计 算机运算速度指标计量单位之一; 计量单位之一 算机运算速度指标计量单位之一; FLOPS——Floating Point Operation Per Second,每秒浮点 , 运算次数,计算机运算速度计量单 运算次数,计算机运算速度计量单 位之一。 之一。
相关文档
最新文档