集成电路制造工艺课件【芯片制造】
芯片制造-半导体工艺与设备教学课件完整版
1.5 半导体工业的构成
• 半导体工业包括材料供应、电路设计、芯片制造和半导体 工业设备及化学品供应五大块。
• 目前有三类企业：一种是集设计、制造、封装和市场销售 为一体的公司；另一类是做设计和销售的公司，他们是从 芯片生产厂家购买芯片；还有一种是芯片生产工厂，他们 可以为顾客生产多种类型的芯片。
第四章 芯片制造
概述： 芯片生产工艺主要有4种最基本的平面制造工艺，分别
是：薄膜制备工艺、光刻与刻蚀工艺、掺杂工艺、热处理 工艺
4.1薄膜制备
淀积
钝化层
是在晶体表面形成薄膜的
加工工艺。右图是MOS晶体管的
淀积 金属膜
剖面图，可以看出上面有钝化
层(Si3N4、Al2O3)、金属膜(Al)、氧生化长层
下卡盘
3.3 晶体外延生长技术
外延是一种采取化学反应法进行晶体生长的另一种技术。 在一定条件下，以衬底晶片作为晶体籽晶，让原子（如硅原 子）有规则地排列在单晶衬底上，形成一层具有一定导电类 型、电阻率、厚度及完整晶格结构的单晶层，由于这个新的 单晶层是在原来衬底晶面向外延伸的结果，所以称其为外延 生长，这个新生长的单晶层叫外延层。最常见的外延生长技 术为化学气相淀积（CVD）和分子束外延生长（MBE）。
封装 良品芯片
被封装 并测试
良品
3 晶圆制备
概述： 高密度和大尺寸芯片的发展需要大直径的晶圆，
最早使用的是1英寸(25mm)，而现在12英寸（300mm） 直径的晶圆已经投入生产线了。因为晶圆直径越大， 单个芯片的生产成本就越低。然而，直径越大，晶体 结构上和电学性能的一致性就越难以保证，这正是对 晶圆生产的一个挑战。
• 外延生长的基本原理
氢还原四氯化硅外延生长原理示意图
《半导体集成电路》课件
这是一份关于半导体集成电路的PPT课件。通过本课件，您将了解到半导体 集成电路的定义、分类、制造工艺、发展和产业链等方面的内容。
什么是半导体集成电路？
半导体集成电路是一种将多个电子元件组合在一起的电路，利用半导体材料 的特性实现电子信号处理与控制功能的器件。
பைடு நூலகம்
半导体集成电路的分类
半导体集成电路的发展
1
从TTL到MOS
从传统的晶体管技术（TTL）发展到金属氧化物半导体技术（MOS），实现更 高的集成度和更低的功耗。
2
LSI、VLSI及以上集成度的发展
集成度逐步提高，从LSI（大规模集成电路）发展到VLSI（超大规模集成电路） 以及更高的集成度。
3
半导体集成电路的应用和前景
广泛应用于计算机、通信、消费电子、汽车等领域，并具有广阔的发展前景。
半导体集成电路是现代电子技 术进步的核心，深刻改变了人 类社会的各个方面。
发展趋势和未来展望
随着科技的发展，半导体集成 电路将继续向更高的集成度、 更低的功耗和更多的应用领域 发展。
个人对半导体集成电路 的理解和观点
半导体集成电路是现代科技的 基石，让我们能够享受到如此 丰富多样的高科技产品和服务。
半导体集成电路的制造工艺
1
P型和N型半导体的制作
通过控制材料的掺杂和热处理，制作出具有不同电子特性的P型和N型半导体材 料。
2
晶体管和二极管的制作
利用半导体材料的特性，通过掺杂和干涉等工艺制造晶体管和二极管等基本的电 子元器件。
3
集成电路的制作流程
包括光刻、薄膜沉积、刻蚀、离子注入、扩散、金属沉积等一系列工艺步骤。
半导体集成电路的产业链
清华大学 集成电路制造工艺 王水弟 课件第12章纳米时代的挑战-2
电容C与介电常数 k 的关系
对于某种给定的电解质材料，一个充满了这 种电解质的电容器的电容C与同一尺寸的真空电 容器的电容C0 之比叫做该材料的介电常量。
C k C0
C C0
（12 - 1）
kA 0 C kC0 t
其中
（12 - 2）
A： 面积（单位：平方米） k ：两板之间电介质的介 电常数 0 ：真空电容率 t ：两板之间距离
第12章 纳米时代的挑战
本章内容 12.1 摩尔定律的极限 12.2 纳米时代的设备 12.3 纳米时代的材料
12.4 纳米时代的工艺 12.5 结束语
e
12.1 摩尔定律的极限
IC发展的两个驱动力 硅圆片的尺寸从 100mm → 125mm → 150mm → 200mm → 硅片尺寸 300mm → 450mm ， 不断扩大 以提高芯片产量和降 低芯片成本，最终获 取更大的利润。
（摘自：苏州大学宁兆元，《世界科技研究与发展》2004年12月）
低 k 值电介材料
根据2004年的报导，比较有前途的低k值电介质 材料是：
● 英特尔公司的碳掺杂氧化物（CDO）
● DOW Chemical公司的旋转涂布聚合物
● Thomas West公司的多孔硅绝缘材料（k = 2.2）
● 应用材料公司的黑金钢石（一种有机和无机的混
PMOS 金属 PMOS 高k （鉿基）
nFET
STI
pFET
英特尔45nmHKMG(高k金属栅极)技术解析
据报道：氧化铪（HfO2 ）栅极介电材料(1.0nmEOT)；双 带边功函数金属栅极(TiN用于PMOS，TiAlN用于NMOS) 。 硅基板和HfO2层之间形成一个氧化硅(也可能是氧氮化硅)底部 接口层(BIL)，避免了铪带来的不利之处(阈值电压牵制和载流 子迁移率降低)。
集成电路制造技术
Fundamentals of IC Analysis and Design (3)
• MBE的不足之处在于产量低。
Fundamentals of IC Analysis and Design (3)
英国VG Semicom公司型号为V80S-Si的MBE设备关键部分照片
Fundamentals of IC Analysis and Design (3)
3.2 掩膜(Mask)的制版工艺
30m
100 m 头发丝粗细
50m
30~50m (皮肤细胞的大小)
1m 1m (晶体管的大小)
90年代生产的集成电路中晶体管大小与人 类头发丝粗细、皮肤细胞大小的比较
Fundamentals of IC Analysis and Design (3)
芯片制造过程
Fundamentals of IC Analysis and Design (3) 硅片
3.2.1 外延生长(Epitaxy)
外延生长的目的
• 半导体工艺流程中的基片是抛光过的晶圆基片,直经 在50到200mm(2-8英寸)之间,厚度约几百微米。
• 尽管有些器件和IC可以直接做在未外延的基片上,但 大多数器件和IC都做在经过外延生长的衬底上。原 因是未外延过的基片性能常常不能满足要求。外延 的目的是在衬底材料上形成具有不同的掺杂种类及 浓度,因而具有不同性能的单晶材料。
Fundamentals of IC Analysis and Design (3)
集成电路制造工艺百度文库精
从电路设计到芯片完成离不开集成电路的制备工艺, 本章主要介绍硅衬底上的CMOS 集成电路制造的工艺过程。
有些CMOS 集成电路涉及到高压MOS 器件（例如平板显示驱动芯片、智能功率CMOS 集成电路等）, 因此高低压电路的兼容性就显得十分重要, 在本章最后将重点说明高低压兼容的CMOS 工艺流程。
1.1 基本的制备工艺过程CMOS 集成电路的制备工艺是一个非常复杂而又精密的过程, 它由若干单项制备工艺组合而成。
下面将分别简要介绍这些单项制备工艺。
1.1.1 衬底材料的制备任何集成电路的制造都离不开衬底材料——单晶硅。
制备单晶硅有两种方法: 悬浮区熔法和直拉法, 这两种方法制成的单晶硅具有不同的性质和不同的集成电路用途。
1 悬浮区熔法悬浮区熔法是在20世纪50年代提出并很快被应用到晶体制备技术中。
在悬浮区熔法中, 使圆柱形硅棒固定于垂直方向, 用高频感应线圈在氩气气氛中加热, 使棒的底部和在其下部靠近的同轴固定的单晶籽晶间形成熔滴, 这两个棒朝相反方向旋转。
然后将在多晶棒与籽晶间只靠表面张力形成的熔区沿棒长逐步向上移动, 将其转换成单晶。
悬浮区熔法制备的单晶硅氧含量和杂质含量很低, 经过多次区熔提炼, 可得到低氧高阻的单晶硅。
如果把这种单晶硅放入核反应堆, 由中子嬗变掺杂法对这种单晶硅进行掺杂, 那么杂质将分布得非常均匀。
这种方法制备的单晶硅的电阻率非常高, 特别适合制作电力电子器件。
目前悬浮区熔法制备的单晶硅仅占有很小市场份额。
2 直拉法随着超大规模集成电路的不断发展, 不但要求单晶硅的尺寸不断增加, 而且要求所有的杂质浓度能得到精密控制, 而悬浮区熔法无法满足这些要求, 因此直拉法制备的单晶越来越多地被人们所采用, 目前市场上的单晶硅绝大部分采用直拉法制备得到的。
拉晶过程：首先将预处理好的多晶硅装入炉内石英坩埚中, 抽真空或通入惰性气体后进行熔硅处理。
熔硅阶段坩埚位置的调节很重要。
开始阶段, 坩埚位置很高, 待下部多晶硅熔化后, 坩埚逐渐下降至正常拉晶位置。
集成电路制造工艺
紫外光
氧化速度快，避免湿法氧化中水蒸气对器件带来的污染， 薄膜质量好，纯度高。
高压氧化
BRAND INTRODUCTION
01
把一种(几种)元素的气体共给基片，利用某种方式激活后，在衬底表面处发生化学反应，沉积所需的固体薄膜。
01
激活方式：加热、等离子体、紫外光、激光等产生高温
02
多晶硅、氮化硅、氧化物、碳化物等多种无机薄膜
2.光刻涂胶
图形对准非常重要。除初次光刻外，其它次光刻必须要与前几次光刻图形严格套准，不能偏差丝毫。 曝光将光刻掩模覆盖在涂有光刻胶的硅片上，光刻掩模相当于照相底片，一定波长的光线通过这个“底片”，使光刻胶获得与掩模图形同样的感光图形。
3. 对准曝光
4. 显影与后烘
将曝光后的片子进行显影溶去被感光的光刻胶，留下光刻胶的图形是就掩膜版的图形。 显影后的光刻胶被泡软，需要烘烤坚膜才能进行腐蚀。
用作集成电路中的隔离介质和绝缘介质。
对扩散杂质起掩蔽作用
可作为MOS器件的绝缘层，栅极氧化层
作为集成电路中的电容器介质。
SiO2 的基本性质 晶体结构： 结晶型(石英玻璃) 非晶态 半导体器件生产所用的SiO2 薄膜属于非晶态结构。 物理性质 惰性材料，在室温相当宽的范围内，性能十分稳定；电阻率非常高，热氧化的SiO2 薄膜为 10 15 欧姆·厘米， 是很好的绝缘材料，高介电常数。
集成电路中掺入杂质锑时的一种扩散方法
主要检测：掺入杂质的多少
扩散形成的PN结结深
杂质的具体分布
集成电路制备工艺
微电子技术课程ppt
集成电路生产工艺：制膜
物理气相淀积（PVD）
PVD技术有两种基本工艺：蒸镀法和溅镀法。前 者是通过把被蒸镀物质(如铝)加热，利用被蒸镀 物质在高温下(接近物质的熔点)的饱和蒸气压， 来进行薄膜沉积；后者是利用等离子体中的离子， 对被溅镀物质电极进行轰击，使气相等离子体内 具有被溅镀物质的粒子，这些粒子沉积到硅表面 形成薄膜。在集成电路中应用的许多金属或合金 材料都可通过蒸镀或溅镀的方法制造。 淀积铝 也称为金属化工艺，它是在真空设备中进行的。 在硅片的表面形成一层铝膜。
微电子技术课程ppt
集成电路生产工艺
前部工序的主要工艺
1. 图形转换：将设计在掩膜版(类似于照相底片)上 的图形转移到半导体单晶片上
2. 掺杂：根据设计的需要，将各种杂质掺杂在需
要的位置上，形成晶体管、接触等 3. 制膜：制作各种材料的薄膜
微电子技术课程ppt
集成电路生产工艺
图形转换： 光刻：接触光刻、接近光刻、投影光刻、电子束 光刻 刻蚀：干法刻蚀、湿法刻蚀 掺杂： 离子注入 退火 扩散 制膜： 氧化：干氧氧化、湿氧氧化等 CVD：APCVD、LPCVD、PECVD PVD：蒸发、溅射
炉退火 快速退火：脉冲激光法、扫描电子束、连续波激光、 非相干宽带频光源(如卤光灯、电弧灯、石墨加热器、 红外设备等)
微电子技术课程ppt
集成电路生产工艺：制膜
氧化工艺
氧化膜的生长方法，硅片放在1000C左右的氧气气氛中生长氧化层。
干氧氧化：结构致密但氧化速率极低
湿氧氧化：氧化速率高但结构略粗糙，制备厚二氧化硅薄膜
微电子技术课程ppt
集成电路生产工艺 杂质掺杂：扩散
替位式扩散 低扩散率 杂质离子占据硅原子的位置（Ar、P） 间隙式扩散 高扩散率 杂质离子位于晶格间隙（Au、Cu、Ni）
集成电路制造工艺
集成电路制造工艺第1章绪论1.1 课题背景在过去的的几十年里，一个以计算机、互联网、无线通信和全球定位系统为组成部分的信息社会逐渐形成。
这个信息社会的核心部分是由众多内建于系统中的细小集成电路（IC）芯片支持和构成的。
集成电路广泛应用于生活中的各个领域—诸如消费类产品、家庭用品、汽车、信息技术、电信、媒体、军事和空间应用。
结合纳米技术，持续不断的研究和开发即将使得集成电路更小和更强有力。
在可见的未来，计算机的尺寸将缩小到指甲盖大小，达到集成电路在尺寸、速度、价格及功耗方面实际可能的极限。
1.2 集成电路制造工艺发展概况随着硅平面工艺技术的不断完善和发展，到1958年，诞生了第一块集成电路，也就是小规模集成电路（SSL）；到了20世纪60年代中期，出现了中规模集成电路（MSL）；20世纪70年代前期，出现了大规模集成电路（LSL）；20世纪70年代后期又出现了超大规模集成电路（VLSL）；到了20世纪90年代就出现了特大规模集成电路（ULSL）。
集成电路的制造工艺流程十分复杂，而且不同的种类、不同的功能、不同的结构的集成电路，其制造工艺的流程也不一样。
人们常常以最小线宽（特征尺寸）、硅晶圆片的直径和动态随机存取存储器（DRAM）的容量，来评价集成电路制造工艺的发展水平。
在表1-1中列出了从1995年到2010年集成电路的发展情况和展望。
表1-1 集成电路的发展情况和展望年代1995 1998 2001 2004 2007 2010 特征尺寸/um 0.35 0.25 0.18 0.13 0.09 0.065DRAM容量/bit 64M 256M 1G 4G 16G 64G微处理器尺寸/mm²250 300 360 430 520 620DRAM尺寸/mm²190 280 420 640 960 1400 逻辑电路晶体管密度（晶体管数）/个4M 7M 13M 25M 50M 90M 高速缓冲器/（bit/cm²）2M 6M 20M 50M 100M 300M最大硅晶圆片直径/mm 200 200 300 300 400 400第2章半导体集成电路制造工艺流程2.1 概括本章以大量精美的图片、图表及具体详实的数据详细描述了集成电路制造的全过程。