超大规模集成电路及其生产工艺流程

合集下载

超大规模集成电路.pptx

超大规模集成电路.pptx
28
第29页/共155页
1)P阱CMOS集成电路工艺过程简介
一、硅片制备 二、前部工序
Mask 掩膜版
CHIP
29
第30页/共155页
• 掩膜1: P阱光刻
Si-衬底
P-well
具体步骤如下: 1.生长二氧化硅:
SiO2
Si-衬底
30
第31页/共155页
2.P阱光刻: 涂胶、掩膜对准、曝光、显影、刻蚀
§1 双极型(NPN)集成电路工艺 (典型的PN结隔离工艺)
1
第2页/共155页
思考题
1.与分立器件工艺有什么不同? 2.埋层的作用是什么? 3.需要几块光刻掩膜版(mask)? 4.每块掩膜版的作用是什么? 5.器件之间是如何隔离的? 6.器件的电极是如何引出的?
2
第3页/共155页
1.衬底准备 2.第一次光刻——N+隐埋层扩散孔光刻
18
第19页/共155页
1.P阱CMOS工艺
P阱CMOS工艺以N型单晶硅为衬底, 在其上制作P阱。NMOS管做在P阱内, PMOS管做在N型衬底上。
19
第20页/共155页
P阱CMOS工艺
电连接时,P阱接最负电位,N衬底接最正 电位,通过反向偏置的PN结实现PMOS器件和 NMOS器件之间的相互隔离。P阱CMOS芯片剖 面示意图见下图。
艺有时已不满足要求,双阱工艺应 运而生。
26
第27页/共155页
双阱CMOS工艺
• 通常双阱CMOS工艺采用的原始材料是在 N+或P+衬底上外延一层轻掺杂的外延层, 然后用离子注入的方法同时制作N阱和P阱。
27
第28页/共155页
双阱CMOS工艺

超大规模集成电路分析与设计

超大规模集成电路分析与设计
➢ 第一代IC CAD系统
软件:SPICE; 设计技术特点:电路模拟和版图的设计验证
➢ 第二代IC CAD系统
技术特点: (1)以原理图为基础的EDA系统,以仿真和自动布局布线为核心 (2)自动综合器使被动的对设计结果的分析验证转为主动去选 择一个最佳的设计 结果。
➢ 第三代IC CAD系统
技术特点: (1)在用户与设计者之间开发了一种虚拟环境。 (2)各种硬件描述语言的出现(VHDL、Verilog HDL等) (3)高级抽象的设计构思手段(框图、状态图和流程图)
自顶向下的设计方法
行为级设计 算法描述 寄存器传输级 门级 电路级
版图级(物理级)
2. CMOS集成电路制造技术
2.1 半导体材料-硅(Silicon)
➢ 集成电路制造中最常用的一种材料,本征状态下是一种半导体 材料。
➢ 硅片的制备(西门子工艺:冶金级 SGS )
1. SiC(s)+ SiO2(s) 2. Si(s) + 3HCl(g) 3. 2SiHCl3(g) + 2H2(g)
2.2 硅片的制备 (7)
超净间(Cleanroom)
一个净化过的空间,它以超净空 气把芯片制造与外界的沾污隔离开 来。
级别 1 10 100 1000 10,000 100,000
0.1μm 3.50×10 3.50×102
0.2μm 7.70 7.50×10 7.50×102
0.3μm 3.00 3.00×10 3.00×102
1.2集成电路设计的发展(3)
EDA技术的发展方向
➢ 更广(产品种类越来越多) ➢ 更快(设计周期越来越快) ➢ 更精(设计尺寸越来越精细) ➢ 更准(一次成功率越来越高) ➢ 更强(工艺适用性和设计自动化程度越来越高)

超大规模集成电路设计 集成电路制作工艺:CMOS工艺

超大规模集成电路设计 集成电路制作工艺:CMOS工艺
工艺优化
通过改进制程技术和优化工艺参数,降低芯片静 态功耗,提高能效比。
新型CMOS工艺的研究与开发
新型材料的应用
异构集成技术
研究新型半导体材料,如碳纳米管、 二维材料等,以实现更高的性能和更 低的功耗。
研究将不同类型的器件集成在同一芯 片上的技术,以提高芯片的功能多样 性和集成度。
新型制程技术
探索新型制程技术,如自对准技术、 无源元件集成技术等,以提高芯片集 成度和降低制造成本。
高可靠性
CMOS电路的开关速度较 慢,减少了电路中的瞬态 电流和电压尖峰,提高了 电路的可靠性。
集成度高
CMOS工艺可以实现高密 度的集成电路,使得芯片 上可以集成更多的器件和 功能。
稳定性好
CMOS工艺的输出电压与 输入电压的关系较为稳定, 具有较好的线性度。
CMOS工艺的应用领域
计算机处理器
CMOS工艺广泛应用于计 算机处理器的制造,如中 央处理器(CPU)和图形 处理器(GPU)。
可靠性挑战
随着集成电路集成度的提高,CMOS工艺面临着 可靠性方面的挑战,如热稳定性、电气性能、可 靠性等。
解决方案
采用先进的材料和制程技术,如高k介质材料、金 属栅极材料、应力引入技术等,以提高集成电路 的可靠性和稳定性。
环境问题与解决方案
环境问题
CMOS工艺中使用的化学物质和制程过程中产生的废弃物对环境造成了影响。
同性的刻蚀。
反应离子刻蚀(RIE)
02
结合等离子体和化学反应,实现各向异性刻蚀,特别适合于微
细线条的加工。
深反应离子刻蚀(DRIE)
03
一种更先进的刻蚀技术,能够实现深孔和槽的加工,广泛应用
于三维集成电路制造。

超大规模集成电路技术基础课件

超大规模集成电路技术基础课件

Part
03
超大规模集成电路制造工艺
制造流程
制造流程概述
超大规模集成电路的制造流程包 括晶圆制备、外延层生长、光刻 、刻蚀、离子注入、化学机械抛
光、检测与封装等步骤。
晶圆制备
晶圆制备是超大规模集成电路制造 的第一步,涉及到单晶硅锭的切割 和研磨,以获得所需厚度的晶圆。
外延层生长
外延层生长是指在单晶衬底上通过 化学气相沉积等方法生长出与衬底 晶体结构相同或相似的单晶层。
解决方案3
加强环保监管和提高环保意识:通过加强环保监管和提 高环保意识,推动超大规模集成电路制造行业的可持续 发展。
Part
04
超大规模集成电路封装与测试
封装技术
芯片封装
将集成电路芯片封装在管 壳内,以保护芯片免受环 境影响和机械损伤。
封装材料
常用的封装材料包括陶瓷 、金属和塑料等,每种材 料都有其独特的优点和适 用范围。
制造设备
超大规模集成电路制造中需要使用到各种复杂的设备和工具,如光刻机、刻蚀机 、离子注入机、化学机械抛光机等。

制造中的挑战与解决方案
挑战1
高精度制造技术的挑战:随着集成电路规模的不断缩小 ,制造精度和工艺控制的要求也越来越高,需要不断改 进制造工艺和研发新的制造技术。
挑战2
制造成本的不断增加:随着技术不断进步,超大规模集 成电路的制造成本也在不断增加,需要寻求更经济、高 效的制造方法和工艺。
封装形式
根据集成电路的类型和应 用需求,有多种封装形式 可供选择,如DIP、SOP 、QFP等。
测试方法与设备
测试方法
包括功能测试、性能测试、可靠 性测试等,以确保集成电路的性
能和质量。
测试设备

超大规模集成电路的设计与制造技术

超大规模集成电路的设计与制造技术

超大规模集成电路的设计与制造技术第一章:引言随着现代数字电子技术的飞速发展,超大规模集成电路(VLSI)的设计和制造技术已经成为了电子领域内的重要课题。

VLSI 代表了现代电子技术中的一个重要里程碑,在计算机科学、通信工程、嵌入式系统等课题中都有着广泛应用。

本文将讨论超大规模集成电路的概念及其设计与制造技术。

第二章:超大规模集成电路的概念VLSI 是指将数千万甚至数亿个晶体管和双极性器件集成到单个芯片上的技术。

随着设备的不断发展,集成电路规模的扩大和技术的更新换代,超大规模集成电路已经从过去的 10 万门电路乃至几百万门电路发展到现在的千万门电路。

超大规模集成电路实现了芯片功能的高度集成和小型化,大幅度提高了芯片的可靠性和集成度,降低了生产成本,提高了芯片的性能。

第三章:超大规模集成电路的设计技术超大规模集成电路的设计技术主要涉及到电子设计自动化(EDA)工具的开发。

EDA 工具是一类能够自动完成电路设计流程的软件系统,主要包括原理图输入、电路仿真、自动布线、物理布局等功能。

通过EDA 工具,可以高效地完成芯片设计和优化。

超大规模集成电路的设计过程涉及到原理图输入、功能仿真、逻辑合成、门级设计、布图设计、物理设计等步骤。

其中,原理图输入是指将电路的逻辑设计手绘出来,以电路图的方式进行输入。

功能仿真是指在计算机上对电路进行模拟并确认电路功能的正确性。

逻辑合成是将设计好的原理图转成可综合的门级电路。

门级设计将逻辑合成的电路变换成另一种级别的门级电路。

布图设计是将门级电路转换为物理电路图。

物理设计是根据物理约束将各个单元摆放好位置。

此外,超大规模集成电路的设计还需要考虑功耗、时序、容错、可测试性等方面因素,以保证芯片在运行过程中的可靠性和性能。

第四章:超大规模集成电路的制造技术超大规模集成电路的制造过程主要分为光刻、蚀刻、离子注入、热处理、载带加工、封装等步骤。

在芯片制造的过程中,需要采用微纳加工技术,进行复杂的加工过程,以实现制造复杂电路。

硅超大规模集成电路工艺技术

硅超大规模集成电路工艺技术

硅超大规模集成电路工艺技术硅超大规模集成电路工艺技术是现代电子科技领域中的重要一环,它的发展对于电子产品的性能提升、功耗降低以及体积的缩小有着重要的影响。

硅超大规模集成电路工艺技术的核心是利用硅材料进行器件制造和集成,通过多种工艺步骤将各种电子元件(晶体管、电容器等)集成到硅芯片上,形成复杂的电路结构。

而工艺技术的发展则主要包括制作技术、工艺流程、材料研发等方面。

在硅超大规模集成电路工艺技术中,首先要解决的是超大规模集成电路的制造问题。

由于集成的器件数量巨大,器件之间存在非常紧密的空间,因此制造工艺需要高度精准。

制造技术的发展主要包括光刻技术、薄膜沉积技术、离子注入技术等,其中光刻技术是非常关键的一个环节,它可以通过光的干涉和投影的方式将芯片上的图形投射到硅片上,从而形成电路结构。

其次,硅超大规模集成电路工艺技术还需要解决的是工艺流程的设计问题。

工艺流程是整个制造工艺中的一个重要环节,它涉及到各个工艺步骤的顺序、时间和温度等参数的控制。

合理的工艺流程可以提高产能、降低成本,并且也对芯片的性能和可靠性有着直接的影响。

因此,人们通过工艺优化和新材料的应用来改善工艺流程,以提高电路的性能。

最后,硅超大规模集成电路工艺技术还需要研究新的材料以及器件结构的设计。

目前,人们已经发展了多种新材料,例如高介电常数材料、金属电极材料等,以满足电路中对高速信号传输和功耗降低的需求。

而在器件结构方面,人们通过改变晶体管的形状和尺寸等参数,实现了更好的电流控制和更低的功耗。

总的来说,硅超大规模集成电路工艺技术的发展为电子产品的性能提升和体积缩小提供了重要的支持。

通过不断地研究和改进,人们相信硅超大规模集成电路工艺技术将会进一步发展,为人们的生活带来更多的便利。

超大规模集成电路

超大规模集成电路
小规模集成电路于1960年出现,在一块硅片上包含10-100个元件或1-10个逻辑门。如逻辑门和触发器等。如 果用小规模数字集成电路(SSI)进行设计组合逻辑电路时,是以门电路作为电路的基本单元,所以逻辑函数的化 简应使使用的门电路的数目最少,而且门的输入端数目也最少。
中规模集成电路(Medium Scale Integration:MSI)
发展现状
截至2012年晚期,数十亿级别的晶体管处理器已经得到商用。随着半导体制造工艺从32纳米水平跃升到下一 步22纳米,这种集成电路会更加普遍,尽管会遇到诸如工艺角偏差之类的挑战。值得注意的例子是英伟达的 GeForce 700系列的首款显示核心,代号‘GK110’的图形处理器,采用了全部71亿个晶体管来处理数字逻辑。 而Itanium的大多数晶体管是用来构成其3千两百万字节的三级缓存。Intel Core i7处理器的芯片集成度达到了 14亿个晶体管。所采用的设计与早期不同的是它广泛应用电子设计自动化工具,设计人员可以把大部分精力放在 电路逻辑功能的硬件描述语言表达形式,而功能验证、逻辑仿真、逻辑综合、布局、布线、版图等可以由计算机 辅助完成。
2工艺偏差:由于光刻技术受限于光学规律,更高精确度的掺杂以及刻蚀会变得更加困难,造成误差的可能性 会变大。设计者必须在芯片制造前进行技术仿真。
3更严格的设计规律:由于光刻和刻蚀工艺的问题,集成电路布局的设计规则必须更加严格。在设计布局时, 设计者必须时刻考虑这些规则。定制设计的总开销已经达到了一个临界点,许多设计机构都倾向于始于电子设计 自动化来实现自动设计。
晶体管在当时看来具有小型、高效的特点。1950年代,的电路充满了期待。然而,随着电路复杂程度的提升,技术问题对器件性能的影响逐渐引起了人们的 注意。
像计算机主板这样复杂的电路,往往对于响应速度有较高的要求。如果计算机的元件过于庞大,或者不同元 件之间的导线太长,电信号就不能够在电路中以足够快的速度传播,这样会造成计算机工作缓慢,效率低下,甚 至引起逻辑错误。

超大规模集成电路的设计与制造技术研究

超大规模集成电路的设计与制造技术研究

超大规模集成电路的设计与制造技术研究第一章概述随着信息技术的不断发展,集成电路产业正处于飞速发展的时期,超大规模集成电路(VLSI)已经成为当前电子产业的重要发展方向。

VLSI技术是集束、集成、微型化、高速化和多功能化于一体的电子技术新阶段,它已广泛应用于通信设备、计算机、消费类电子产品等领域。

本文将对超大规模集成电路的设计与制造技术进行全面的研究与探讨。

第二章超大规模集成电路设计技术超大规模集成电路的设计是整个VLSI工艺中最为重要的环节之一,它涉及到各种电子元器件的设计和布局。

随着新一代制程工艺的出现,高精度、高可靠性和低功耗的设计要求已经成为VSLI设计的主要发展趋势。

在VLSI设计中,所采用的工具软件是极其重要的。

采用现代高速数字系统的设计工具,如EDA(电子设计自动化)工具、模拟电路仿真工具、可视化设计工具等,不但可有效提高设计效率,而且还能保证设计的可靠性和稳定性。

在设计过程中,采用现代化的晶圆级自适应保障系统也是非常重要的。

在这种系统中,系统可实时获取从晶圆上的所有芯片的清晰图像,并将异常数据记录在数据库中。

这样一来,就可以有效地防止生产过程中的失误和突发异常。

第三章超大规模集成电路制造技术超大规模集成电路制造技术是一个复杂的过程,需要经过多个环节的加工和测试。

从产生晶片的设计到整个产品的组装和测试,这是一个非常复杂和精细的过程。

该制造过程中,最重要的环节是微影技术、化学机械抛光技术、离子注入技术、薄膜沉积技术等。

通过采用这些技术,制造者可以快速、准确地生产万元级及以上的VLSI芯片。

在VLSI的制造过程中,当涉及到接口工程技术或其他类型的工程问题时,最好的解决方案可能就是使用宽度,膨胀和压缩的不同算法,然后将其用于制造晶片的过程中。

这些技术可以确保晶体管的最小尺寸被控制在小于100nm的范围内。

第四章超大规模集成电路的应用领域根据当前市场需求和技术进展的情况,VLSI技术已应用于很多领域,包括芯片、通信、计算机和消费电子产品。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

超大规模集成电路及其生产工艺流程
现今世界上超大规模集成电路厂(Integrated Circuit, 简称IC,台湾称之为晶圆厂)主要集中分布于美国、日本、西欧、新加坡及台湾等少数发达国家和地区,其中台湾地区占有举足轻重的地位。

但由于近年来台湾地区历经地震、金融危机、政府更迭等一系列事件影响,使得本来就存在资源匮乏、市场狭小、人心浮动的台湾岛更加动荡不安,于是就引发了一场晶圆厂外迁的风潮。

而具有幅员辽阔、资源充足、巨大潜在市场、充沛的人力资源供给等方面优势的祖国大陆当然顺理成章地成为了其首选的迁往地。

晶圆厂所生产的产品实际上包括两大部分:晶圆切片(也简称为晶圆)和超大规模集成电路芯片(可简称为芯片)。

前者只是一片像镜子一样的光滑圆形薄片,从严格的意义上来讲,并没有什么实际应用价值,只不过是供其后芯片生产工序深加工的原材料。

而后者才是直接应用在应在计算机、电子、通讯等许多行业上的最终产品,它可以包括CPU、内存单元和其它各种专业应用芯片。

一、晶圆
所谓晶圆实际上就是我国以往习惯上所称的单晶硅,在六、七十年代我国就已研制出了单晶硅,并被列为当年的十天新闻之一。

但由于其后续的集成电路制造工序繁多(从原料开始融炼到最终产品包装大约需400多道工序)、工艺复杂且技术难度非常高,以后多年我国一直末能完全掌握其一系列关键技术。

所以至今仅能很小规模地生产其部分产品,不能形成规模经济生产,在质量和数量上与一些已形成完整晶圆制造业的发达国家和地区相比存在着巨大的差距。

二、晶圆的生产工艺流程:
从大的方面来讲,晶圆生产包括晶棒制造和晶片制造两面大步骤,它又可细分为以下几道主要工序(其中晶棒制造只包括下面的第一道工序,其余的全部属晶片制造,所以有时又统称它们为晶柱切片后处理工序):
多晶硅——单晶硅——晶棒成长——晶棒裁切与检测——外径研磨——切片——圆边——表层研磨——蚀刻——去疵——抛光—(外延——蚀刻——去疵)—清洗——检验——包装
1、晶棒成长工序:它又可细分为:
1)、融化(Melt Down):将块状的高纯度多晶硅置石英坩锅内,加热到其熔点1420℃以上,使其完全融化。

2)、颈部成长(Neck Growth):待硅融浆的温度稳定之后,将,〈1.0.0〉方向的晶种慢慢插入其中,接着将晶种慢慢往上提升,使其直径缩小到一定尺寸(一般约6mm左右),维持此真径并拉长100---200mm,以消除晶种内的晶粒排列取向差异。

3)、晶冠成长(Crown Growth):颈部成长完成后,慢慢降低提升速度和温度,使颈直径逐渐加响应到所需尺寸(如5、6、8、12时等)。

4)、晶体成长(Body Growth):不断调整提升速度和融炼温度,维持固定的晶棒直径,只到晶棒长度达到预定值。

5、)尾部成长(Tail Growth):当晶棒长度达到预定值后再逐渐加快提升速度并提高融炼温度,使晶棒直径逐渐变小,以避免因热应力造成排差和滑移等现象产生,最终使晶棒与液面完全分离。

到此即得到一根完整的晶棒。

2、晶棒裁切与检测(Cutting & Inspection):将长成的晶棒去掉直径偏小的头、尾部分,并对尺寸进行检测,以决定下步加工的工艺参数。

3、外径研磨(Surface Grinding & Shaping):由于在晶棒成长过程中,其外径尺寸和圆度均有一定偏差,其外园柱面也凹凸不平,所以必须对外径进行修整、研磨,使其尺寸、形状误差均小于允许偏差。

4、切片(Wire Saw Slicing):由于硅的硬度非常大,所以在本序里,采用环状、其内径边缘嵌有钻石颗粒的薄锯片将晶棒切割成一片片薄片。

5、圆边(Edge profiling):由于刚切下来的晶片外边缘很锋利,单晶硅又是脆性材料,为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒,必须用专用的电脑控制设备自动修整晶片边缘形状和外径尺寸。

6、研磨(Lapping):研磨的目的在于去掉切割时在晶片表面产生的锯痕和破损,使晶片表面达到所要求的光洁度。

7、蚀刻(Etching):以化学蚀刻的方法,去掉经上几道工序加工后在晶片表面因加工压力而产生的一层损伤层。

8、去疵(Gettering):用喷砂法将晶片上的瑕疵与缺陷赶到下半层,以利于后序加工。

9、抛光(Polinshing):对晶片的边缘和表面进行抛光处理,一来,进一步去掉附着在晶片上的微粒,二来,获得极佳的表面平整度,以利于后面所要讲到的晶圆处理工序加工。

10、清洗(Cleaning):将加工完成的晶片进行最后的彻底清洗、风干。

11、检验(Iinspection):进行最终全面的检验以保证产品最终达到规定的尺寸、形状、表面光洁度、平整度等技术指标。

12、包装(Packing):将产品用柔性材料分隔、包裹、装箱,准备发往发下的芯片制造车间或出厂发往订货客户。

三、芯片生产工艺流程:
芯片的制造过程可概分为晶圆处理工序(Wafer Fabrication)、晶圆针测工序(Wafer Probe)、构装工序(Packaging)、测试工序(Initial Test and Final Test)等几个步骤。

其中晶圆处理工序和晶圆针测工序为前道(Front End)工序,而构装工序、测试工序为后道(Back End)工序。

1、晶圆处理工序:本工序的主要工作是在晶圆上制作电路及电子元件(如晶体管、电容、逻辑开关等),
其处理程序通常与产品种类和所使用的技术有关,但一般基本步骤是先将晶圆适当清洗,再在其表面进行氧化及化学气相沉积,然后进行涂膜、曝光、显影、蚀刻、离子植入、金属溅镀等反复步骤,最终在晶圆上完成数层电路及元件加工制作。

2、晶圆针测工序:经过上道工序后,晶圆上就形成了一个个的小格,即晶粒,一般情况下,为便于测
试,提高效率,同在一片晶圆上制作同一品种、规格的产品;但也可根据需要制作几种不同品种、规格的产品。

在用针测(Probe)仪对每个晶粒检测其电气特性,并将不合格的晶粒标上记号后,将晶圆切开,分割成一颗颗单独的晶粒,再按其电气特性分类,装入不同的托盘中,不合格的晶粒则舍弃。

3、构装工序:就是将单个的晶粒固定塑胶或陶瓷制的芯片基座上,并把晶粒上的一些引线端与基座底
部伸出的插脚连接,以作为与外界电路板连接之用,最后盖上塑胶盖板,用胶水封死。

其目的是用以保护晶粒避免受到机械刮伤或高温破坏。

到此才算制成了一块集成电路芯片(即我们在电脑里可以看到的那些黑色或褐色,两边或四边带有许多插脚或引线的矩形小块)。

4、测试工序:芯片制造的最后一道工序为测试,其又可分为一般测试和特殊测试,前者是将封死后的
芯片置于各种环境下测试其电气特性,如消耗功率、运行速度、耐压度等。

经测试后的芯片,依电气特性划分为不同等级。

而特殊测试,则是根据客户特殊需求的技术参数,从相近参数规格、品种中拿出部分芯片,做有针对性的专门测试,看是否能满足客户的特殊需求,以决定是否须为客户设计专用芯片。

经过一般测试全格的产品贴上规格、型号及出厂日期等标识的标签并加以包装后既可出厂。

而末通过测试的芯片则视其达到的参数情况定作降级品或废品。

四、晶圆制造业的特点:
晶圆及芯片制造业是一个高度技术密集、资金密集的产业、其生产对环境要求非常严格,例如对电力、水源、燃气的供应,不仅有很高质量要求,还必须采用双回路,甚至三回路,从而保证在任何时候都能充足、及时供给。

另外对空气环境、地表微震、厂址地质条件也都有严格要求。

至于其厂区内部,由于工艺条件所决定,许多工序必须在恒温、恒湿、超洁净的无尘厂房内完成,室内环境的各项参数均自动调节,以保证随时处于最佳状况,因此,不仅厂房造价相当高,生产、控制设备也异常先进、昂贵。

因此,一般兴建一个两线(即有两条生产线)8时晶圆厂(指生产的晶圆直径为8时,即约203mm),需投入人民币十几亿至数十亿,其占地面积也有十几万平方米,员工可以达数千人。

另外,要保证其正常生产还需要很多相关的原材料和配套产品生产厂。

所以一个晶圆厂建成后,不仅其生产值能达到几十甚至几百亿,同时还能带动一大批相关企业、产业。

并且由于其工厂拥有众多的员工(其中高级技术、管理人员占很大比重)。

在厂区周过还能形成一个完整的社区,其对第三产业的需求也将带来许多就业机会,因此,其对当地的经济发展具有相当大的推动作用。

相关文档
最新文档