数字电路抗干扰设计
数字电路抗干扰分析
其 工 作 性 能 的 关 键 因 素 。 了 少 走 弯 路 和 节 省 时 间 ． 充 分 考 虑 为 应 并 满 足 抗 干扰 性 的要 求 ，避 免 在 设 计 完 成 后 再 去 进 行 抗 干 扰 的 补救措施 。
形 成 干 扰 的 基 本 要 素 首 先 应 充 分 考 虑 并 满 足 抗 干 扰 性 的 的要 求 ． 免 在设 计 完 成 避
一
电解 电容 ， 高 频 或 高 速 电 路 中 ， 应 在 电解 电 容 上 并 联 一 个 ０１ 在 还 ． 的小 电容 ， 是 因 为 电 解 电 容 有 内部 电 感 难 以 滤 除 高 频 。 者加 在 这 后
每块 或 每 隔几 块 集 成 电路 的 电 源 与地 之 间，其 作 用 是 向芯 片 提 供 瞬 时 突 变 电 流 。 般 用 （．０ ～ ． 的 云母 或 陶 瓷 电 容 。 要 指 出， 一 ００ １ ０１ ） 需
１ 电 源和 地 线 噪 声 的抑 制 、 抑制 电源 干扰 是抗 干扰 设计 中 最 先 考 虑 的 ，也是 最 重 要 的 原
（） 字 滤 波 方 法 。数字 滤 波 是在 对 模 拟信 号 多次 采 样 的基 础 １数 上 ， 过 软 件 算 法 提 取 最 逼 近 真 值 数 据 的 过 程 。 字 滤 波 的算 法 灵 通 数 活， 选 择 权 限 参 数， 效 果 往 往 是 硬 件 滤 波 电路 无 法 达 到 的 。 可 其
２ ０年 ５月 ０１
ห้องสมุดไป่ตู้
总 ３ ２期 ６
数 字 电 路 抗 干 扰 分 析
陈 龙
（ 州 大 学 明 德 学 院 通 信 工 程 贵 州 贵 阳 ５ ０ ０ 贵 ５ ０ ４）
逻辑门电路抗干扰措施
逻辑门电路抗干扰措施在利用规律门电路（TTL或CMOS）作详细的设计时，还应当留意下列几个实际问题：1.多余输入端的处理措施集成规律门电路在使用时，一般不让多余的输入端悬空，以防止干扰信号引入。
对多余输入端的处理以不转变电路工作状态及稳定牢靠为原则。
对于TTL与非门，一般可将多余的输入端通过上拉电阻（1～3kΩ）接电源正端，也可利用一反相器将其输入端接地，其输出高电位可接多余的输入端。
对于CMOS电路，多余输入端可依据需要使之接地（或非门）或直接接VDD（与非门）。
2.去耦合滤波器数字电路或系统往往是由多片规律门电路构成，它们由一公共的直流电源供电。
由于电源是非抱负的，一般是由整流稳压电路供电，具有肯定的内阻抗。
当数字电路运行时，产生较大的脉冲电流或尖峰电流，当它们流经公共的内阻抗时，必将产生相互的影响，甚至使规律功能发生紊乱。
一种常用的处理方法是采纳去耦合滤波器，通常是用10～100μF的大电容器与直流电源并联以滤除不需的频率成分。
除此之外，对于每一集成芯片还加接0.1μF的电容器以滤除开关噪声。
3.接地和安装工艺正确的接地技术对于降低电路噪声是很重要的。
这方面可将电源地与信号地分开，先将信号地汇合在一点，然后将二者用最短的导线连在一起，以避开含有多种脉冲波形（含尖峰电流）的大电流引到某数字器件的输入端而导致系统正常的规律功能失效。
此外，当系统中兼有模拟和数字两种器件时，同样需将二者的地分开，然后再选用一个合适共同点接地，以免除二者之间的影响。
必要时，也可设计模拟和数字两块电路板，各备直流电源，然后将二者恰当的地连接在一起。
在印刷电路板的设计或安装中，要留意连线尽可能短，以削减接线电容而导致寄生反馈有可能引起寄生振荡。
此外，CMOS器件在使用和贮存过程中要留意静电感应导致损伤的问题。
静电屏蔽是常用的防护措施。
模拟电路和数字电路的设计和开发
模拟电路和数字电路的设计和开发电路设计和开发是电子工程师的基本工作之一。
随着科技的发展，电路设计也在不断的创新和升级。
本文将就模拟电路和数字电路的设计和开发进行详细的探讨和论述。
一、模拟电路设计与开发1. 模拟电路的定义和发展模拟电路是指处理各种连续信号的电路，包括声波、光信号、热信号、压力信号等。
模拟电路最初是用来处理语音和音乐信号的，现在已经广泛应用于医学、工业、通讯、能源等领域。
2. 模拟电路的基础知识模拟电路的基础知识包括电路分析方法、电路基本元器件、集成电路等。
电路分析方法包括基尔霍夫定律、欧姆定律和基本电路分析技巧等。
电路基本元器件包括电阻、电容、电感等。
3. 模拟电路的设计流程模拟电路的设计流程包括需求分析、系统设计、电路设计、电路验证、电路实现等。
需求分析阶段是确认最终产品的性能目标。
系统设计阶段是选择电路拓扑结构和器件，通过仿真验证电路性能。
电路设计阶段包括电路布图、元器件选型、仿真等。
电路验证阶段是通过实验验证系统性能。
电路实现阶段是通过 PCB 制版和器件组装完成产品。
二、数字电路设计与开发1. 数字电路的定义和发展数字电路是指处理各种数字信号的电路，主要应用于计算机、手机、数码相机、电视机、机器人等。
数字电路最初应用于最基本的计算器，现在已经广泛应用于人们的日常生活。
2. 数字电路的基础知识数字电路的基础知识包括二进制、逻辑代数、数字系统设计、集成电路等。
二进制是数字电路的最基本的表示方法，数字电路中的逻辑运算通常使用逻辑代数的符号。
数字系统设计包括数字逻辑设计、定时分析、测试和维护。
集成电路是数字电路的核心。
3. 数字电路的设计流程数字电路的设计流程包括需求分析、系统设计、数字逻辑设计、模拟仿真、电路布局、FPGA 代码编写等。
需求分析阶段是确认最终产品的性能目标。
系统设计阶段是选择数字电路拓扑结构和器件，通过仿真验证电路性能。
数字逻辑设计阶段包括设计状态机、选择逻辑块、处理时序等。
数字电路抗干扰问题的解决
数字电路抗干扰问题的解决来源：网络录入：雨辰&化石关键词：抗干扰在电子系统设计中，为了少走弯路和节省时间，应充分考虑并满足抗干扰性的要求，避免在设计完成后再去进行抗干扰的补救措施。
形成干扰的基本要素有三个：（1）干扰源，指产生干扰的元件、设备或信号，用数学语言描述如下：du/dt，di/dt大的地方就是干扰源。
如：雷电、继电器、可控硅、电机、高频时钟等都可能成为干扰源。
（2）传播路径，指干扰从干扰源传播到敏感器件的通路或媒介。
典型的干扰传播路径是通过导线的传导和空间的辐射。
（3）敏感器件，指容易被干扰的对象。
如：A/D、D/A变换器，单片机，数字IC，弱信号放大器等。
抗干扰设计的基本原则是：抑制干扰源，切断干扰传播路径，提高敏感器件的抗干扰性能。
（类似于传染病的预防）1 抑制干扰源抑制干扰源就是尽可能的减小干扰源的du/dt，di/dt。
这是抗干扰设计中最优先考虑和最重要的原则，常常会起到事半功倍的效果。
减小干扰源的du/dt主要是通过在干扰源两端并联电容来实现。
减小干扰源的di/dt则是在干扰源回路串联电感或电阻以及增加续流二极管来实现。
抑制干扰源的常用措施如下：（1）继电器线圈增加续流二极管，消除断开线圈时产生的反电动势干扰。
仅加续流二极管会使继电器的断开时间滞后，增加稳压二极管后继电器在单位时间内可动作更多的次数。
（2）在继电器接点两端并接火花抑制电路（一般是RC串联电路，电阻一般选几K 到几十K，电容选0.01uF），减小电火花影响。
（3）给电机加滤波电路，注意电容、电感引线要尽量短。
（4）电路板上每个IC要并接一个0.01μF～0.1μF高频电容，以减小IC对电源的影响。
注意高频电容的布线，连线应靠近电源端并尽量粗短，否则，等于增大了电容的等效串联电阻，会影响滤波效果。
（5）布线时避免90度折线，减少高频噪声发射。
（6）可控硅两端并接RC抑制电路，减小可控硅产生的噪声（这个噪声严重时可能会把可控硅击穿的）。
电路板的抗干扰设计,这些办法让它简单易懂
电路板的抗干扰设计,这些办法让它简单易懂
抗干扰设计的基本任务是系统或装置既不因外界电磁干扰影响而误动作或丧失功能，也不向外界发送过大的噪声干扰，以免影响其他系统或装置正常工作。
因此提高系统的抗干扰能力也是该系统设计的一个重要环节。
电路抗干扰设计原则汇总：
1、电源线的设计
（1）选择合适的电源；
（2）尽量加宽电源线；
（3）保证电源线、底线走向和数据传输方向一致；
（4）使用抗干扰元器件；
（5）电源入口添加去耦电容（10~100uf）。
2、地线的设计
（1）模拟地和数字地分开；
（2）尽量采用单点接地；
（3）尽量加宽地线；
（4）将敏感电路连接到稳定的接地参考源；
（5）对pcb板进行分区设计，把高带宽的噪声电路与低频电路分开；
（6）尽量减少接地环路（所有器件接地后回电源地形成的通路叫“地线环路”）的面积。
3、元器件的配置
（1）不要有过长的平行信号线；
（2）保证pcb的时钟发生器、晶振和cpu的时钟输入端尽量靠近，同时远离其他低频器件；
（3）元器件应围绕核心器件进行配置，尽量减少引线长度；
（4）对pcb板进行分区布局；。
FPC设计规则及流程和电路抗干扰设计
FPC设计规则及流程和电路抗干扰设计.txt 设计流程：1.FPC OUTLINE的评估。
2.sensor走线及主芯片选择。
3.出原理图及layout。
4.检查结构、补强、元件及ACF位置layer、丝印（元件方向标识等）。
5.出GERBER、贴装文件审查。
6.出FPC结构图并对照工程图核对。
在电子系统设计中，为了少走弯路和节省时间，应充分考虑并满足抗干扰性的要求，避免在设计完成后再去进行抗干扰的补救措施。
形成干扰的基本要素有三个：（1）干扰源，指产生干扰的元件、设备或信号，用数学语言描述如下：du/dt，di/dt大的地方就是干扰源。
如：雷电、继电器、可控硅、电机、高频时钟等都可能成为干扰源。
（2）传播路径，指干扰从干扰源传播到敏感器件的通路或媒介。
典型的干扰传播路径是通过导线的传导和空间的辐射。
（3）敏感器件，指容易被干扰的对象。
如：A/D、D/A变换器，单片机，数字IC，弱信号放大器等。
抗干扰设计的基本原则是：抑制干扰源，切断干扰传播路径，提高敏感器件的抗干扰性能。
（类似于传染病的预防）1 抑制干扰源抑制干扰源就是尽可能的减小干扰源的du/dt，di/dt。
这是抗干扰设计中最优先考虑和最重要的原则，常常会起到事半功倍的效果。
减小干扰源的du/dt主要是通过在干扰源两端并联电容来实现。
减小干扰源的 di/dt则是在干扰源回路串联电感或电阻以及增加续流二极管来实现。
抑制干扰源的常用措施如下：（1）继电器线圈增加续流二极管，消除断开线圈时产生的反电动势干扰。
仅加续流二极管会使继电器的断开时间滞后，增加稳压二极管后继电器在单位时间内可动作更多的次数。
（2）在继电器接点两端并接火花抑制电路（一般是RC串联电路，电阻一般选几K 到几十K，电容选0.01uF），减小电火花影响。
（3）给电机加滤波电路，注意电容、电感引线要尽量短。
（4）电路板上每个IC要并接一个0.01μF～0.1μF高频电容，以减小IC对电源的影响。
简述数字电路的特点
简述数字电路的特点
数字电路是以数字信号为输入和输出的电路系统。
数字电路具有以下
特点：
1.离散性：数字电路的信号具有离散的特点，通过0和1来表示逻辑
状态，分别对应低电平和高电平。
2.可靠性：数字电路系统不容易受到外界电磁干扰的影响，对噪声具
有较强的抗干扰能力。
3.冗余性：数字电路在设计时可以通过增加冗余电路来提高系统的可
靠性，一旦出现故障，可以自动切换到备用电路，保证系统的正常工作。
4.精确性：数字电路可以精确地执行逻辑和算术运算，不受元件参数
的变化和杂散电容的影响。
5.高集成度：数字电路采用集成电路技术，可以将大量的逻辑门电路
和功能模块集成在一片芯片上，实现紧凑的电路结构，提高系统的性能和
可靠性。
6.可编程性：数字电路可以通过程序设计进行灵活的控制和操作，可
以根据不同的运算需求进行编程修改，适应多种应用场景。
7.逻辑运算：数字电路能够进行逻辑运算，如与、或、非、异或等。
通过逻辑门电路的组合，可以实现复杂的逻辑功能和运算。
8.数字信号处理：数字电路可以对数字信号进行处理，如滤波、编码、解码等，实现信号的处理和分析。
总的来说，数字电路具有离散性、可靠性、冗余性、精确性、高集成度、可编程性等特点，广泛用于计算机、通信、自动化控制等领域。
浅谈数字电路的抗干扰技术
隔离 ，数字 地 与模拟 地 要分 开 ，最 后 在一 点 Ｌ与电源地连接 ；Ａ／Ｄ、Ｄ／ 转 Ａ 换 器芯 片布 线也应件 、 设备或信号即干扰源 ， 如雷电 ． 继 电器 、可控硅 、电机、高频时钟等都 可 能成为干扰源 ；干扰 传播 的路径即从干扰
噪 声的电机 类外 设进行数据操作的 ，必须 在 １ Ｏ 口与噪声源之 间加隔离器 （ ／ 如增加 型滤 电路 ） 。为了防止 Ｉ Ｏ端 口的串扰 ， ／ 町利用二极管 、门电路 、光源 、光偶 、电 磁 等方 法隔离。 ３ 、单片机时 钟电路的 外接 晶体振荡
ｄ ／ ｔ 要是通过在 干扰 源两端并联电容 ｕ ｄ主
的方法来 实现 。减小干扰 源的 ｄ／ ｔ ｉ ｄ 则是
能模块 确定之后 ，在实验调试过程 中常常 会遇到一些 容易解决的干扰 问题 ，而这 些干扰往往对电路的性能会产生严 重的影 响 。所以在实际设计数字 电路时 ，就应该 充分考虑到 电路的抗干扰 能力 ，尽量避免 在电路设计完成后再 去进 行抗干扰 的补救 措施。 为了更好的解决 电路 中的干扰问题 ，
、
抑 制 干 扰源
抑制干扰源就是尽可能的减小干扰源
抗 干 扰 ；干 扰 源 ；传 播 路 径 ； 单 片 机
的 ｄ ／ ｔ ｄ／ ｔ ｕ ｄ ， ｉ ｄ ，这是抗 Ｔ扰设计 中最优 随 着 电子 技术 的迅 速 发展 ，数 字 电 路在 电子技 术中得 到 了广 泛应 用。 在我们 的实际＿作 中 ，当数字 电路功 Ｉ 二 先 考虑 和 最重 要的 原则 。减 小 下扰源 的
要 合理 分 布 ，如 用地 线把 数字 区和 模拟
容量为 ０ ０ Ｆ～０ １ Ｆ 。ｌ ． 的高频电容 ， 以减小 Ｔ Ｃ对 电源的相瓦影响。 电容的 布 线 、连 线 应 靠 近 电源 端 Ｈ 尽 量粗 ． 短 ，否则 ，等干增 大 ｒ电容的 串联 等 效 电 阻 ，影 响 滤 波 效 果 。 ４、给 印制 线路 板 ｉ 时应避 免 线 直 角折线 肢 Ｅ ，以减 小高频噪 声的 线
电子电路设计中的抗干扰措施
电子电路设计中的抗干扰措施摘要：目前，在计算机、网络、微电子等技术不断发展过程中，为电子产品发展提供良好保障，并且电子产品已经与民众的学习、工作与生活等方面产生紧密联系，给民众生产生活带来较大便利。
然而电子电路中的电磁环境较为复杂，在长期发展过程中，电磁干扰始终无法得到充分消除，对电子产品使用安全以及性能发挥等方面产生较大影响，对电子信息技术发展造成制约。
关键词：电子电路设计；抗干扰；措施引言电子信息技术日益发展完善，电子电路的应用范围越来越大。
电子电路的稳定与否直接关系着实际设备的应用效果，在电子电路的应用过程中所存在的不同故障，会导致电子电路无法正常运行，降低了电子电路的安全性。
因此需要规范的检测流程，通过科学的检测技术及时发现故障根源，制定针对性解决措施，提升电子电路的运行水平。
1干扰的概念所谓的干扰，从其字面理解就是会导致系统无法稳定、正常运动的不良因素，可能存在系统内部，也可能存在系统外部。
从广义上看，会干扰到机电一体化系统稳定、正常运行的因素有很多，比如电磁干扰、湿度干扰、震动干扰等，而这些干扰因素中，最常见、最难以控制的就是电磁干扰，且该种干扰因素对系统的影响最大，并不是通过物理等方式能够有效解决的，是无处不在又无法消灭的。
针对电磁干扰，主要是指在人们的日常生活和工作中，受周边因素影响，会出现各种与有用信号没有关联的，甚至可能对运行系统或信号传输产生威胁的电气变化现象。
在电磁干扰下，信号的数据会出现瞬态变化，进而导致误差增强，甚至会出现影响判断的假象，严重的可能导致整个系统崩坏。
除此以外，任何的干扰都是有迹可循的，大多干扰的源头都是源自电子系统内部或外部。
比如电子系统的内部噪声信号，其频率越高越容易形成电子系统的内部干扰；又如，电子系统周围的大功率电子设备，这些设备所散发出的信号就可能对电子系统正常运行产生影响。
通常而言，干扰源是客观存在的，并不是刻意为之，因此为了电子电路能够正常工作，就需要在进行电子电路设计的过程中注重抗干扰设计。
基于CPLD的数字滤波抗干扰电路设计
第９ 卷
２ ７第月 ０年 ３ ０ ３期
趣钸参考
Ｖｌ Ｎ． ｏ ｏ ｜ ３ ９
Ｍａ ．２ ０ ｉ ０７ ｒ
基于Ｃ Ｌ 的数字滤波抗干扰电路设计 ＰＤ
余江。 ．韩峰
（． １ 西安通信 学院 ，陕西 西安 ７ ００ ； １ １ ６ ７０ ３） １０ ２ ２ 西安 工业 学 院光 电测 试技 术研 究所 ，陕 西 西安 ．
Ｖｏ ． Ｎｏ３ １ ． ９ Ｍａ ．２ ０ ｒ ０７
２ ０ 年３ ０ ７ 月
ｓ 的信号 ，然 后输 出到下 级 电路进 行处 理 。设 计
中采用 的芯 片是ＭＡ ７ ０ 系列 的Ｅ Ｍ７ ２ Ｓ Ｃ ４ Ｘ ００ Ｐ ｌ８ Ｌ ８ 一
蚊 虫 干扰信 号 和冲击 波信 号滤 除 ．从 而 达 到抗 干
电平设 为０８Ｖ 可消 除这种 干扰 。 ． 便
电传感 器产生 电信号 。从原 理上 讲 ，这 种 现象 并
非 异常 。而从 测试 来讲 ，则 属 于干扰 。在具 体 靶 场测 试 中 。当干扰 严重 时 。可 能会 导致 测试 无 法
进行 ，从 而给 测试 工作 带来 困难 。因此 。如 何排
宽 ；而 在 亚 音速 弹 测 试 中 ，弹 丸 速度 低 于声速 ， 这 样 ，由声波 引起 的脉 冲宽 度将 小 于弹 丸产 生 的
除干 扰 。保证 系统 的正 常运 行 ，是一 个 必须 解 决
的 问题 。
红外 密集 度光 电立靶 测试 系统在 使 用 中会受
到各 种干 扰 ．其 中影响 最 大的有 三 种 ：一 是 “ 蚊 虫 ”干扰 ，即指蚊 虫等 低速 物体 飞过 红外 光 幕 时 引起 的误 触发 现象 ；二 是 “ 冲击 波 ”干扰 ，指在 亚音 速弹丸 测 试 中 ，由于音速 高 于 弹速使 得 声 波 先于 弹丸 到达 光幕 而引起 的误 触 发现 象 ；三 是一 些伴 随弹 丸穿 过光幕 的细小 物体 和外 界 光线 的变 化 所 引 起 光 幕 内光 通 量 的变 化 而 产 生 的 干 扰 信
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
在電子系統設計中，為了少走彎路和節省時間，應充分考慮並滿足抗干擾性的要求，避免在設計完成後再去進行抗干擾的補救措施。
形成干擾的基本要素有三個：（1）干擾源，指產生干擾的元件、設備或信號，用數學語言描述如下：du/dt，di/dt 大的地方就是干擾源。
如：雷電、繼電器、可控矽、電機、高頻時鐘等都可能成為干擾源。
（2）傳播路徑，指干擾從干擾源傳播到敏感器件的通路或媒介。
典型的干擾傳播路徑是通過導線的傳導和空間的輻射。
（3）敏感器件，指容易被干擾的物件。
如：A/D、D/A變換器，單片機，數位IC，弱信號放大器等。
抗干擾設計的基本原則是：抑制干擾源，切斷干擾傳播路徑，提高敏感器件的抗干擾性能。
（類似於傳染病的預防）1. 抑制干擾源抑制干擾源就是盡可能的減小干擾源的du/dt，di/dt。
這是抗干擾設計中最優先考慮和最重要的原則，常常會起到事半功倍的效果。
減小干擾源的du/dt主要是通過在干擾源兩端並聯電容來實現。
減小干擾源的di/dt則是在干擾源回路串聯電感或電阻以及增加續流二極體來實現。
抑制干擾源的常用措施如下：（1）繼電器線圈增加續流二極體，消除斷開線圈時產生的反電動勢干擾。
僅加續流二極體會使繼電器的斷開時間滯後，增加穩壓二極體後繼電器在單位時間內可動作更多的次數。
（2）在繼電器接點兩端並接火花抑制電路（一般是RC串聯電路，電阻一般選幾K 到幾十K，電容選0.01uF），減小電火花影響。
（3）給電機加濾波電路，注意電容、電感引線要儘量短。
（4）電路板上每個IC要並接一個0.01μF～0.1μF高頻電容，以減小IC對電源的影響。
注意高頻電容的佈線，連線應靠近電源端並儘量粗短，否則，等於增大了電容的等效串聯電阻，會影響濾波效果。
（5）佈線時避免90度折線，減少高頻雜訊發射。
（6）可控矽兩端並接RC抑制電路，減小可控矽產生的雜訊（這個雜訊嚴重時可能會把可控矽擊穿的）。
按干擾的傳播路徑可分為傳導干擾和輻射干擾兩類。
所謂傳導干擾是指通過導線傳播到敏感器件的干擾。
高頻干擾雜訊和有用信號的頻帶不同，可以通過在導線上增加濾波器的方法切斷高頻干擾雜訊的傳播，有時也可加隔離光耦來解決。
電源雜訊的危害最大，要特別注意處理。
所謂輻射干擾是指通過空間輻射傳播到敏感器件的幹擾。
一般的解決方法是增加干擾源與敏感器件的距離，用地線把它們隔離和在敏感器件上加蔽罩。
2. 切斷干擾傳播路徑的常用措施如下：（1）充分考慮電源對單片機的影響。
電源做得好，整個電路的抗干擾就解決了一大半。
許多單片機對電源雜訊很敏感, 要給單片機電源加濾波電路或穩壓器，以減小電源雜訊對單片機的干擾。
比如，可以利用磁珠和電容組成π形濾波電路，當然條件要求不高時也可用100Ω電阻代替磁珠。
（2）如果單片機的I/O口用來控制電機等雜訊器件，在I/O口與噪音源之間應加隔離（增加π形濾波電路）。
控制電機等雜訊器件，在I/O口與噪音源之間應加隔離（增加π形濾波電路）。
（3）注意晶振佈線。
晶振與單片機引腳儘量靠近，用地線把時鐘區隔離起來，晶振外殼接地並固定。
此措施可解決許多疑難問題。
（4）電路板合理分區，如強、弱信號，數位、類比信號。
盡可能把干擾源（如電機，繼電器）與敏感元件（如單片機）遠離。
（5）用地線把數位區與類比區隔離，數位地與類比地要分離，最後在一點接於電源地。
A/D、D/A晶片佈線也以此為原則，廠家分配A/D、D/A晶片引腳排列時已考慮此要求。
（6）單片機和大功率器件的地線要單獨接地，以減小相互干擾。
大功率器件盡可能放在電路板邊緣。
（7）在單片機I/O口，電源線，電路板連接線等關鍵地方使用抗干擾元件如磁珠、磁環、電源濾波器，遮罩罩，可顯著提高電路的抗干擾性能。
3. 提高敏感器件的抗干擾性能提高敏感器件的抗干擾性能是指從敏感器件這邊考慮儘量減少對干擾雜訊的拾取，以及從不正常狀態儘快恢復的方法。
提高敏感器件抗干擾性能的常用措施如下：（1）佈線時儘量減少回路環的面積，以降低感應雜訊。
（2）佈線時，電源線和地線要儘量粗。
除減小壓降外，更重要的是降低耦合雜訊。
（3）對於單片機閒置的I/O口，不要懸空，要接地或接電源。
其他IC的閒置端在不改變系統邏輯的情況下接地或接電源。
（4）對單片機使用電源監控及看門狗電路，如：IMP809，IMP706，IMP813，X25043，X25045等，可大幅度提高整個電路的抗干擾性能。
（5）在速度能滿足要求的前提下，儘量降低單片機的晶振和選用低速數位電路。
（6）IC器件儘量直接焊在電路板上，少用IC座。
我先說說我在這方面的經驗吧！不當之處請指正，有好經驗與心得也請大方貢獻！軟體方面：1、我習慣於將不用的代碼空間全清成“0”，因為這等效於NOP，可在程式跑飛時歸位元；2、在跳轉指令前加幾個NOP，目的同1；3、在無硬體WatchDog時可採用軟體類比WatchDog，以監測程式的運行；4、涉及處理外部器件參數調整或設置時，為防止外部器件因受干擾而出錯可定時將參數重新發送一遍，這樣可使外部器件儘快恢復正確；5、通訊中的抗干擾，可加數據校驗位，可採取3取2或5取3策略；6、在有通訊線時，如I^2C、三線制等，實際中我們發現將Data線、CLK線、INH線常態置為高，其抗干擾效果要好過置為低。
硬體方面：1、地線、電源線的部線肯定重要了！2、線路的去偶；3、數、模地的分開；4、每個數字元件在地與電源之間都要104電容；5、在有繼電器的應用場合，尤其是大電流時，防繼電器觸點火花對電路的干擾，可在繼電器線圈間並一104和二極體，在觸點和常開端間接472電容，效果不錯！6、為防I/O口的串擾，可將I/O口隔離，方法有二極體隔離、門電路隔離、光偶隔離、電磁隔離等；7、當然多層板的抗干擾肯定好過單面板，但成本卻高了幾倍。
8、選擇一個抗干擾能力強的器件比之任何方法都有效，我想這點應該最重要。
因為器件天生的不足是很難用外部方法去彌補的，但往往抗干擾能力強的就貴些，抗干擾能力差的就便宜，正如臺灣的東東便宜但性能卻大打折扣一樣！主要看各位的應用場合了印製線路板設計經驗點滴在研製帶處理器的電子產品時，如何提高抗干擾能力和電磁相容性？1. 下面的一些系統要特別注意抗電磁干擾：(1) 微控制器時鐘頻率特別高，匯流排週期特別快的系統。
(2) 系統含有大功率，大電流驅動電路，如產生火花的繼電器，大電流開關等。
(3) 含微弱類比信號電路以及高精度A/D變換電路的系統。
2、為增加系統的抗電磁干擾能力採取如下措施：(1) 選用頻率低的微控制器：選用外時鐘頻率低的微控制器可以有效降低雜訊和提高系統的抗干擾能力。
同樣頻率的方波和正弦波，方波中的高頻成份比正弦波多得多。
雖然方波的高頻成份的波的幅度，比基波小，但頻率越高越容易發射出成為噪音源，微控制器產生的最有影響的高頻雜訊大約是時鐘頻率的3倍。
(2) 減小信號傳輸中的畸變微控制器主要採用高速CMOS技術製造。
信號輸入端靜態輸入電流在1mA左右，輸入電容10PF左右，輸入阻抗相當高，高速CMOS電路的輸出端都有相當的帶載能力，即相當大的輸出值，將一個門的輸出端通過一段很長線引到輸入阻抗相當高的輸入端，反射問題就很嚴重，它會引起信號畸變，增加系統雜訊。
當Tpd＞Tr時，就成了一個傳輸線問題，必須考慮信號反射，阻抗匹配等問題。
信號在印製板上的延遲時間與引線的特性阻抗有關，即與印製線路板材料的介電常數有關。
可以粗略地認為，信號在印製板引線的傳輸速度，約為光速的1/3到1/2之間。
微控制器構成的系統中常用邏輯電話元件的Tr（標準延遲時間）為3到18ns之間。
在印製線路板上，信號通過一個7W的電阻和一段25cm長的引線，線上延遲時間大致在4~20ns之間。
也就是說，信號在印刷線路上的引線越短越好，最長不宜超過25cm。
而且過孔數目也應儘量少，最好不多於2個。
當信號的上升時間快於信號延遲時間，就要按照快電子學處理。
此時要考慮傳輸線的阻抗匹配，對於一塊印刷線路板上的集成塊之間的信號傳輸，要避免出現Td＞Trd的情況，印刷線路板越大系統的速度就越不能太快。
用以下結論歸納印刷線路板設計的一個規則：信號在印刷板上傳輸，其延遲時間不應大於所用器件的標稱延遲時間。
(3) 減小信號線間的交叉干擾：A點一個上升時間為Tr的階躍信號通過引線AB傳向B 端。
信號在AB線上的延遲時間是Td。
在D點，由於A點信號的向前傳輸，到達B點後的信號反射和AB線的延遲，Td時間以後會感應出一個寬度為Tr的頁脈衝信號。
在C點，由於AB上信號的傳輸與反射，會感應出一個寬度為信號在AB線上的延遲時間的兩倍，即2Td 的正脈衝信號。
這就是信號間的交叉干擾。
干擾信號的強度與C點信號的di/at有關，與線間距離有關。
當兩信號線不是很長時，AB上看到的實際是兩個脈衝的迭加。
CMOS工藝製造的微控制由輸入阻抗高，雜訊高，雜訊容限也很高，數位電路是迭加100~200mv雜訊並不影響其工作。
若圖中AB線是一類比信號，這種干擾就變為不能容忍。
如印刷線路板為四層板，其中有一層是大面積的地，或雙面板，信號線的反面是大面積的地時，這種信號間的交叉干擾就會變小。
原因是，大面積的地減小了信號線的特性阻抗，信號在D端的反射大為減小。
特性阻抗與信號線到地間的介質的介電常數的平方成反比，與介質厚度的自然對數成正比。
若AB線為一類比信號，要避免數位電路信號線CD對AB的干擾，AB線下方要有大面積的地，AB線到CD線的距離要大於AB線與地距離的2~3倍。
可用局部遮罩地，在有引結的一面引線左右兩側布以地線。
(4) 減小來自電源的雜訊電源在向系統提供能源的同時，也將其雜訊加到所供電的電源上。
電路中微控制器的重定線，中斷線，以及其他一些控制線最容易受外界雜訊的干擾。
電網上的強干擾通過電源進入電路，即使電池供電的系統，電池本身也有高頻雜訊。
類比電路中的類比信號更經受不住來自電源的干擾。
(5) 注意印刷線板與元器件的高頻特性在高頻情況下，印刷線路板上的引線，過孔，電阻、電容、接插件的分佈電感與電容等不可忽略。
電容的分佈電感不可忽略，電感的分佈電容不可忽略。
電阻產生對高頻信號的反射，引線的分佈電容會起作用，當長度大於雜訊頻率相應波長的1/20時，就產生天線效應，雜訊通過引線向外發射。
印刷線路板的過孔大約引起0.6pF的電容。
一個積體電路本身的封裝材料引入2~6pF電容。
一個線路板上的接插件，有520nH的分佈電感。
一個雙列直扡的24引腳積體電路扡座，引入4~18nH的分佈電感。
這些小的分佈參數對於這行較低頻率下的微控制器系統中是可以忽略不計的；而對於高速系統必須予以特別注意。
(6) 元件佈置要合理分區元件在印刷線路板上排列的位置要充分考慮抗電磁干擾問題，原則之一是各部件之間的引線要儘量短。