一位加法器(数电)
实验二：用一位全加器设计一个四位的加法器
实验二：用一位全加器设计一个四位的加法器1.实验目的熟悉软件MAX+plusII掌握E D A实验仪的使用方法2.实验内容a.利用一位全加器设计一个四位的加法器b.利用MAX+plusⅡ软件，对下图所示的逻辑图进行编译和仿真，并选择器件进行定时分析。
3.实验过程a)建立项目文件夹,取名为s_a d d e rb)输入设计项目和存盘(附上原理图)(1)在原理图编辑窗口中插入4个一位全加器。
(2)再将它们联接成一个四位的加法器。
(3)输入两个4位的二进制数，输出一个4位的和，一位进位。
(4)A3A2A1A0+B3B2B1B0=S3S2S1S0进位C4(5)为了使输入输出的线减少，可以使用总线加标号的画法。
(6)单条线间的联接也可以用标号联接，减少走线的长度，使图面简洁明了。
c)将设计项目设置成工程文件d)选择目标器件并编译首先选择最后实现本项设计的目标器件；其次对工程文件进行编译，综合和适配等操作，最后消去Q u a r t u s，完成编译。
e)时序仿真(附波形图)首先建立波形文件，输入信号点，其次设置波形参量，设定访真时间，加上输入信号，文件存盘，运行访真器件，观察分析加法访真波形，打开时序分析器，精确测量加法器输入和输出波形间的延长量f)引脚锁定加法器选用结构图1, 引脚对应情况实验板位置加法器信号通用目标器件引脚名目标器件EP1K30TC144引脚号键4 a0 PIO12 26键4 a1 PIO13 27键4 a2 PIO14 28键4 a3 PIO15 29键3 b0 PIO8 20键3 b1 PIO9 21键3 b2 PIO10 22键3 b3 PIO11 23数码管8 s0 PIO28 68数码管8 s1 PIO29 69数码管8 s2 PIO30 70数码管8 s3 PIO31 72发光二级管D8 c4 PIO39 86g)编译并编程下载,硬件测试逻辑功能加法器输入输出键1(a[3..0]) 键2(b[3..0]) c4 S[3..0]低低低低低高低高高低低高高高高低4.实验结果(分析电路功能)5.遇到问题及解决方法(1)在连接原理图的时候，会遗漏某些字母或是忘记连接某些线，造成实验无法运行。
第8讲 数电 中规模 加法器..
真值表 A
0 0 0 0 1 1 1 1
B
0 0 1 1 0 0 1 1
CI
0 1 0 1 0 1 0 1
CO F 0 0 0 1 0 1 1 1 0 1 1 0 1 0 0 1
分析： （3）分析逻辑功能 ：
A B
0
=1 =1
0
& &
0
0 0
& =1
0
F
0
0
0
CI
0
输入有奇数个1时，F=1；
0
CO F 0 0 0 1 0 1 1 1 0 1 1 0 1 0 0 1
1位全加器的逻辑符号
Bi C i-1
∑
CO
CI
F A B CI
CO ( A B) CI AB
用异或门构成全加器
CI =1 F A B
=1
&
>1 CO
&
F A B CI
CO ( A B) CI AB
4位全加器的逻辑符号为全加器实现的是二进制数的加法因此若某一逻辑函数的输出恰巧等于输入代码所表示的数加上另一常数或另一组输入代码时适合用全加器实现
4.2单元级组合逻辑电路的介绍、分析与应用
4.2.1加法器 1.半加器（Half Adder）
不考虑低位进位,将两个1位二进制数相加的逻辑运算 • 半加器的真值表
4位全加器的逻辑符号为
0
3
CO
}
0
}
}
0
P
Q
3
3
CI
全加器实现的是二进制数的加法，因此若某一逻辑函数 的输出恰巧等于输入代码所表示的数加上另一常数或另 一组输入代码时，适合用全加器实现。全加器一般可以 构成代码转换电路、加减运算电路等。
数电加减运算电路课程设计
西安建筑科技大学华清学院课程设计（论文）课程名称：数字电子技术基础题目：加减法运算电路院（系）：机械电子工程系专业班级：电子信息科学与技术0801班******学号：**********指导教师：***2010年 12月 28日目录一、设计任务 (3)二、设计方案 (3)三、电路设计 (5)四、电路图的仿真及检测 (10)五、收获与心得体会 (13)加减运算电路设计第一部分设计任务一、设计任务1、设计一个一位十进制并行加/减法运算电路；通过按键输入被减数和减数，并设置+、-号按键；允许减数大于被减数，负号可采用数码管或其他显示器件，并利用LED灯显示计算结果。
2、提出至少两种设计实现方案，并优选方案进行设计。
二、设计目的1、综合运用相关课程中所学到的知识去完成设计课题。
2、熟悉常用芯片和电子器件的类型及特性，掌握合理选用器件的原则。
3、学会电路的设计与仿真。
4、通过查阅手册和相关文献资料，培养学生独立分析和解决问题的能力。
5、培养严肃认真的工作作风和严谨的科学态度。
第二部分设计方案一、设计电路原理图2-1加减运算原理框图如图2-1所示第一步置入两个四位二进制数。
例如（1001）2,（0011）2和（0101）2，（1000）2，同时在两个七段译码显示器上显示出对应的十进制数9，3和5，8。
第二步通过开关选择加（减）运算方式；第三步若选择加运算方式所置数送入加法运算电路进行运算；同理若选择减运算方式，则所置数送入减法运算电路运算；第四步前面所得结果通过另外两个七段译码器显示。
即：若选择加法运算方式，则（1000）2+（0110）2=（1110）2十进制8+6=14 并在七段译码显示器上显示14。
若选择减法运算方式，则（0101）2-（1000）2=（10011）2十进制5-8= -3 并在七段译码显示器上显示-3。
二、运算方案1、方案一通过开关J1——J8接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U10和U13分别显示所置入的两个数。
数电综合课件-数据选择器(MUX)
CD AB 00 01 11 10
00 1 1
01
11
11 1
1
10 1 1 1
(a) 圖 4.2.28
C AB 0 1 降維D 00 1
01 1
11 D D 10 D 1
D5
D6 D7
A2～A0：地址輸入端； D7～D0 ：數據輸入端； EＮ：使能端； Y：輸出端；
圖 4.2.22 ( b )簡化符號
EN 1 D0 D1 D2 D3
D4 D5 D6 D7
A0
1
1
A1
1
1
A2
1
1
& ≥1
Y 1Y
Vcc D4 D5 D6 D7 A0 A1 A2
16 15 14 13 12 11 10 9
0
(A<B) i
B0
B0
B4
B1
B1
F A<B
B5
B2
B2
B6
B3
B3
B7
圖 4.2.30
A0
A 1 7 48 5
A2
F A>B
A3
(A>B) i
(A=B) i F A=B
Байду номын сангаас
(A<B) i
B0
B1
F A<B
B2
B3
F A>B F A=B F A<B
(2) 並聯方式
A 15---12 B 15---12
超前进位加法器
超前进位加法器超前进位加法器是一种重要的数电电路，广泛应用于计算机和其他电子设备中。
它的作用是在进行多位数相加时，实现进位的自动计算和传递，从而提高计算速度和准确性。
本文将对超前进位加法器进行详细介绍。
超前进位加法器是一种基于逻辑门电路的加法器。
它的设计理念是通过预先检测进位，减少进位的传输延迟，从而加快计算速度。
对于一位加法器来说，传统的进位加法器需要等待当前位的进位计算完成后，才能进行下一位的计算。
而超前进位加法器在当前位计算的同时，预先计算下一位的进位，从而节省了计算时间。
超前进位加法器的基本原理是利用逻辑门的延迟特性实现进位的预先计算。
常见的超前进位加法器包括Ripple Carry Adder（RCA）、Carry Select Adder（CSA）和Carry Lookahead Adder（CLA）。
这些加法器在实现进位预先计算的方式上有所不同，但核心思想都是一样的。
以Ripple Carry Adder为例，它由多个全加器级联而成。
全加器是一种可以同时实现两位相加和进位计算的电路。
Ripple Carry Adder通过将多个全加器级联，实现了对多位数相加的计算。
在每个全加器中，除了计算两位之和外，还需要计算当前位的进位。
传统的Ripple Carry Adder需要等待前一位的进位计算完成后，才能进行下一位的计算，而这就导致了较长的计算时间。
而超前进位加法器则在每个全加器中预先计算下一位的进位。
通过利用逻辑门的传输延迟，将当前位的进位信号传递到下一位，实现了进位的预先计算。
这样，在当前位的计算完成后，下一位的进位已经预先计算好了，从而减少了计算时间。
超前进位加法器在计算速度上有显著的优势。
相比传统的进位加法器，它能够减少计算时间，提高计算效率。
对于大规模的数值计算，超前进位加法器能够显著缩短计算时间，提高计算速度。
这对于例如计算机科学、数据处理和通信等领域的应用非常重要。
除了计算速度的优势，超前进位加法器在准确性上也有一定的优势。
数电基本知识点总结
数电基本知识点总结数电（数字电子技术）是研究数字信号的产生、处理、传输和存储的科学与技术。
在现代社会中，数字电子技术已经深入各个领域，发挥着重要作用。
本文将从几个基本知识点入手，总结数电的一些基本概念和原理。
一、二进制二进制是数电中最基础的概念之一。
在二进制系统中，只存在两个数字0和1，这两个数字代表了电路中的两个状态。
二进制系统的优势在于可以方便地进行数值表示和逻辑运算。
在二进制中，每个位上的数值表示的是2的幂次。
例如，二进制数1101表示的是1*2^3 + 1*2^2 + 0*2^1 + 1*2^0 = 13。
二、逻辑门逻辑门是数电中常见的基本电路，用于实现特定的逻辑功能。
最常见的逻辑门包括与门、或门和非门。
与门的输出只有当所有输入都是高（1）时才为高，否则为低（0）。
或门的输出只有当任一输入为高时才为高，否则为低。
非门则是将输入取反，即输入为高时输出低，输入低时输出高。
逻辑门可以通过组合和级联的方式构成复杂的逻辑电路，实现各种复杂的逻辑功能。
三、触发器触发器是用于存储数据的元件，也是数字电子中的重要组成部分。
最常见的触发器是D触发器和JK触发器。
D触发器具有存储功能，利用时钟信号确定存储的时间，而JK触发器则具有存储与反转的功能。
触发器可以用于存储状态、实现时序控制和生成频率分频信号等。
四、进位加法器进位加法器是用于进行二进制数加法的电路。
最简单的进位加法器是半加器，可以实现两个一位二进制数的加法。
而全加器则可以实现三个一位二进制数的加法，并考虑了进位的情况。
进一步地，多个全加器可以级联构成更高位数的加法器，实现多位二进制数的加法运算。
五、时序控制时序控制是数字电子中的重要内容之一，它涉及到电路的时序运算以及各个部件之间的时序关系。
时序控制可以实现各种复杂的功能，例如计时器、状态机等。
常用的时序控制电路有时钟发生器、时钟分频电路、计数器等。
总结起来，数电是研究数字信号的产生、处理、传输和存储的科学与技术。
数电知识点总结
数电知识点总结数电（数位电子）是一门研究数字电子技术的学科，涉及到数字电路、数字信号处理、数字系统等多个方面的知识。
数字电子技术已经成为现代电子工程技术的基础，并且在通信、计算机、控制、显示、测量等领域都有广泛的应用。
本文将从数字电路、数字信号处理和数字系统三个方面对数电的知识点进行总结。
1. 数字电路数字电路是将数字信号作为输入、输出，通过逻辑门、存储器等数字元器件完成逻辑运算和信息处理的电路。
数字电路是实现数字逻辑功能的基本组成单元，包括组合逻辑电路和时序逻辑电路两种类型。
1.1 组合逻辑电路组合逻辑电路是由若干逻辑门进行组合而成的电路，其输出仅取决于当前输入的组合，不受到电路内过去的状态的影响。
组合逻辑电路主要包括门电路（与门、或门、非门等）、编码器、译码器、多路选择器、加法器、减法器等。
常用的集成逻辑门有 TTL、CMOS、ECL、IIL 四种族类。
常见的集成逻辑门有 TTL、 CMOS、 ECL、 IIL 四种。
1.2 时序逻辑电路时序逻辑电路是组合电路与触发器相结合，结构复杂。
时序逻辑电路主要包括触发器、寄存器、计数器、移位寄存器等。
在传统的 TTL 集成电路中，触发器主要有 RS 触发器、 JK触发器、 D 触发器和 T 触发器四种。
在 CMOS 集成电路中一般用 T 触发器，D 触发器和 JK 触发器等。
2. 数字信号处理数字信号处理（DSP）是利用数字计算机或数字信号处理器对连续时间的信号进行数字化处理，包括信号的采样、量化和编码、数字滤波、谱分析、数字频率合成等基本处理方法。
数字信号处理已广泛应用于通信、音频、视频、雷达、医学影像等领域。
2.1 信号采样和量化信号采样是将连续时间信号转换为离散时间信号的过程，采样频率必须高于信号频率的两倍才能保证信号的完全重构。
信号量化是将采样得到的连续幅度信号转换为一个有限数目的离散的幅度值的过程，量化误差会引入信号失真。
2.2 数字滤波数字滤波是利用数字计算机对数字信号进行特定频率成分的增益或者衰减的处理过程。
1 一位全加器及四位全加器
1.掌握MAX+plusⅡ的使用方法。
2.掌握原理图输入的设计方法。
3.学习利用一位全加器设计多位全加器的方法。
设计要求
用原理图设计全加器
设计思路
设计原理图及源程序
仿真波形图
实验结果
问题讨论
1.试比较利用卡诺图直接设计四位全加器和利用一位全加器设计四位全加器这两种方法的优缺点。
答：卡诺图直接设计四位全加器的优点是：没有进行产生逻辑，运算速度快。一位全加器设计四位全加器是串行进位方式是将全加器级联构成多位加法器。通常，并行加法器比串行级联加法器占用更多的资源，并且随着位数的增加，相。
2.本实验中设计的4位全加器有何缺陷？
答：这种全加器的最大缺点是运算速度慢。在最不利的的情况下，做一次加法运算需要经过四个全加器的传输延迟时间才能得到稳定可靠的运算结果
教师评分
操作成绩
报告成绩
教师签名
日期
设计要求设计要求用原理图设计全加器设计思路设计思路11111?????????????iiiiiiiiiiiiiiiiiiiicbcabaccbacbacbacbas设计原理图及源程序设计原理图及源程序仿真波形图仿真波形图实验结果实验结果问题讨论问题讨论
EDA实验报告书
姓名学号实验时间
课题名称
一位全加器及四位全加器
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《电子技术课程设计报告》题目：一位加法器
学院：工程学院
专业：07级电气工程及其自动化
班级：07级1班23号
姓名：王晓龙
指导教师：李斌李芝兰
2009年12月9 日
目录
1.课程设计目的 (2)
2.课程设计题目描述和要求 (2)
3.1课程设计报告内容 (2)
3.2论述方案的各部分工作原理 (2)
3.3设计方案的图表 (9)
3.4编写设计说明书 (9)
4.总结 (10)
1.课程设计目的
课程设计是培养我们学生综合运用所学知识,发现,提出,分析和解决实际问题,锻炼实践能力的重要环节,是对学生实际工作能力的具体训练和考察过程.随
着科学技术发展的日新日异，数字电子技术已经成为当今计算机应用中重要的基础领域，在生活中可以说得是无处不在。
因此作为二十一世纪的大学来说掌握运用数字电子技术及逻辑电路的开发技术是十分重要的。
（1）了解基本的逻辑门电路。
（1）在实际应用中学会编码器译码器的作用和工作方式。
（1）提高自己的动手动脑能力，将在课堂上学到的知识应用到实际当中。
2.课程设计题目描述和要求
题目：一位加法器
要求：（1）利用基本逻辑门电路和编码器，译码器及计数器完成电路（2）用LED管显示
3.课程设计报告内容
3.1 设计方案的选定与说明；
利用逻辑门电路实现两个二进数相加并求出和的组合线路。
键盘输入数字，编码器，逻辑门电路，计数器，译码器驱动器，使其达到一位数加法运算。
我设计的数字系统中输入数字，所以需要编码功能的逻辑电路实现编码，因为为一位加法，所以输入为0~9十个按键。
通过8421BCD编译，利用基本逻辑门电路实现加法运算，因为没有小数部分运算，无小数点，因此我选用74HC4511译码驱动器连接7段式LED显示管读出结果。
3.2论述方案的各部分工作原理；
编码器部分盘输入逻辑电路就是由编码器组成。
图1是用十个按键和门电路组成的8421码编码器，其功能如表1所示，其中S0～S9代表十个按键，即对应十进制数0～9的输入键，它们对应的输出代码正好是8421BCD 码，同时也把它们作为逻辑变量，ABCD 为输出代码(A为最高位)，GS为控制使能标志。
对功能表和逻辑电路进行分析，都可得知：①该编码器为输入低电平有效；
②在按下S0～S9中任意一个键时,即输入信号中有一个为有效电平时，GS ＝1，代表有信号输入，而只有S0～S9均为高电平时GS＝0，代表无信号输入,此时的输出代码0000为无效代码。
由此解决了前面提出的如何区分两种情况下输出都是全0的问题。
优先编码器：允许同时输入两个以上的有效编
码信号。
当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。
图1 用十个按键和门电路组成的8421BCD码编码器
主要根据全加器原理设计，全加器是实现两个一位二进制数及低位来的进位数相加（即将三个一位二进制数相加），求得和数及向高位进位的逻辑电路。
由逻辑门电路构成的全加器有许多种如图2所示为与非门构成的全加器。
图2 用与或非门构成的一位全加器逻辑图
根据全加器功能，其真值表如表2所示。
表中A
i 及B
i
分别代表第i位的被加
数及加数，C
i 是低位来的进位，S
i
代表相加后得到的和位，C
i+1
代表向高位的进
位。
其逻辑符号示于图3-10，图中CI是进位输入端，CO是进位输出端。
图4-11为全加器的逻辑电路图。
表2 全加器真值表
首先根据真值表写出反函数即按“0”写表达式，并简化。
对上式取反得
3.3设计方案的图表
图7 设计方案思路
3.4编写设计说明书；
本产品可用于0~9的加法运算，分别由2个独立键盘输入（键盘由0~9十个按键组成）加数与被加数，传输到8421BCD编码器中进行编码后经逻辑门电路进行运算，再由译码器到7段式LED显示器显示出结果。
总体操作简单易懂。
产品所用原件列表
0~9键盘 2个
8421BCD编码器 2个
逻辑门电路若干
74HC4511编码器 3个
7段式LED数码显示 2个
4.总结
通过这次课程设计，加强了我们动手、思考和解决问题的能力。
在整个设计过程中，我们通过这个方案包括设计了一套电路原理和了解芯片的选择。
回顾起此次数字电子技术课程设计，至今我仍感慨颇多，的确，从查资料到定稿，从理论到实践，在设计过程中，经常会遇到这样那样的情况，就是心里想老着这样的接法可以行得通，但实际接上电路，总是实现不了，因此耗费在这上面的时间用去很多。
在将近两个星期的日子里，可以说得是苦多于甜，但是可以学到很多很多的的东西，同时不仅可以巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。
通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。
在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固，课程设计同时也是对课本知识的巩固和加强，由于课本上的知识太多，平时课间的学习并不能很好的理解和运用各个元件的功能，而且考试内容有限，所以在这次课程设计过程中，我们了解了很多元件的功能，并且对于其在电路中的使用有了更多的认识。
平时看课本时，有时问题老是弄不懂，做完课程设计，那些问题就迎刃而解了。
而且还可以记住很多东西。
比如一些芯片的功能，平时看课本，这次看了，下次就忘了，通过动手实践让我们对各个元件映象深刻。
认识来源于实践，实践是认识的动力和最终目的，实践是检验真理的唯一标准。
所以这个期末测试之后的课程设计对我们的作用是非常大的。
做课程设计确实很累，但当我们看到自己所做的成果时，心中也不免产生兴奋。
本次的课程设计为一位加法器，通过仔细的查阅资料和耐心的整理，使我深入的了解了半加器，全加器的功能及作用。
通过自己的思考，也对设计逻辑电路有了更深的认识。
经过努力这次课程设计顺利完成了，此次课程设计，学到了很多课内学不到的东西，比如独立思考解决问题，出现差错的随机应变，和与人合作共同提高，都受益非浅，今后的制作应该更轻松，自己也都能扛的起并高质量
的完成项目。
在此，感谢李斌老师和李芝兰老师的细心指导，也同样谢谢其他同学的无私帮助！在设计中也遇到了很多问题，最后在李斌老师和李芝兰老师的辛勤指导下，终于游逆而解。
同时，在李斌老师和李芝兰老师的身上我学得到很多实用的知识，在此，我向李斌，李芝兰老师表示感谢！同时，对给过我帮助的所有同学和两位指导老师再次表示忠心的感谢！
参考书目：
［1］高世忻，卢估成，陈力生，田红民等，《电子电路实验及应用课题设计》中国科学技术大学出版社，北京，2000年
［2］赵家贵主编，《电子电路设计》，中国计量出版社，北京，1998年
［3］鲍可进，赵志强，赵不贿等，《数字逻辑电路设计》，清华大学出版社，北京，2002年
［4］康华光，邹寿彬，秦臻，《电子技术基础》，高等教育出版社，北京，2006年。