CPRI协议
CPRI原理及测试解决方案
CPRI原理及测试解决方案（一）摘要分布式基站的基本结构与传统一体化基站有很大的不同，它将基站的基带部分(BBU/REC)和射频部分(RRU/RE/RRH)分离，分别作为单独的部分。
这种分布式结构具有配置灵活、工程建设方便、环境适应性强等优点，应用越来越广泛。
为了规范BBU和RRU 之间的接口标准，CPRI(Common Public Radio Interface)协议应运而生。
目前，CPRI 接口的测试已经成为业界关注的焦点。
R&S公司基于其强大的技术实力，于业界首先推出了基于CPRI接口的RRU和BBU测试解决方案，进一步完善了基站领域的测试需求，可以更好地为运营商、基站设备商、直放站厂商和检测机构提供相应的测试服务。
1 引言基站是由多个功能部分组成的，其中最主要的两个部分是基带部分和射频部分。
但在实用传统基站部署的网络中，基站的扩容却是运营商头疼的大问题。
这是由于传统基站的各个模块通常是集成在一起的，例如基带单元和射频单元通常是无法完全分离的，如果在基带单元资源紧张的情况下，需要进行扩容，增加基带单元的同时就必须增加射频单元，这将无法避免地导致射频部分的浪费。
而如果基站可以实现基站内的单元模块化，各模块之间各自独立，在上述情况下，就可以根据实际需要，实现只增加基带资源不增加射频资源的灵活配置，从而节省大量的设备成本。
现在新的3G/4G基站采用了开放架构，主要就是指基站的基带部分和射频部分之间采用了开放式的接口和标准协议，可分开放置；模块化则是开放架构概念的一种延伸，主要指基站的基带部分和射频部分无论从硬件还是软件上都自成一体，具有自己的功能，基带部分和射频部分相互独立。
图1所示为新一代开放式基站框图。
图1 开放式基站框图2003年6月，爱立信，华为，NEC，西门子和北电共同发起成立了通用公共无线接口(Common Public Radio Interface，CPRI)标准化组织。
cpri协议中文介绍
通用公共无线接口（CPRI）规范V2.0（中文）文档编号CPRI-003版本号 1.0文档名称：通用公共无线接口（CPRI）规范v2.0项目名称：通用公共无线接口（CPRI）项目负责人：编写2005 年 2 月25 日校对2005 年 3 月 5 日审核年月日批准年月日开发单位南京国人通信研发中心通用公共无线接口（CPRI）规范v2.0 Version1.0南京国人通信研发中心2005.2.25目录1概念 (5)2系统描述 (6)2.1定义/术语 (6)2.2系统结构 (9)2.3相关配置 (10)2.4功能描述 (12)2.4.1无线功能 (12)2.4.2CPRI控制功能 (13)3 接口指标 (14)3.1支持的无线标准 (14)3.2 操作范围 (14)3.3 拓扑结构/转换/多路技术 (14)3.4 带宽/容量/可测性 (15)3.4.1容量 (15)3.4.2用户平台IQ采样宽度 (15)3.4.3控制和管理平台BIT速率 (15)3.5同步/定时 (16)3.5.1频率同步 (16)3.5.2结构定时信息 (16)3.5.3链路定时精确度 (17)3.5.4 往返延时精度 (17)3.6 延时校准 (17)3.6.1单链路光缆往返延时 (17)3.6.2多跳连接的往返延时 (17)3.7链路维护 (18)3.8QOS (18)通用公共无线接口（CPRI）规范v2.0 Version1.0南京国人通信研发中心2005.2.253.8.2用户平台误比特率 (18)3.8.3控制和管理平台误比特率 (18)3.9启动 (19)3.9.1时钟启动时间 (19)3.9.2 即插即用 (19)4 接口规范 (22)4.1协议总结 (22)4.2物理层（LAYER 1）规范 (23)4.2.1线比特率 (23)4.2.2 物理层模式 (23)4.2.3电接口 (24)4.2.4光接口 (25)4.2.5线性编码 (25)4.2.6比特纠错和检测 (25)4.2.7帧结构 (25)4.2.8同步和定时 (38)4.2.9链路延时精度和电缆延时校准 (38)4.2.10物理层的链路维护 (41)4.3慢速控制和管理（C&M）信道数据链路层（LAYER 2）规范 (44)4.3.1MAC帧结构 (44)4.3.2媒体访问控制/数据映射 (45)4.3.3流控制功能 (45)4.3.4数据保护/重传机制 (45)4.4快速控制和管理（C&M）信道数据链路层（LAYER 2）规范 (45)4.4.1MAC帧结构 (46)4.4.2媒体访问控制/数据映射 (46)4.4.3流控制功能 (49)通用公共无线接口（CPRI）规范v2.0 Version1.0南京国人通信研发中心2005.2.254.5启动次序 (49)4.5.1概述 (49)4.5.2物理层启动定时器 (50)4.5.3状态描述 (51)4.5.4 转换描述 (57)5 互用性 (60)5.1之前及以后版本的兼容性 (60)5.1.1在CPRI固着最小控制信息的位置 (60)5.1.2CPRI中的保留带宽 (60)5.1.3 版本号 (61)5.1.4 CPRI帧结构中的规范版本 (61)5.2 遵从 (61)6附录 (62)6.1延时校准实例（提供信息） (62)6.3 网络（提供信息） (64)6.3.1概念 (64)6.3.2SAPCM通过RE的接收与传送 (64)6.3.3SAPIQ通过RE的接收与传送 (65)6.3.4SAPS通过RE的接收与分配 (65)6.3.5通过RE信号化CPRI物理层的接收与传送 (65)6.3.6BIT率变换 (66)7 缩写表 (66)8 参考文献 (68)通用公共无线接口（CPRI）规范v2.0 Version1.0南京国人通信研发中心2005.2.251概念通用公共无线接口（CPRI）联盟是一个工业合作组织，致力于从事无线基站内部无线设备控制中心（简称REC）及无线设备（简称RE）之间主要接口规范的制定工作。
基于CPRI协议的5G基带数据传输技术的研究与实现
中的数据（高位）和RAM读出数据（低位）的组合。 (5)无效帧设置 在CPRI协议中，256个基本帧组成一个超帧，
这256个基本帧的控制字被划分为64个子通道， 编号Ns=0,1,…,63；每个通道4个控制字，编号 Xs=0,1,2,3。可以用Ns和Xs表示一个基本帧在超帧中 的编号。Xilinx的CPRI核在tx端和tx端模式中都会输出 ns和xs编号，需要注意tx端在iq_tx_enable信号有效 时，vendor_tx_ns/xs指示的是下一帧的编号，而rx端 在basic_frame_first_word信号有效时指示的是上一帧 的编号。CPRI核的通道编号的时序逻辑如图9、图10所 示。
一个超帧的256个控制字按照每4个字一组被分成 64个子信道所示。子信道用Ns来表示，Ns=0…63，每 个子信道里的控制字序号 Xs=0…3，一个超帧的控制 字序号 X=Ns+64×Xs，取值范围为0…255。在数据传 输过程中，基本帧中的控制字首先被传输，超帧中控制 字与IQ数据交替进行传输，图4为单个超帧在时序上的 子信道和控制字的说明。对于子信道0，除了同步控制 字（Xs=0），控制字节#Z.X.Y（Y≥1）的内容是保留的 （“r”）。对于子信道2，控制字节# Z.X.Y（Y≥1）的 内容是保留的（“r”）。
后，用两个帧的时间输出[4]。 3.2 算法设计
(1)乒乓缓存 设立两个缓存，编号i=0或1，将当 前输入的数据缓存至缓存器i，下一个帧 内从缓存器i输出，同时把新的数据读入 缓存器～i（i的反），交替进行读入和读 出。 (2)比特重填 我们考虑了两种基于缓存的比特重 填方法，根据缓存器的硬件实现的不 同，分为普通寄存器数组缓存和RAM核 +小寄存器缓存。不论是那种缓存算法， 都应实现用一个帧时间缓存，在下一个 帧时间输出（发端与新一帧帧头同步， 收端需延迟一个周期），实现连续的输 入输出。 (3)普通寄存器数组缓存 用例如下面的语句构建普通的寄存器数组：Reg [31:0] buffer [0:127]; 其中0～63和64～127号寄存器分别构成0、1两个 缓存器，可用地址最高比特区分。 在发端，缓存时连续缓存每个完整的32 bit输入， 读出时进行比特重组。设置两个变量，s表示当前输出 的第一个符号在原始帧中的编号，b表示第一个符号已 经输出过的比特数。则转换器的输出可以用图7的符号 合并逻辑构成： 在收端，缓存时就将每个周期的32 bit拆开放置在 缓存器的两个相邻位置中，缓存逻辑可以如图8表示。 输出则直接从缓存器中读出即可。 由此可以看出，这种缓存逻辑和RAM的最大不同 是，会在同一个周期内对两个寄存器进行写入或读取， 这在标准的RAM核里是不会出现的。 (4)RAM核+小寄存器缓存 用Vivado的IP Catalog工具生成一个Simple Dual Port RAM核，宽度32 bit，深度128。该核包含读/写地 址、读/写数据、写使能、时钟信号等端口。RAM可以
cpri协议
cpri协议CPRI（Common Public Radio Interface）协议是一种用于无线通信系统中的光纤接口协议，主要用于连接基站无线电单元（RRH）和基带处理单元（BBU）。
它提供了一种高速、可靠的通信方式，使得无线信号可以通过光纤进行传输，从而减少了系统中的损耗和干扰，提高了系统的性能和可靠性。
CPRI协议定义了RRH和BBU之间的接口规范，包括逻辑、电气和光学特性。
它规定了数据传输的格式、速率和容量，并提供了相应的控制和管理功能。
CPRI协议可以在不同厂商的设备之间进行互操作，为无线通信系统的发展提供了更大的灵活性和可扩展性。
CPRI协议的主要特点之一是其高速传输能力。
根据不同的版本和配置，CPRI协议的速率可以达到2.5 Gbps、3.072 Gbps或6.144 Gbps。
这种高速传输能力可以满足无线通信系统中复杂的数据传输需求，保证信号的实时性和准确性。
此外，CPRI协议还具有低延迟和高可靠性的特点。
由于无线信号需要经过光纤传输，将无线接收机和无线发送机分离开来，可以大大减少无线信号在传输过程中的延迟。
同时，CPRI协议还提供了多种错误检测和纠正机制，保证数据传输的可靠性，并快速响应故障和异常情况。
CPRI协议还具有灵活的配置能力。
CPRI协议支持不同的信道带宽、载波和调制方案，可以适应不同的无线通信系统的需求。
此外，CPRI协议还支持动态重配置、自动协商和自动适配等功能，使得系统的管理和维护工作更加简单和方便。
综上所述，CPRI协议是一种在无线通信系统中广泛应用的光纤接口协议。
它通过高速、可靠的数据传输、低延迟和灵活的配置能力，提高了无线通信系统的性能和可靠性。
随着无线通信系统的发展，CPRI协议将继续发挥重要作用，并不断演化和创新，以满足不断变化的需求。
5G网络的部署-CPRI
5G网络的部署SA（Standalone,独立组网）NSA（Non-Standalone,非独立组网）CPRI：（Common Public Radio Interface）：通用公共无线电接口RRU至BBU之间的通信协议,Fronthaul(前传)多集中在分析BBU与RRU之间的传统的CPRI接口。
目前LTE系统中，2x2 MIMO，20MHz小区带宽，峰值速率170Mbps，所需的CPRI带宽约为2.5Gbps。
随着载波数和MIMO流数的增加，CPRI带宽资源也几乎成倍增长。
5G的话准确的就是指AAS与DU之间或CU之间的通信网络，即拉远光纤建立的传输网络，CPRI是两者之间的通信协议，AAS光口一般叫做CPRI接口或eCPRI接口“回传”是指从基站到基站控制器之间的网络，可以是PTN/MSTP/OTN组网Hybrid口（混合型接口）ICMP：协议是一种面向无连接的协议，用于传输出错报告控制信息它属于网络层协议从技术角度来说，ICMP就是一个“错误侦测与回报机制”，其目的就是让我们能够检测网路的连线状况﹐也能确保连线的准确性。
当路由器在处理一个数据包的过程中发生了意外，可以通过ICMP向数据包的源端报告有关事件其功能主要有：侦测远端主机是否存在，建立及维护路由资料，重导资料传送路径（ICMP重定向），资料流量控制。
ICMP在沟通之中，主要是透过不同的类别(Type)与代码(Code) 让机器来识别不同的连线状况。
ICMP 是个非常有用的协议﹐尤其是当我们要对网路连接状况进行判断的时候一个新搭建好的网络，往往需要先进行一个简单的测试，来验证网络是否畅通；但是IP协议并不提供可靠传输。
如果丢包了，IP协议并不能通知传输层是否丢包以及丢包的原因。
所以我们就需要一种协议来完成这样的功能–ICMP协议。
RSL：Recevice Signal Level 接收信号电平TSL：发送信号电平RSSI 接收信号强度指示RSSI电压（实际上是电压表的值）与RSL有直接关系.。
ltebbu和rru之间的接口是什么协议
ltebbu和rru之间的接⼝是什么协议
CPRI协议定义了两个协议层。
两个协议层为物理层(L1)和数据链路层(L2)。
在物理层中，将上层接⼊点的传输数据进⾏复/分接，并采⽤8B/10B编解码，通过光模块串⾏收发数据。
数据链路层定义了⼀个同步的帧结构，包含基本帧和超帧(由256个基本帧组成)，数据在L2层中，通过CPRI固定的帧结构形式进⾏相应的成帧和解帧处理。
基带处理单元(BBU)和射频拉远单元(RRU)之间可以通过⼀条或多条CPRI数据链路来连接，每条CPRI数据链路⽀持614．4Mbps、1228．8M-bps和2457．6Mbps三种⽐特率⾼速串⾏传输。
当前⼯业界，通过将四条并⾏CPRI数据链路进⾏相应串⾏化处理，可实现BBU 与RRU之间通过光纤以近10Gbps(即4X2457．6 Mbps)速率超⾼速传输。
5G接入网及基站配置-CPRI接口组网
BBU通过其中一块BBP与 AAU建立操作维护链路，但
用户面数据会同时在两条 CPRI链路上传输，且两条 CPRI链路传输的内容相同
备份方案
单模板内负荷分担组网
单模板间负荷分担组网
BBU通过BBP的其中一个CPRI 接口与RRU/RFU/AAU建立操 作维护链路，用于传输操作维 护数据；用户面数据会同时在 两条CPRI链路上传输
组网方式
同的RRU/RFU/AAU直 接连接到BBU的 BBP/BRI内不同的CPRI 接口
对于每一条独立的链路，只有 第一级RRU/RFU/AAU直接与 BBU的BBP的CPRI接口相连， 其他RRU/RFU/AAU依次与上 级RRU/RFU/AAU相连
将RRU/RFU/AAU和BBU的 BBP/BRI连接形成环路，板上 CPRI连线的两端分别为环的环 头和环尾
备份方案比较
备份方式 板内冷备份环型组网 板间冷备份环型组网
热备份环型组网 单模负荷板内分担组网 单模负荷板间分担组网
多模负荷分担组网
双星型组网
基带单板 相同单板不同端口
不同单板端口 相同单板不同端口
不同单板端口
不同制式单板
制式
CPRI 用户数据
CPRI
RRU数
维护通道
量
只建立1条数据传输 路径
多个
BBU通过其中一块BBP与 RRU/RFU/AAU建立操作维护 链路，用于传输操作维护数 据；用户面数据会同时在两 条CPRI链路上传输Fra bibliotek备份方案
多模负荷分担组网
双星型组网
NL多模负荷分担组网中， RRU/RFU/AAU的两个CPRI接 口分别与NR制式的BBP和LTE 制式的BBP连接
BBU通过两个制式的BBP分别与 RRU/RFU/AAU建立操作维护链 路，两个制式的控制面数据和用 户面数据分别在各自的CPRI链路 上进行传输
cpri接口协议
竭诚为您提供优质文档/双击可除cpri接口协议篇一：cpRi协议前言随着通信技术的发展，标准化的基带-射频接口越来越受到各厂家的关注，在近几年内相继出现了cpRi、obsai、tdRi接口标准。
cpRi作为通用开放接口标准，由于其实现上的经济简便性受到了多方厂家的支持，设备供应商相继推出了基于cRpi协议标准的拉远产品，另一方面基于cRpi协议的交换机和路由器也在逐渐的成熟和推广。
开放的通用接口为3g基站产品节约成本、提高通用性和灵活性提供了方便。
cpRi协议由爱立信、华为、nec、北电和西门子五个厂家联合发起制定，用于无线通讯基站中基带到射频之间的通用接口协议，对其它组织和厂家开放。
cpRi大部分内容主要针对wcdma标准，为其可实现良好服务。
经分析，cpRi协议同样适用于td-scdma第三代移动通讯标准。
cpRi协议横向分为物理层和数据链路层；纵向分为用户平面、控制管理平面和同步平面，具有图1所示的结构。
硬件构架与实现cpRi协议分析仪主要实现射频单元、基带单元的功能模拟。
一方面采集数据进行协议分析，另一方面则产生模拟数据进行协议发送。
基于图1的协议结构，分析仪由控制器、cpRi协议处理器、时钟处理以及对外接口四个主要功能单元构成，支持614.4mbps、1.2288gbps和2.4576gbps三种数据速率，原理框图如图2示。
协议分析仪上高速信号较多，单组总线宽达64位，时钟速率66.6mhz，差分线对速率2.5gbps。
对于宽数据总线和快时钟速率，信号集成设计至关重要，一方面要保证每一个关键信号的信号完整性，同时在时序上需要满足接收芯片对于信号采样点的需求，以保证稳定无误的采样。
本设计中采用了cadence提供的sigxplorer仿真设计工具，以ibis 作为仿真模型，对关键信号进行了预仿真和布线后仿真，同时对关键链路进行了严格的时序裕度计算。
文章限于篇幅，以部分关键链路和关键信号的设计为例来展开，其他内容在此不再赘述。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
前言
随着通信技术的发展，标准化的基带-射频接口越来越受到各厂家的关注，在近几年内相继出现了CPRI、OBSAI、TDRI接口标准。
C PRI作为通用开放接口标准，由于其实现上的经济简便性受到了多方厂家的支持，设备供应商相继推出了基于CRPI协议标准的拉远产品，另一方面基于CRPI协议的交换机和路由器也在逐渐的成熟和推广。
开放的通用接口为3G基站产品节约成本、提高通用性和灵活性提供了方便。
CPRI协议由爱立信、华为、NEC、北电和西门子五个厂家联合发起制定，用于无线通讯基站中基带到射频之间的通用接口协议，对其它组织和厂家开放。
CPRI大部分内容主要针对WCDMA标准，为其可实现良好服务。
经分析，CPRI协议同样适用于TD-SCDMA第三代移动通讯标准。
CPRI协议横向分为物理层和数据链路层；纵向分为用户平面、控制管理平面和同步平面，具有图1所示的结构。
硬件构架与实现
CPRI协议分析仪主要实现射频单元、基带单元的功能模拟。
一方面采集数据进行协议分析，另一方面则产生模拟数据进行协议发送。
基于图1的协议结构，分析仪由控制器、CPRI协议处理器、时钟处理以及对外接口四个主要功能单元构成，支持614.4Mbps、1.22 88Gbps和2.4576Gbps三种数据速率，原理框图如图2示。
协议分析仪上高速信号较多，单组总线宽达64位，时钟速率66. 6MHz，差分线对速率2.5Gbps。
对于宽数据总线和快时钟速率，信号集成设计至关重要，一方面要保证每一个关键信号的信号完整性，同时在时序上需要满足接收芯片对于信号采样点的需求，以保证稳定无误的采样。
本设计中采用了Cadence提供的SigXplorer仿真设计工具，以IBIS作为仿真模型，对关键信号进行了预仿真和布线后仿真，同时对关键链路进行了严格的时序裕度计算。
文章限于篇幅，以部分关键链路和关键信号的设计为例来展开，其他内容在此不再赘述。
差分信号的端接和匹配
CPRI分析仪板卡上存在LVDS、CML和LVPECL等多种差分电平，不同电平之间的互连需要精心地设计他们之间的匹配和端接，以实现稳定可靠的工作。
LVPECL到LVDS之间采用DC耦合，图3和图4显示了61.44MHz时钟在这种设计下的参数和仿真结果。
时序计算分析
所有的同步时序单沿采样分析建立在如下两个时序闭环公式的
基础上：
公式:
公式中各参数的含义及其来源可参考下表:
Tswitch 和T flight 参数是唯一通过仿真来得到的参数，其准确性依赖于对IBIS模型的正确使用，Cadence仿真工具SigXplorer可以直接生成仿真结果参数报表，比较方便。
需要注意的是，驱动管脚的BufferDelay参数需要处理好，否则可能引起这一参数在时序裕度计算过程中重复参与，表1至表6是主控器与外设之间的时序裕度计算过程和结果。
仿真计算结果显示，SDRAM采样保持时间不足，在实际操作中，将MCP的时钟相位相对SDRAM时钟的相位滞后0.6ns解决问题。
实际信号测试
控制信号的实测眼图及其与采样时钟的相位关系见图5、图6。
根据实测数据推算，地址信号和数据信号在SDRAM处的采样时间裕度分别为2.8ns和1.2ns，与仿真计算结果一致。
结论
通过严格的信号仿真和时序裕度计算，实时的调整设计和对板卡的布局布线优化后，板卡性能表现良好，同时也减少了PCB的改版设计次数，节约了研发成本。
在GHz级的设计中，PCB的设计非常重要，传输线的特性阻抗控制，过孔的特性阻抗控制，端接匹配的设计对信号的影响不容忽略。
对于过孔，由于成本和性能上需要均衡，多层板卡的无用焊盘引入的电容负载增大，在后续的EDA制图工具
中，支持中间层多余焊盘删除的功能是必需的。
随着板卡集成度的提高，仿真计算等工作越来越显得必要，凭经验设计的年代逐渐久远，可预知的、可控制性设计需要渗透到每一个细节。