数字直放站中CPRI协议的FPGA实现
CPRI原理及测试解决方案
CPRI原理及测试解决方案（一）摘要分布式基站的基本结构与传统一体化基站有很大的不同，它将基站的基带部分(BBU/REC)和射频部分(RRU/RE/RRH)分离，分别作为单独的部分。
这种分布式结构具有配置灵活、工程建设方便、环境适应性强等优点，应用越来越广泛。
为了规范BBU和RRU 之间的接口标准，CPRI(Common Public Radio Interface)协议应运而生。
目前，CPRI 接口的测试已经成为业界关注的焦点。
R&S公司基于其强大的技术实力，于业界首先推出了基于CPRI接口的RRU和BBU测试解决方案，进一步完善了基站领域的测试需求，可以更好地为运营商、基站设备商、直放站厂商和检测机构提供相应的测试服务。
1 引言基站是由多个功能部分组成的，其中最主要的两个部分是基带部分和射频部分。
但在实用传统基站部署的网络中，基站的扩容却是运营商头疼的大问题。
这是由于传统基站的各个模块通常是集成在一起的，例如基带单元和射频单元通常是无法完全分离的，如果在基带单元资源紧张的情况下，需要进行扩容，增加基带单元的同时就必须增加射频单元，这将无法避免地导致射频部分的浪费。
而如果基站可以实现基站内的单元模块化，各模块之间各自独立，在上述情况下，就可以根据实际需要，实现只增加基带资源不增加射频资源的灵活配置，从而节省大量的设备成本。
现在新的3G/4G基站采用了开放架构，主要就是指基站的基带部分和射频部分之间采用了开放式的接口和标准协议，可分开放置；模块化则是开放架构概念的一种延伸，主要指基站的基带部分和射频部分无论从硬件还是软件上都自成一体，具有自己的功能，基带部分和射频部分相互独立。
图1所示为新一代开放式基站框图。
图1 开放式基站框图2003年6月，爱立信，华为，NEC，西门子和北电共同发起成立了通用公共无线接口(Common Public Radio Interface，CPRI)标准化组织。
LTE-ISOIEC78163串行通信协议的FPGA实现
ISO/IEC7816-3串行通信协议的FPGA实现1 引言随着导航定位中数据安全要求的不断提高，导航数据加密越来越普遍，因此用于数据解密运算的SIM卡得以大量应用。
把DSP中解调数据输入到SIM卡中进行解密，就需要转换设备把DSP并行数据转换成符合ISO／IEC7816-3串行通信协议能被SIM正确接收的串行数据，转换没备还需要把SIM卡返回数据转换成并行数据写入DSP进行处理。
另外，随着FPGA在性能资源的不断提高，他在导航方面开始崭露头角。
由于FPGA具有可重构、可综合优化等优点，所以选用FPGA实现DSP到SIM间的数据通信是一个比较理想的方案。
2 ISO／lEC7816-3串行通信协议ISO／IEC7816-3规定了IC卡的电气特性和传输协议。
由接口设备给IC卡提供电源、复位信号和时钟，卡和接口设备间通过I／O端口进行串行通信。
I／O端口共存在两种状态：发送状态和接收状态。
IC卡根据通信协议可分为接触式和非接触式两种。
接触式IC卡主要采用T=0和T=1通信协议。
T=0是异步半双工字符传输协议，T=1是异步半双工块传输协议。
接触式IC卡以图1所示的字符帧方式传输。
串行通信是按位传送的，每位信息宽度定义为基本时间单位ETU(Elementary Time Unit)。
在复位应答期间的信息宽度为“初始ETU”，为372个时钟周期。
复位应答后的信息宽度称为“当前ETU”，计算公式为：其中：F是时钟频率变换因数，D是比特率调整因数，f是时钟频率。
在本方案的设计中，对协议规定字符帧格式的校验位做了调整，在本设计中以“0”为帧起始位，以“1”作为结束位。
从高电平的结束位到低电平的起始位能确保字符帧正确地传输。
3 用FPGA实现DSP与SIM卡间串行通信的方案DSP与SIM卡间串行通信实现原理图如图2所示。
由图2可知，DSP通过I／O控制、并／串转换和串／并转换完成对SIM卡的信息读写。
在此系统中，两个转换起到最主要的作用，他们完成并行信息和符合串行协议的串行信息间的转换。
RF直放站数字中频技术的研究及实现
II
杭州电子科技大学 学位论文原创性声明和使用授权说明
原创性声明
本人郑重声明： 所呈交的学位论文，是本人在导师的指导下，独立进行研究工作所取得 的成果。除文中已经注明引用的内容外，本论文不含任何其他个人或集体已经发表或撰写过 的作品或成果。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。 申请学位论文与资料若有不实之处，本人承担一切相关责任。
1
施主天线
下行 重发天线 低噪声 放大器 选频器和 选带器 滤波器 功率 放大器 双工器 功率 放大器 上行 选频器和 选带器 低噪声 放大器
双工器
滤波器
图 1.1 RF 直放站的结构
1.1.3 移动通信直放站的要求 通常，对移动通信直放站的要求 [3] 主要是以基站的技术要求为依据，主要技术要求 如下： 工作频带 直放站的工作频带要和 GSM 及 CDMA 的工作频带保持一致。 最大输出功率和最大增益 最大功率和最大增益是一组互相关联的指标，在设计中要进行综合考虑。通常最大 输出功率在不超过信息产业部无线电管理局规定最大限值的情况下，应分成若干等级供 用户选用。另外，下行链路主要是考虑覆盖问题，上行链路主要是确保基站满意接收信 号。 增益是将接收到的信号放大到额定输出功率。考虑到直放站安装地点及信号强度的 差异，增益应是可调的。最大增益一般是用直放站接收到的信号电平放大到最大输出功 率来计算。 带宽、带内波动和带外抑制 这是一组互相关联的指标，尤其是带宽和带内波动。通常，带宽是指 -3dB 带宽，而 带内波动是指带内的不平坦度。带外抑制主要是对滤波器形状的要求。为了不对别人形 成干扰，希望滤波器形状尽量接近矩形。 谐波、交调和杂散 谐波、交调和杂散都是无用信号，对它们可以提出同一要求。 传输时延。 宽带直放站的传输时延比较小，一般在 1µs 左右；选频直放站和移频直放站传输时 延比较大，可能分别达到 5µs 和 10µs。 1.1.4 直放站的应用 随着移动通信的发展，越来越多的直放站被应用到网络中，其应用场合主要有：解决室 内的覆盖，如地下商场、地铁、隧道、大型建筑物内等信号盲区；增强信号覆盖效率，如沿 高速公路架设直放站；扩大信号覆盖区，消除盲区，如高山、建筑物、树林等阻挡物而形成
基于fpga的光纤通道协议引擎的设计与实现
基于FPGA的光纤通道协议引擎的设计与实现引言随着信息技术的迅猛发展，高速数据传输变得越来越重要。
光纤通信作为一种高速、稳定、低延迟的传输方式，已经被广泛应用于各个领域。
为了实现高效的光纤通信，一个关键的组件是光纤通道协议引擎。
本文将详细介绍基于FPGA的光纤通道协议引擎的设计与实现。
设计目标设计一个基于FPGA的光纤通道协议引擎，需要满足以下几个目标：1.高速传输：能够支持高速的数据传输，满足现代通信需求。
2.低延迟：具备低延迟的特性，以保证实时性和响应性。
3.稳定可靠：具备稳定可靠的传输性能，能够在不同环境下保持一致的数据传输质量。
4.灵活可配置：具备灵活的配置选项，以适应不同的通信需求和场景。
系统架构基于FPGA的光纤通道协议引擎的系统架构如下图所示：该系统由以下几个模块组成：1.光纤接口模块：负责与光纤通道进行物理连接，并对光信号进行解调和调制。
2.协议处理模块：负责解析和处理通信协议，实现数据的封装和解封装。
3.缓存模块：用于暂存数据，在数据传输过程中起到缓冲的作用，以平衡发送和接收的速度差异。
4.控制模块：用于控制整个系统的运行，包括配置参数的设置和状态的监控。
5.FPGA芯片：作为系统的核心处理器，负责实时处理数据和控制信号。
设计细节光纤接口模块光纤接口模块是系统的物理层接口，负责与光纤通道进行连接和数据的调制解调。
该模块需要具备高速传输和稳定可靠的特性。
常用的光纤接口技术包括光电转换器和光纤收发模块。
协议处理模块协议处理模块负责对通信协议进行解析和处理。
在发送端，该模块将数据进行封装和编码，以适应光纤通道的传输特性。
在接收端，该模块将接收到的数据进行解码和解封装，以还原原始数据。
常用的通信协议包括Ethernet、Fibre Channel等。
缓存模块缓存模块用于暂存数据，在数据传输过程中起到缓冲的作用。
由于发送端和接收端的速度可能不一致，缓存模块可以平衡两者之间的速度差异，保证数据的稳定传输。
fpga通信协议总结
fpga通信协议总结FPGA通信协议总结一、引言FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，广泛应用于数字电路设计和通信系统中。
在FPGA应用中，通信协议起着至关重要的作用，它定义了不同设备之间的数据传输规则和通信方式。
本文将对常见的FPGA通信协议进行总结和介绍。
二、UART通信协议UART（Universal Asynchronous Receiver/Transmitter）是一种简单的串行通信协议，常用于FPGA与外部设备（如传感器、显示器等）之间的数据传输。
UART通信协议使用起始位、数据位、校验位和停止位来组织数据帧，并通过波特率控制传输速率。
UART 通信协议的优点是简单易实现，但传输速率相对较慢，适用于低速数据传输。
三、SPI通信协议SPI（Serial Peripheral Interface）是一种同步串行通信协议，常用于FPGA与外部设备（如存储器、传感器等）之间的高速数据传输。
SPI通信协议采用主从模式，主设备通过时钟信号控制数据传输，从设备在接收到特定时钟信号后响应数据。
SPI通信协议具有传输速率快、连接简单等优点，但需要使用多个引脚进行通信。
四、I2C通信协议I2C（Inter-Integrated Circuit）是一种串行通信协议，常用于FPGA与外部设备（如传感器、存储器等）之间的通信。
I2C通信协议采用主从模式，主设备通过时钟信号控制数据传输，从设备在接收到特定时钟信号后响应数据。
I2C通信协议具有只需两根线进行通信、支持多个从设备等优点，但传输速率较慢。
五、CAN通信协议CAN（Controller Area Network）是一种多主机串行通信协议，常用于FPGA与汽车电子系统之间的数据传输。
CAN通信协议采用广播式总线结构，实现多个节点之间的实时数据传输。
CAN通信协议具有高可靠性、抗干扰能力强等优点，但传输速率较低。
FPGA和单片机串行通信接口的实现
FPGA和单片机串行通信接口的实现FPGA（Field-Programmable Gate Array）和单片机（Microcontroller）是两种常用的数字电子设备，它们在串行通信接口方面有不同的实现方式。
首先，我们需要了解串行通信是一种将数据以位的形式逐个传输的通信方式。
常见的串行通信协议包括UART（Universal Asynchronous Receiver/Transmitter）、SPI（Serial Peripheral Interface）和I2C （Inter-Integrated Circuit）等。
对于FPGA和单片机之间的串行通信，我们可以基于以下几种方式进行实现：1. UART：UART是一种常见的串行通信协议，可以实现全双工的通信。
在FPGA和单片机之间建立UART通信，需要在FPGA中实现UART模块，并将其与单片机的UART接口连接。
在FPGA中，我们可以使用硬件语言（如Verilog或VHDL）来实现UART模块，该模块负责将FPGA内部的数据通过UART协议进行封装和解封装。
单片机与FPGA之间通过TX（发送）和RX （接收）引脚建立连接。
单片机可以通过串口发送数据给FPGA，FPGA接收到数据后进行处理，然后再通过串口将处理后的数据发送给单片机。
2.SPI：SPI是一种用于片上外设之间通信的串行通信协议，常用于FPGA与外部设备（例如传感器、显示器等）之间的通信。
在FPGA和单片机之间建立SPI通信，需要在FPGA中实现SPI控制器，并将其与单片机的SPI接口连接。
FPGA通过把数据写入SPI发送缓冲区或从SPI接收缓冲区读取数据来实现与单片机的通信。
单片机通过控制SPI接口的时钟、数据和使能信号来与FPGA进行数据传输。
3.I2C：I2C是一种双线制串行总线，常用于连接多个设备的系统，例如FPGA、单片机和其他外部设备之间的通信。
在FPGA和单片机之间建立I2C通信，需要在FPGA中实现I2C控制器，并将其与单片机的I2C接口连接。
基于CPRI协议的光纤通讯设计与实现
２３ Ｐ Ｂ布 板 设 计 ． Ｃ
Ｐ Ｂ 板 设 计 要 特 别 注 意 信 号 完 整 性 问题 ， Ｃ布
尤 其 当系 统设 定 速 率 为２ ５ ． ｐ 高 速传 输 时 。 ４ ７６ ｓ Ｍｂ
Ｉ 状态监控 ｝
图３ 示 为 系 统 速 率 设 定 为 ２ ５ ．Ｍｂ ｓ 所 ４７ ６ ｐ ，未 注意
信 号完 整性 问题 的Ｐ Ｂ 板 设 计下 ，Ｔ Ｃ Ｋ时钟 Ｃ布 ＸＬ
表１ Ｔ Ｌ ＸＣ ＲＸＣＬ Ｋ与 串行 速 率 对 应 关 系
２ 电 子元 嚣 件 壶 硐 ８
２ １ ． Ｗ Ｗｅｄ ． ０１ Ｗ ． ａｎ ２ ｃ ｃ
第 １卷 ３
期 ２１ 第 ２ ０１ ２ 年月
错 尝
时开发 周期相 对也 较长 。 方 案 二 ： Ｆ Ｇ 与 Ｓ Ａ ２ １ ０相 结 合 。 Ｐ Ａ Ｃ Ｎ ５０
２２ 时钟 方 案 ．
采 用 输 出频 率为 ６ ．４ １ ＭＨｚ ４ 的有 源 晶振 为Ｆ — Ｐ
Ｇ 提 供系 统基 准时钟 （Ｌ ６ ） Ａ Ｃ Ｋ １，系统 所需 的其 他
关 注 建 网成 本 ，而 分 布式 基 站具 备低 成本 、高性 能 、快速 运 营等 特 性 ，能 够 大大 节省 运 营 商 的建
网与运 维成 本 。 因此分 布 式基 站成 为 当前 ３ Ｇ网络
基 带 处 理 单 元 ｆ Ｂ ） 和 射 频 拉 远 单 元 Ｕ Ｂ ｆＲＵ Ｒ １之 间可 以通 过 一条 或 多条Ｃ Ｒ 数 据链 路来 ＰＩ 连 接 ， 每 条 Ｃ Ｒ 数 据 链 路 支 持 ６ ４４ ｐ 、 ＰＩ １ ．Ｍｂ ｓ
０ 引 言
cpri 压缩原理
cpri 压缩原理CPRI（Common Public Radio Interface）是一种用于无线通信领域的压缩原理，用于提高传输效率和节省带宽。
本文将介绍CPRI 压缩原理的基本概念、工作原理和应用场景。
一、基本概念CPRI是一种用于无线通信系统中的数字接口标准，用于连接无线基站的射频单元（RRU）和基带单元（BBU）。
CPRI通过将无线信号进行压缩和解压缩，实现对无线信号的高效传输。
二、工作原理CPRI的工作原理可以分为压缩和解压缩两个过程。
首先，无线信号通过射频单元（RRU）进行模数转换后，进入CPRI模块。
然后，CPRI模块对信号进行压缩，将其转换为数字信号，并使用压缩算法对信号进行压缩。
压缩后的信号通过光纤传输到基带单元（BBU）。
在基带单元（BBU）中，CPRI模块对信号进行解压缩，并将其转换为基带信号。
最后，基带信号通过数字处理器进行处理，最终生成用于无线通信的信号。
三、应用场景CPRI的主要应用场景是无线基站系统。
在传统的无线基站系统中，射频单元（RRU）和基带单元（BBU）之间使用模拟信号传输，这种传输方式存在带宽低、传输效率低等问题。
而采用CPRI压缩原理后，可以大大提高传输效率和节省带宽。
此外，CPRI还可以实现基带处理和射频单元的分离，降低基站系统的功耗和成本。
四、总结CPRI作为一种用于无线通信领域的压缩原理，通过对无线信号进行压缩和解压缩，实现了对无线信号的高效传输。
它可以提高传输效率和节省带宽，同时还可以实现基带处理和射频单元的分离，降低基站系统的功耗和成本。
CPRI在无线基站系统中有着广泛的应用前景，为无线通信发展提供了重要的技术支持。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字直放站中CPRI协议的FPGA实现陈岳林1,石江宏2(1.厦门大学 福建厦门 361005;2.厦门大学无线通信实验室 福建厦门 361005)
摘 要:为了开发数字直放站连接系统,介绍CPRI协议规范和帧结构,讨论其硬件上的实现方案,给出基于SCAN25100的FPGA电路模块设计,采用Verilog语言设计开发功能模块。该方案具有便于功能扩展、成本低、使用灵活等特点,通过实际测试表明,此方案可进行可靠的数据传输,性能稳定,从而实现了数字直放站和基站之间更有效的互通,扩大了基站的覆盖范围。关键词:直放站;CPRI;现场可编程逻辑阵列;SCAN25100
中图分类号:TN913 文献标识码:B 文章编号:10042373X(2009)042031204
ImplementationofCPRIProtocolinDigitalRepeateronFPGACHENYuelin1,SHIJianghong2(1.XiamenUniversity,Xiamen,361005,China;2.WirelessCommunicationLab,XiamenUniversity,Xiamen,361005,China)
Abstract:Todeveloptheconnectionofdigitalrepeaters,CPRIprotocolspecificationandframestructureareintroduced.Itsimplementationonhardwareisdiscussed.ThedetailmoduledesignofFPGAcircuitandprogrambasedonSCAN25100areelaborated.Thedesigniseasytoexpandandlowcost.Theexperimentalanalysisshowsthatthesolutioncouldaccomplishthedatatransmission,andtheinterconnectionbetweenbasestationanddigitalrepeaterareimplemented,thenetwork′scoverageisenhanced.Keywords:repeater;CPRI;FPGA;SCAN25100
收稿日期:2008208221
基金项目:福建省重大专项基金资助项目(2007HZ003)
0 引 言随着移动通信的发展,通信网络覆盖范围已经成为衡量通信网络运行的重要标准,直接影响着运营商的经济效益。而直放站的发展应用,已成为提高运营商网络质量,解决网络盲区或弱区问题,增强网络覆盖的主要手段之一。一个基站可以与几个直放站相连,可以组成链状、星型、树型等灵活的拓扑结构,使基站的覆盖范围大大增加。同时,既节省空间,又降低成本,提高了组网的效率。但由于传统模拟直放站设备间没有统一的协议规范,无法满足系统厂商与直放站厂商的兼容,无法实现基站和直放站之间更有效的互通,从而限制了两者之间控制和数据的可靠传输。2003年6年,由包括爱立信、华为、NEC、北电网络及西门子5大集团合力制定了CPRI(CommonPublicRadioInterface)接口。该组织成立的主要目的是制定这个接口的标准协议,从而使该接口成为一个公共的可用的指标。开放的CPRI接口为3G基站产品和2G数字直放站在增加效益,提高灵活性方面提供了便利。1 CPRI协议概述CPRI规范[1]定义了物理层和链路层两层协议,能
实现数字基带IQ信号传输时分复用,其协议结构图如图1所示[2]。物理层用千兆以太网的标准,传输的数据采用8B/10B编解码,通过光模块串行发送,为达到所要求的灵活度和成本效益,线路比特速率有614.4Mb/s,1228.8Mb/s和2457.6Mb/s三种。链路层定义了一个同步的帧结构。帧结构包括基本帧和超帧,每个基本帧的帧频为3.84MHz,包括16个时隙,根据线路比特率的不同,每个时隙的大小分别为1B,2B,4B。其中第一个时隙为控制时隙,其余15个时隙为I/O数据时隙,用来传送I/O数据流。超帧则由256个基本帧构成,256个基本帧的控制时隙共同构成超帧的控制结构(如图2所示),同时,定义了快速C/
M通道(以太网)和慢速C/M通道(HDLC),用于传送控制类和管理类的数据,可以对直放站进行维护[3,4]。
2 硬件实现方案2.1 方案对比对于CPRI硬件实现方案,有以下几种方案可以选择:
13
《现代电子技术》2009年第4期总第291期 计算机应用技术(1)PMC方案。采用PMC7830或PMC7832芯片,这一类芯片把CPRI协议全部集成在芯片内部,只留出接口,使用简单方便,可完全支持用于无线基站连接的公共射频接口(CPRI)规范。(2)用带ROCKETIO的FPGA实现CPRI协议,此方法灵活性高,但开发时间周期会比较长,影响产品开发。(3)FPGA与SCAN25100相结合。由FPGA实现CPRI的成解帧及相关接口设计,SCAN25100负责完成8B/10B编解码和高速串并转换。链路层的帧协议修改方便,而物理层则由芯片完成,使用简单,性能稳定。开发成本较低,且扩展性好。(4)FPGA与TLK4015相结合。TLK4015是4通道、0.6～1.5Gb/s通道收发器,当系统需要多的通道数时,使用该方案可以减少电路板尺寸。图1 CPRI协议结构图2 CPRI超帧控制字结构2.2 硬件详细设计该设计采用第3种的硬件实现方案,整个硬件实现由5个部分组成,如图3所示,分别为CPRI链路层协议实现模块,CPRI物理层协议实现模块、光传输模块、时钟管理模块和系统配置与监控模块。2.2.1 CPRI链路层协议实现模块CPRI链路层只是定义了一个同步的帧结构,而里面的IQ数据和控制管理数据都是由用户按需求自由处理的,采用FPGA实现CPRI的成帧、解帧及相关的控制,处理灵活,方便以后服务增加进行升级。在下面的软件部分做详细介绍。2.2.2 CPRI物理层协议实现模块
[5,6]
采用国半的CPRI串行/解串器SCAN25100,
SCAN25100是专门为CPRI协议设计的高速串并转换芯片,除了串并转换之外,还有8B/10B编解码功能,
其内部结构框图如图4所示。
图3 硬件实现框图
图4 SCAN25100结构框图图4中的TXCLK和RXCLK都是双边沿采集数据,降低了频率要求,光纤接口(DOUT和RIN)的速率由TXCLK决定,当TXLCK为61.44MHz时,经8B/
10B编码,再并串转换后,DOUT的速率就是1228.8Mb/s。对于RXCLK也就是接收过程的时钟,可以采用芯片内部自动恢复模式。当作为RE端时,内部振荡器产生的30.72MHz时钟SYSCLK可以直接作为参考时钟REFCLK,省去一个精准的外部时钟,而且可以利用芯片上的两个锁相环路自动将远程射频单元同步到负责基带处理工作的基站。当作为REC端时,需要由时钟芯片产生30.72MHz的时钟给SCAN25100当参考时钟。具体应用时,可以使用芯片的配置引脚进行芯片工作模式配置,也可以用MDIO
接口对芯片内部寄存器进行编程,达到配置芯片的目的。此外,该芯片还提供了延迟校准测量功能,通过读内部相应的寄存器值,再进行简单的换算后,就可以得到数据的传输延迟,其准确度达到±800ps。SCAN25100很好地满足CPRI物理层的功能,性能稳定,省去了8B/10B编解码和接收端的时钟恢复,减轻FPGA开发压力。2.2.3 光纤传输模块由于CPRI光口的传输速率有614.4Mb/s,
23
嵌入式技术陈岳林等:数字直放站中CPRI协议的FPGA实现1228.8Mb/s和2457.6Mb/s三种,所以光纤模块应该选用多模光纤模块,可以满足3种速率的不同选择[7]。实现多块单板之间的通信,形成链状和星型混全组网,提高整个数字直放站系统的覆盖范围。2.2.4 时钟管理模块对于数字直放站系统,需要用到好几个低抖动、低相位噪声时钟,如SCAN25100,FPGA等,而且电平有LVDS,LVPECL,CMOS等。时钟是整个系统的核心,其性能直接影响整个系统的工作。AD9516是一款将低相位噪声时钟发生和小于1ps低抖动14通道时钟分配功能集成在一起的时钟集成电路。内部集成了1个整数n分频的频率合成器、2个参考输入端、1个压控振荡器(VCO)、可编程驱动器、可调延迟线和14个时钟驱动器,包括LVPECL,LVDS和CMOS三种电平模式输出[8]。由于片内集成了VCO,
省去了外部振荡器,同时也提高了系统设计的稳定性。3种电平模式时钟输出,丰富了接口方式,给系统设计提供了便利,因此,该系统中采用ADI的时钟芯片AD9516。2.2.5 系统配置及监控利用单片机对时钟芯片等进行初始化配置,与FPGA进行通信,实现相应的系统监控功能。2.3 电路接口设计和PCB布板问题2.3.1 接口电平SCAN25100的串口输出是CML差分电平模式,而光纤模块的接口电平是LVPECL差分电平模式,为了实现稳定可靠工作,需要进行接口电平转换,其接口转换如图5所示[5]。
图5 CML与LVPECL电平转换在该系统中,当CML差分输出时,芯片已经在差分输出加了电阻,而光纤模块的LVPECL电平中已经有隔直电容,所以在处理两者之间的接口电平时显得十分简单,可以把两者直接相连就可以解决接口电平匹配问题。2.3.2 PCB布板由于是GHz级的设计,对PCB设计的要求较高,
对高速差分布线,特别是光模块和SCAN25100接口走线(图4中的DOUT和RIN),应该尽量短且不同层布线,减少收发之间的串扰,增加回流过孔减少其他信号耦合,设计好高速差分走线的阻抗匹配,保证高速串行
信号的完整性。3 软件实现3.1 单片机[9]实现SPI通信协议,完成对时钟芯片、A/D与D/A
的初始化配置,使得时钟芯片提供多路时钟分别给FPGA,SCAN25100,A/D与D/A。实现I2C通信协议,完成单片机与FPGA之间的通信,从而对数字中频进行设置及监控。实现485总线对整个系统进行监控。3.2 FPGA主要是完成CPRI的链路层协议。主要分为3个模块,发送、接收、CPRI启动过程模块。其结构如图6
所示,FPGA内部实现CPRI的成解帧和数字上下变频(DDC及DUC,这里不在讨论),发送模块负责把数字
下变频数据通过CPRI帧发送给SCAN25100,接收模块则把接收的CPRI帧提取出数字上变频需要的数据。只有当启动模块完成后,输出1个控制信号,数字中频和CPRI之间才能互相传递数据。