第五章习题课 同步时序逻辑电路
第五章 同步时序电路
状态（特征）方程： Qn+1=D=XQn+XQn=X⊕Qn
§5—2 激励表、状态表及状态图
从现态转变到次态，对输入数据的要求 激励表： D触发器功能表 D 0 0 1 1 Qn 0 1 0 1 Qn+1 0 0 1 1 激励表 Qn Qn+1 D 0 0 1 1 0 1 0 1 0 1 0 1
J-K触发器 J 0 0 0 0 1 1 1 1 K 0 0 1 1 0 0 1 1 Qn 0 1 0 1 0 1 0 1 Qn+1 0 1 0 0 1 1 1 0 激励表 Qn Qn+1 J K 0 × 0 0 0 1 1 1 0 1 1 × × × 1 0
.
D1 =1 CP Q 1 Q1
. .
=1 D2 CP Q 2 Q2
Y
CP
.
.
Y=AQ1nQ2nAQ1nQ2n =AQ1nQ2n+AQ1nQ2n Q1n+1=D1=Q1n Q2n+1=D2=A⊕Q1n⊕Q2n
Y=AQ1nQ2nAQ1nQ2n =AQ1nQ2n+AQ1nQ2n Q1n+1=D1=Q1n Q2n+1=D2=A⊕Q1n⊕Q2n 状态表
结构图
Q1 Ql 存储电路 W1 Wk
其中：X(X1, …Xi )—— 时序逻辑电路输入信号 Y(Y1, …Yj )——时序逻辑电路输出信号 W(W1, …Wk )——存储电路输入信号 Q(Q1, …Ql )——存储电路输出信号
X、Y、W与Q间的逻辑关系可用下述方程来描述：
输入 X1 Xi 组合逻辑电路 Y1 Yj 输出
n+1
=XQ0n+XQ1n
Q1nQ0n
0/1 1/1 1/0 11 00
数字电子技术基础第五章时序逻辑电路PPT课件
减小功耗
优化电路结构，降低电路的 功耗，减少能源浪费。
提高可靠性
通过优化设计，提高电路的 可靠性和稳定性，降低故障 发生的概率。
提高性能
优化电路结构，提高电路的 响应速度和性能，满足设计 要求。
05 时序逻辑电路的实现技术
基于中小规模集成电路的时序逻辑电路实现技术
概述
中小规模集成电路是将多个晶体管集成在一块芯片上，实现时序逻辑功能。
冒险现象
由于竞争现象的存在，时序逻辑电路 的输出可能会产生短暂的不确定状态， 这种现象称为冒险现象。
04 时序逻辑电路的设计方法
同步时序逻辑电路的设计方法
建立原始状态图
根据设计要求，确定系统的输入和输出变量，并使用状 态图表示系统的状态转换关系。
逻辑方程组
根据状态图和状态编码，列出逻辑方程组，包括状态转 移方程、输出方程和时钟方程。
分类
根据触发器的不同，时序逻辑电 路可分为同步时序电路和异步时 序电路；根据电路结构，可分为 摩尔型和米立型。
时序逻辑电路的功能与特点
功能
实现数据的存储、记忆、计数、分频 等功能。
特点
具有记忆功能、输出状态不仅与当前 输入有关还与之前状态有关、具有时 钟信号控制等。
时序逻辑电路的应用场景
01
02
数字电子技术基础第五章时序逻辑 电路ppt课件
目 录
• 时序逻辑电路概述 • 时序逻辑电路的基本电路的实现技术 • 时序逻辑电路的应用实例
01 时序逻辑电路概述
时序逻辑电路的定义与分类
定义
时序逻辑电路是一种具有记忆功 能的电路，其输出不仅取决于当 前的输入，还与之前的输入状态 有关。
03
数字钟
利用时序逻辑电路实现时 间的计数和显示。
数字逻辑(第五章 同步时序网络)
次态方程： Qn
1
D
即触发器向何状态翻转，由当前输入控制函数D确定： D=0，则Qn+1=0; D=1，则Q n+1=1。 如已知CP、D端波形，则D触发器状态波形如图 5 - 14(c)所示。
Qn＋ 1 D Qn 0 1 1 0 0 0 (a) CP 1 1 1 (b) 0 0 0 1 1
…
…
…
从以上的函数可以看出：时序网络的输出不仅与该时刻 的输入有关，而且还与当时的状态有关。 时序网络按照工作方式不同可以分为同步时序网络和异步时序网络 同步时序网络有统一的时钟脉冲（CP），只有在时钟脉冲到来时， 电路的状态才发生变化而且每个时钟只能使电路的状态改变一次， 时钟起着同步作用。如果CP脉冲没来，即使输入信号发生变化， 它可能会影响输出，但绝不会改变电路的状态(即记忆电路的状态) 在异步时序电路中，记忆元件的状态变化不是同时 发生的。这种电路中没有统一的时钟脉冲。任何输入信 号的变化都可能立刻引起异步时序电路状态的变化。
特征方程又常常称为状态方程或次态方程。由于Rd和 Sd不允许同时为零，因此输入必须满足
Rd Sd 1
我们称该方程为约束方程，该方程规定了Rd和Sd不能 同时为“0”。
Sd Rd Q Q 状 态 不 定
RS触发器波形图
4.2.2 时钟控制的RS触发器
Q Q
A
B Sd
&
Rd C D
&
R
&
CP
说明输出 跟状态和输入 都有关
状 态 表 米 里 型
( )
4.3.2时序机的状态表和状态图
在工程应用中，时序机通常用状态表和状态图来表示。 状态表就是用表格方式来描述时序机的输入与状态转换的关系， 而状态图是用图解方式来描述输入和状态转换的关系。 两种方法经常配合使用。
数电第五章习题课
01 0 011 100 110 111 000 010 011 100 110 111 000 010 110 010 110
预置 计数 计数 预置 计数 计数 预置 计数 计数 预置 计数 计数 预置 预置 预置 预置
Q3Q2Q1Q0 0001
1101
0000
0010
0011
0100
0110
0111
6. 同步练习
一、填 空 题
1. 任一时刻的稳定输出不仅决定于该时刻的输入，而且还与
电路原来状态有关的电路叫
。
2. 时序逻辑电路由 和 两部分组成。
3. 时序逻辑电路的功能表示方法有 、 、 和
4. 时序逻辑电路按触发器时钟端的连接方式不同可以分为
和
两类。
5. 可以用来暂时存放数据的器件叫
。
1.时序逻辑电路 2.组合逻辑电路和存储电路 3.逻辑表达式、状态表、状态图、时序图、卡诺图。
4。说明计数器模值
01
Qn 3nQ2nQ1nQ0
Q3n+1Q2n+1Q1n+1Q0n+
1
功能
0000 0 0010 0 0011 0 0100 0 0110 0 0111 1 1000 1 1010 1 1011 1 1100 1 1110 1 1111 0 0001 0 0101 0 1001 1 1101 1
Q2n
Q1n
Q
n 3
J3 Q2nQ1n K 3 Q3n Z Q3n
Q3nQ2nQ1n
Q Q Q n1 n1 n1 3 21
Z
000
001
0
001
010
0
010
பைடு நூலகம்
第5章 同步时序逻辑电路 教案.
5.1 时序逻辑电路概述 5.1.1 时序逻辑电路的结构时序逻辑电路是计算机及其他电子系统中常用的一种电路。
它和组合逻辑电路是两种完全不同类型的电路，其特点可以从两个方面区分：1.功能特点组合逻辑电路的输出仅取决于电路当时的输入，而与电路过去的输出状态无关。
时序逻辑电路在任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。
2.电路结构特点由于时序逻辑电路的的输出还与电路原来的输出状态有关，因此在时序逻辑电路内部必然有记忆元件，即触发器，用于记忆与过去输入有关的信息或过去的输出状态。
因此，时序逻辑电由两部分组成：X XZ 1Z m输入输出从电路结构上看，时序电路有如下特点： ①包含存储电路和组合电路；②具有反馈通道，通过反馈通道使电路功能与时序相关。
③存储器状态和输入变量共同决定输出。
5.1.2 时序逻辑电路的分类1.按电路的工作方式不同分类根据时序电路中触发器是否在同一个时钟信号控制下工作分为：同步时序电路与异步时序电路。
同步时序电路：电路中所有触发器的时钟端是连在一起的，所有触发器都在统一时钟脉冲下工作，存储电路的状态更新是在同一时刻同步进行的。
同步逻辑电路通常工作速度较快，电路相对复杂。
异步时序电路：电路中各个触发器的时钟端不是相连的，触发器不在统一的时钟脉冲下工作，存储状态的更新是在不同时刻异步进行的。
异步逻辑电路通常工作速度较慢，电路结构简单。
2.按电路的输出/输入关系不同分类根据时序电路输出信号的特点不同又分为：Mealy （米利）型和Moore （穆尔）型。
Mealy 型：输出信号与不仅取决于输入信号，而且还与存储电路的输出状态有关。
即Z=F （X ，y ），Z 与X ，y 有关。
Moore 型：输出信号仅与存储电路的输出状态有关。
即Z =F （y ），Z 仅与y 有关。
3.按输入信号形式分类按输入信号形式不同分为电平型、脉冲型。
CP 脉冲输入脉冲输入电平5.1.3 时序逻辑电路的功能描述方法与组合逻辑电路一样，时序逻辑电路也有许多描述其逻辑功能的工具。
数字电子技术第五章 时序逻辑电路ppt课件
2. 集成同步二进制计数器
常用的集成同步二进制加计数器有74LS161、 74LS163等。74LS161的实物图、引脚排列和逻辑 符号如图5.4所示。
ቤተ መጻሕፍቲ ባይዱ
（a） 实物图
（b） 引脚排列
（c） 逻辑符号
图5.4 集成同步二进制计数器74LS161
74、L1S01脚61C的T1T6是个计引数脚器中的：工1脚作状为态异控步制清端C R零；端，9脚 是置数控制端，L D7脚CTP
（a） 实物图
（b〕引脚排列
（c） 逻辑符号
图5.7 集成同步十进制可逆计数器74LS192
74LS192的功能表如表5.7所示。
表5.7
74LS192的功能表
输入
输出
CR L D
C PU C PD D 3 D 2
D1 D 0
Q3
Q2
Q1
Q0
1 ××××××× 0 0 0 0
0
0
××
d3
d2
d1
d0
1
出
说明
清零 置9 二进制计数
五进制计数
8421码十进制 计数
5421码十进制 计数
由表5.6可知，74LS90具有如下功能。
① 2脚R0A、3脚R0B接高电平“1〞时，计数器被清零，高电 平电压最小值为2V。正常使用时，两个引脚中至少有1个 应接低电平“0”，低电平电压最大值为0.8V。
② 6脚S9A、7脚S9B接高电平“1〞时，计数器置数为9。正常 计数时，两个引脚中至少有1个应接低电平“0”。
d3
d2
d1
d0
0 1 1 1 ××××
保持
0 1 ↑ 1 ××××
加计数
第五章_同步时序逻辑电路的分析和设计1
y
W X Y
Yn+1 x=0 Y X X x=1 X Y W
Z
0 1 0
三、同步时序逻辑电路的描述
3、状态图 — 用图形的形式反映外输入、电路的状 态、状态转移的条件和方向。
每个状态用一个圆圈来代表，圈内注明状态的 名称，圈外用矢量表示状态的转换方向，在矢量旁 注明外输入的条件和输出 。
Z 0 0 0 0 0 0 1 0
例5：分析图示电路
Z =1
Q
3、状态方程
Q n 1 X 1 X 2Q ( X 1 X 2 )Q X 1 X 2Q X 1Q X 2Q X 1 X 2 X 1Q X 2Q
K
C ≥1 P X1 X2 1、电路分析
J
& =1
4、转换表、转换图 QX1X2 000 001 010 011 100 101 110 111 Qn+1 0 0 0 1 0 1 1 1 Z 0 1 1 0 1 0 0 1
例4：分析图示电路
CP
Q
D
Q F2
Q D F1
Q
&
该电路为“101” 序列检测器
X X/Z 0/0 1/0 00 1/0
≥1
01 1/1
0/0
0/0 11 1/0
0/0
10
XQ2Q1 000 001 010 011 100 101 110 111
Q2n+1 Q1n+1 0 0 1 0 0 0 0 0 0 1 0 1 0 1 0 1
. X . y . . . 组合逻辑电路 . .
数电第五章时序逻辑电路2
例2 两片之间用非门连接的原理
74LS160是CP↑作用的计数器,若片间连接不用非门,则：
Q3
Q2
Q1
Q0
FF3
Q 1J& C1 1K R
∧ ∧ ∧ ∧
FF2
Q 1J C1 1K R
FF1
Q 1J C1 1K R
FF0
Q 1J C1 1K R
1 CP计数脉冲 CR清零脉冲
用前面介绍的异步时序逻辑电路分析方法对该电路进行分析： 〔1〕写出各逻辑方程式.
①时钟方程： CP0=CP 〔时钟脉冲源的下降沿触发.〕
RD D3 D2 D1 D0 CP
2、连接方式与特点 1〕同步CP方式.
C Q3 Q2 Q1 Q0 EP 1 LD 74LS160〔1〕ET RD D3 D2 D1 D0 CP
CP
2〕用低位的进位信号控制高位的功能转换端,
高位仅在 EP=ET=C1=1 的时间内计数.
3、进制 M
高位、低位各自能输出10个稳定状态：M = 10×10 = 100 高位的C 端是此计数器的进位输出端,进位信号为Y=1.
5-3-4 计数器
计数器
同步
二进制 十进制 任意进制
异步
二进制 十进制 任意进制
加法,减法,可逆 加法,减法,可逆
加法计数器：随cp的输入,电路递增计数 减法计数器：随cp的输入,电路递减计数 可逆计数器：随cp的输入,电路可增可减计数
一、异步计数器
1. 异步二进制加法计数器
4位异步二进制加法计数器状态转换表
时序逻辑电路练习题及答案
第五章时序逻辑电路练习题及答案［］分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。
图［解］驱动方程：丿广心=2, 状态方程：Q；J00" +型0 =型㊉G：厶=©=©, er = +Q-Q"=0 ㊉er ；、=Q、QJ 电Q；Q：l人=G0，K输出方程：Y = Q^由状态方程可得状态转换表，如表所示；由状态转换表可得状态转换图，如图所示。
电路可以自启动。
表Q3Q2Q1/YRpi(00 _»_(110)Vo/I J图电路的逻辑功能：是一个五进制计数器，计数顺序是从0到4循[]试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出 电路的状态转换图。
A 为输入逻辑变量。
>C1il 1D |y >ci p-1CP1Q2图[解]_驱动方程：D] = AQ 2, D 2 = AQ.Q 2 状态方程：ft"1=,0广=4議=4（0；'+0"）由状态方程可得状态转换表，如表所示；由状态转换表町得 状态转换图，如图所示。
电路的逻辑功能是:判断A 是否连续输入四个和四个以上“1” 信号，是则Y=l,否则Y=0。
Q2Q1 A/Y佗0Y0 0 0 0 10 0 0 1 1 0 0 0 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 1 1 1 1 0 0 1 1 00 1 0 1 0 10 0[] 试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画 出电路的状态转换图，检查电路能否自启动。
r-0Q1TF1^=O->C1 1KCP［解］J严殛3, K 严1；J 2=Q lt K 严玆;=巫・g ； er 1= ae 2+me 2;丿3 = Q1Q29 位=Q 2Qr=Q.QA^QAY= O2O3电路的状态转换图如图所示，电路能够自启动。
第五章 同步时序逻辑电路
三、状态图
状态图：是一种反映同步时序电路状态转换规律及相应输 入、输出取值关系的有向图。
Mealy 型电路状态图的形式如图 (a) 所示。图中，在有向箭 头的旁边标出发生该转换的输入条件以及在该输入和现态下的 相应输出。
x/z
x
Moore型电路状态图的形式如图(b) 所示，电路输出标在圆 圈内的状态右下方，表示输出只与状态相关。
0
1
根据状态响应序列可作出时间图如下：
时钟节拍：1 2 输入x1： 0 0 输入x2： 0 1 状态 y： “0” 0 输出Z ： 0 1 3 1 0 0 1 4 1 1 0 0 5 0 1 1 0 6 1 1 1 1 7 1 0 1 0 8 0 0 1 1
分析时间图可知，该电路实现了串行加法器的功能。其中x1 为被加数，x2为加数，它们按照先低位后高位的顺序串行地输入。 每位相加产生的进位由触发器保存下来参加下一位相加，输出Z 从低位到高位串行地输出“和”数。
构造Moore型原始状态图如下：
1
相应的原始状态表如下表所示。
例 设计一个用于引爆控制的同步时序电路，该电路有一 个输入端x和一个输出端Z。平时输入x始终为0，一旦需要引爆， 则从 x 连续输入4个1信号(不被0间断)，电路收到第四个1后在 输出端Z产生一个1信号点火引爆，该电路连同引爆装置一起被 炸毁。试建立该电路的Mealy型状态图和状态表。
四、时间图
时间图是用波形图的形式来表示输入信号、输出 信号和电路状态等的取值在各时刻的对应关系，通常 又称为工作波形图。在时间图上，可以把电路状态转 换的时刻形象地表示出来。
5.2 同步时序逻辑电路分析
5.2.1 分析的方法和步骤 常用方法有表格法和代数法。 一、表格分析法的一般步骤 1．写出输出函数和激励函数表达式。 2．借助触发器功能表列出电路次态真值表。 3．作出状态表和状态图（必要时画出时间图） 。 4．归纳出电路的逻辑功能。