充电器的LAYOUT对EMI的影响
PCB Layout对电子产品EMC性能产生的影响分析
PCB Layout对电子产品EMC性能产生的影响分析摘要：随着电子产品的普及,对电子产品电磁兼容(EMI)性能的要求也日益提高。
本文通过理论分析和实验验证,从PCB Layout设计角度,探讨了不同布局方式对电子产品的EMC性能的影响,以期为相关设计者提供参考。
关键词:PCB;Layout;EMC; 摘要:随着电子产品的普及,对于产品emc要求也越来越高,因此,在电路板的设计中,需要充分考虑各种因素,如:信号路径、电源路径、地线等,从而保证产品emi的稳定。
本研究针对不同的布局方式,分别进行了理论分析,并采用SIP和TAB两种测试方法进行验证,结果表明,合理的PCB布局能够有效降低电子产品中的电磁干扰,提升其emc性能。
关键词：PCB Layout；电子产品；EMC性能一、引言电子产品的不断升级,其内部结构也发生了翻天覆地的变化。
从最初的简单线路板到现在的PCB Layout,不仅提高了电路的集成度,而且使整个产品更加美观、轻薄,大大提升了整机的综合竞争力。
但是,在提高产品功能性的同时,也带来了一些新的问题,比如:电磁干扰(EMI)、传导性辐射(CSR)等。
这些问题的出现,不仅影响整机的使用体验,还严重影响了产品的品质和口碑。
PCB（PrintedCircuit Board）Layout是电路板设计中的一个重要步骤，它确定了电路板上电气和物理部件的位置，以及它们之间的连接方式。
一个成功的PCB Layout设计需要综合考虑电气、机械和制造方面的要求，同时也对产品emv性能产生重要影响二、PCB Layout概述（一）PCB Layout设计原则(1)合理布局:根据实际需要,在保证信号传输的前提下,尽量减少走线,以降低走线的数量,从而降低布线的难度和成本,同时,也便于后期测试及维护。
(2)有效屏蔽:利用不同介质的差异,通过合理的布局,使不同介质相互隔离,避免干扰,从而提升产品整体的emc性能。
(3)安全接地:将地与电源连接在一起,形成低电平系统,可有效防止静电的产生,进而提升产品整体的emc性能。
EMI相关的Layout走线规则
3、尽量避免相邻布线层的层设置，无法避免时，应使相邻布线层中相互垂直或平行走线长度小于1000mil，减小平行走线之间的串扰。会形成杂散电容。
4、如果单板有内部信号走线层，则时钟等关键信号线布在内层。将关键信号布在内部走线层可以起到屏蔽的作用。
5、时钟线两侧建议包地线，包地线每隔3000mil接地，保证各包地线上各点电位相等，使信号的回流路径走在预先设定好的地线上，避免crosstalk和coupling到其它线路。
6、时钟、总线、射频线等关键信号走线和其他同层平行走线应满足3W原则，避免信号之间的串扰。原理同第三条。
7、电流大于等于1A电源所用的表贴保险丝、磁珠、电感、钽电容的焊盘应不少于两个过孔接到平面层，减少过孔等效阻抗。两个wire孔下地可以减小电感。
8、差分信号线应同层，等长，并行走线，保持阻抗一致，差分线间无其它走线，保证差分线对的共模阻抗相等，提高其抗干扰能力。差分信号大小相等，方向相等，从EE方面，如果信号到达时间不等，会造成误操作，从EMI考虑，差分信号平行走线nois应该注意“回路面积最小化”设计，回路面积越小，回路对外辐射越小，并且抗干扰能力越强。
16、信号线（特别是关键信号线）换层时，应在其换层过孔附近设计地过孔，可以减小信号回路面积。
17、时钟线、总线、射频线等强辐射信号线远离接口外出信号线，避免强辐射信号线上的干扰耦合到外出信号线上，向外辐射。
1、PCB不能有直角走线，直角走线会导致阻抗不连续，导致信号发射，从而产生振铃或过冲，形成强烈的EMI辐射。
2、PCB走线特别是时钟线与总线的粗细应保持一致，粗细不一致时，走线阻抗会发生突变，导致信号发射，从而产生振铃或过冲，形成强烈的EMI辐射。直角时或粗细不一致时，导线横截面积改变，阻抗突变，会导致反射（电流振荡，方波上升沿上升时间变短，上升沿变陡，缚利叶变换时下降沿越平滑，高频范围变大，EMI FAIL风险变大）造成能量的叠加，导致EMI noise。另外有五种端接方式都是为了阻抗匹配。
开关电源传导EMI太重要了
开关电源传导EMI太重要了1 前言电源产品在做验证时，经常会遭遇到电磁干扰(EMI)的问题，有时处理起来需花费非常多的时间，许多工程师在对策电磁干扰时也是经验重于理论，知道哪个频段要对策那些组件，但对于理论上的分析却很欠缺。
笔者从事开关电源设计多年，希望能藉由之前对策的经验与相关理论基础做个整理，让目前正从事或未来想从事开关电源设计的人员对电磁干扰防制技术能有初步的认识。
开关电源的电磁干扰测试可分为传导测试与辐射测试，一般开关电源的传导测试频段是指150K~30MHz之间，而辐射干扰的频段是指30M~300MHz，300MHz之后的频段一般皆不是电源所产生，因此大都可以给予忽略。
下面内容章节包括开关电源的传导测试法规，测试与量测方式，基本概念，抑制传导干扰的滤波器设计，布线与变压器设计等章节。
2 传导测试的法规传导的法规因产品别的不同，其所适用之条文亦不同，一般是使用欧洲的EN-55022或是美国的FCC part15来定义其限制线，又可以区分为CLASS A与CLASS B两种标准，CLASS A为产品在商业与工业区域使用，CLASS B为产品在住宅及家庭区域使用，笔者所设计的产品为3C的家用电源，传导测试频段为150K~30MHz，在产品测试前请先确认申请的安规为何，不同的安规与等级会有不同的标准线。
图1举例为EN-55022 CLASS B的限制线图，红色线为准峰值（QP, Quasi-peak）的限制线，粉红色为平均值（AV, Average）的限制线，传导测试最终的目地，就是测试的机台可以完全的低于其限制线，不论是QP值或AV值；一般在申请安规时，虽然只有在限制线下方即可申请，但多数都会做到低于2dB的误差以预防测试场地不同所导致的差异，而客户端有时会要求必需低于4~6dB来预防产品大量生产后所产生的误差。
图1图2图2为一量测后的例子，一般量测时都会先用峰值量测，因峰值量测是最简单且快速的方法，量测仪器以9KHz为一单位，在150K~30MHz之间用保持最大值(maximum hold)的方式来得到传导的峰值读值，用此来确认电源的最大峰值然后再依此去抓最高峰值的实际QP，AV值来减少扫描时间，图2的蓝色曲线为准峰值的峰值量测结果，一般在峰值量测完后会再对较高的6个频率点做准峰值(QP)与平均值(AV)的量测，就如同图2所标示。
PCB布局对MEI的影响
PCB布局对EMI的影响当今几乎所有的电子系统中都用到了开关模式DC-DC转换器，该器件功率转换效率较高，得到了普遍应用。
然而，它也有噪声大和不稳定的缺点，很难通过EMI认证。
这些问题大部分源自元件布局(不包括元件质量差的情况)和电路板布板。
一个完美的专业设计可能会因为电路板的寄生效应而遭到淘汰。
良好的布板不但有助于通过EMI认证，还可以帮助实现正确的功能。
为理解这一问题，需要回顾EMI规范，确定一个典型DC-DC转换器的潜在EMI来源。
我们选择降压转换器作为一个例子(可直接应用于升压转换器，也可以方便的应用于其他结构)。
本文给出DC-DC转换器的基本布板指南，以及一个实际例子。
EMI规范描述了频域通过测试/失效模板，分为两个频率范围。
在150kHz至30MHz低频段，测量线路的交流传导电流。
在30MHz至1GHz高频段，测量辐射电磁场。
电路节点电压产生电场，而磁场由电流产生。
存在问题最大的是阶跃波(例如，方波)，产生的谐波能够达到很高频率。
为了确定EMI辐射源，我们先研究图1a中降压转换器1的原理图。
开关电源工作时，晶体管Q1和Q2作为开关，而不是工作在线性模式。
晶体管的电流和电压均类似于方波，但是相位不一致，以降低功耗。
图1a. 在该降压转换器原理图中，互补驱动信号控制开关晶体管Q1和Q2，使其工作在开关状态下，以达到较高的效率。
在图1b中，开关节点电压VLX以及晶体管电流I1和I2为方波，具有高频分量。
电感电流I3是三角波，也是可能的噪声源。
这些波形能够实现较高的效率，但是从EMI的角度看，却存在很大问题。
图1b. 降压转换器的电流和电压波形。
开关晶体管电流I1和和I2，以及开关节点电压VLX接近方波，是可能的EMI辐射源。
一个理想的转换器不会产生外部电磁场，只在输入端吸收直流电流。
开关动作限制在转换器模块内部。
电路设计人员和布板工程师应负责保证达到这一目标：LX节点产生电场辐射，所有其他节点的电压保持不变。
关于EMI的简单介绍,如何降低EMI
关于EMI的简单介绍,如何降低EMI
随着技术的发展，数字信号的时钟频率越来越高，电路系统对于信号的建立、保持时间、时钟抖动等要素提出越来越高的要求。
EMI，即电磁干扰，是指电路系统通过传导或者辐射的方式，对于周边电路系统产生的影响。
EMI会引起电路性能的降低，严重的话，可能导致整个系统失效。
在实际操作中，相关机构颁布电磁兼容的规范，确保上市的电子产品满足规范要求。
时钟信号常常是电路系统中频率最高和边沿最陡的信号，多数EMI问题的产生和时钟信号有关。
降低EMI的方法有许多种，包括屏蔽、滤波、隔离、铁氧体磁环、信号边沿控制以及在PCB中增加电源和GND层等等。
在应用中可以灵活使用以上方法，其中屏蔽是相对简单的机械学方法，成本较高，不适用于手持和便携式设备；滤波和信号边沿控制对于低频信号有效，不适合当前广泛应用的高速信号。
另外，使用EMI/RFI滤波器这些被动元器件，会增加成本；通过LAYOUT技巧降低EMI显然比较费时，而且因设计的不同，手段也不尽相同。
展频时钟（Spread Spectrum Clocking）是另一种有效降低EMI的方法，。
降低EMI的layout及走线技巧
开关电源的PCB布线设计开关电源PCB排版是开发电源产品中的一个重要过程。
许多情况下，一个在纸上设计得非常完美的电源可能在初次调试时无法正常工作，原因是该电源的PCB排版存在着许多问题．0、引言为了适应电子产品飞快的更新换代节奏，产品设计工程师更倾向于选择在市场上很容易采购到的AC／DC适配器，并把多组直流电源直接安装在系统的线路板上。
由于开关电源产生的电磁干扰会影响到其电子产品的正常工作，正确的电源PCB排版就变得非常重要。
开关电源PCB排版与数字电路PCB排版完全不一样。
在数字电路排版中，许多数字芯片可以通过PCB软件来自动排列，且芯片之间的连接线可以通过PCB软件来自动连接。
用自动排版方式排出的开关电源肯定无法正常工作。
所以，没计人员需要对开关电源PCB排版基本规则和开关电源工作原理有一定的了解。
1、开关电源PCB排版基本要点1.1 电容高频滤波特性图1是电容器基本结构和高频等效模型。
电容的基本公式是式(1)显示，减小电容器极板之间的距离(d)和增加极板的截面积(A)将增加电容器的电容量。
电容通常存在等效串联电阻(ESR)和等效串联电感(ESL)二个寄生参数。
图2是电容器在不同工作频率下的阻抗(Zc)。
一个电容器的谐振频率(fo)可以从它自身电容量(C)和等效串联电感量(LESL)得到，即当一个电容器工作频率在fo以下时，其阻抗随频率的上升而减小，即当电容器工作频率在fo以上时，其阻抗会随频率的上升而增加，即当电容器工作频率接近fo时，电容阻抗就等于它的等效串联电阻(RESR)。
电解电容器一般都有很大的电容量和很大的等效串联电感。
由于它的谐振频率很低，所以只能使用在低频滤波上。
钽电容器一般都有较大电容量和较小等效串联电感，因而它的谐振频率会高于电解电容器，并能使用在中高频滤波上。
瓷片电容器电容量和等效串联电感一般都很小，因而它的谐振频率远高于电解电容器和钽电容器，所以能使用在高频滤波和旁路电路上。
晶振layout规则
晶振layout规则
晶振（Crystal）是一种电子元件，用于提供精确的时钟信号，使电路能够准确地执行各种功能。
在PCB设计中，晶振layout（布局）的规则非常重要，因为如果晶振layout不良，将导致系统时钟信号不稳定，从而影响整个电路的可靠性和性能。
以下是晶振layout的一些规则和建议：
1. 将晶振置于尽可能接近芯片的位置，并确保晶振的引脚间距符合芯片引脚的标准间距。
2. 晶振的两个引脚必须通过贴片电容器连接到地面和电源。
这些电容器应放置在晶振的附近，并且应该越接近晶振越好。
3. 晶振的布局应该避免与高速信号线和电源线发生交叉。
这些线会产生电磁干扰（EMI），从而导致晶振信号不稳定。
4. 晶振应该远离任何电磁干扰源，如变压器、电机和高频电磁场等。
5. PCB中必须使用地面平面或地面层来提供良好的地面引用。
地面平面应该尽可能接近晶振，以确保晶振引脚连通到地面。
6. 对于需要使用多个晶振的设计，应该将它们分别布置在不同的地方，并确保它们的布局相互独立，以避免相互干扰。
总之，良好的晶振layout设计可以提高电路的可靠性和性能，但需要注意诸多细节和规则。
因此，设计人员应该仔细考虑这些规则，以确保他们的设计正确无误。
- 1 -。
解读电源设计中的EMI问题与解决方案
解读电源设计中的EMI问题与解决方案电源设计中的EMI问题与解决方案电磁干扰（Electromagnetic Interference，简称EMI）是电源设计过程中需要重点考虑的问题之一。
EMI问题可能对电子设备的性能产生负面影响，干扰其正常工作并导致其他设备的性能下降。
本文将介绍电源设计中的EMI问题以及一些常见的解决方案。
一、电源设计中的EMI问题1. 什么是EMI问题？EMI指的是由电子设备产生的电磁场干扰。
当电子设备中的电流和信号在设备内部或外部传输时，会产生电磁辐射和电磁敏感性。
如果这些辐射或敏感性超过了某个特定的范围，就会导致EMI问题。
2. EMI问题可能导致的影响EMI问题可能导致以下影响：- 对设备本身造成干扰：电源系统中的高频噪声可能干扰设备的正常工作，降低设备性能。
- 对其他设备造成干扰：电磁辐射可能传播到其他设备上，导致它们的性能下降，甚至损坏。
- 不符合法规：有些国家和地区对EMI有严格的法规要求，如果不符合这些要求，产品可能无法上市销售。
二、解决EMI问题的常见方案1. 电源线滤波器电源线滤波器是最常见的解决EMI问题的措施之一。
它通过滤波器电路将高频噪声滤除，防止其传播到其他设备上。
电源线滤波器通常由电感器和电容器组成，通过选择合适的元件参数来实现滤波效果。
2. 地线设计正确的地线设计对于减少EMI问题非常重要。
地线应该尽可能短而宽，以减小回路面积，降低电磁辐射。
可以采用单点接地或多点接地的方式，根据具体情况选择最合适的设计方案。
3. 布局设计良好的布局设计可以减少EMI问题。
重要的电路应该远离敏感的传感器、接收器等部件，以减少电磁辐射对它们的影响。
同时，电路板的铺铜区域应尽可能广泛，以提供良好的地面平面。
4. 屏蔽设计屏蔽设计可以有效地减少EMI问题。
对于电源模块，可以使用金属屏蔽罩来封闭电路，将电磁辐射限制在较小的范围内。
此外，对于敏感部分，如高频元件和传感器，还可以采用局部屏蔽来降低电磁辐射。
分析PCB
分析 PCB Layout对电子产品 EMC性能产生的影响摘要：随着现代信息技术水平的不断提升，人民群众的日常生活对于各类电子产品的需求越来越大，这也使得电子产品的综合性能和技术参数越来越高，但同时也要实现优化和升级，因此本文主要基于PCB Layout对电子产品的EMC性能影响进行深入的分析与讨论，以及能够有效提升电子产品的电磁兼容性，避免信号串扰的影响范围拓展。
关键词：PCB Layout；电子产品；EMC性能；影响引言：为了确保电子产品能够充分发挥其作用，电磁兼容（EMC）是至关重要的安全认证标准之一，特别是该标准已经成为了相关领域的必要强制认证要求。
为了提高电子产品的EMC性能效果，需要合理做好PCB设计以及原理、结构的规划，本文主要围绕PCB Layout对电子产品的EMC性能产生影响进行深入的探究有重要的意义和价值。
1 PCB Layout及EMC性能概述PCB主要指的是印刷电路板，是电子元件的最基础载体，促进电子元件之间实现线路连接和功能的共通。
PCB Layout为印刷电路板布局，在以往的电路板制作流程和制作工艺中大多需要应用印刷蚀刻的方式进行操作，因此通过此类制作方式印制的电路板也可以被称之为印刷电路板，即PCB；在对电路板进行安装时，能够充分提供指导作用，最大程度上减少了接线错误问题出现的几率。
但是在电子元件和电路板布局过程中往往存在一定的高频信号并进一步引发EMC问题。
一旦发生EMC问题，在进行原因分析时可以将主要影响因素归结为电路板的不同信号影响，使得参考电平的低阻抗特性难以充分保障和维持，而此类阻抗的不断增大，也会导致电路板的整体质量水平和信号传输水平全面下降，因此在进行电磁兼容性能设计的过程中，要充分考虑到信号的屏蔽以及接地滤波等多重性的工作，如果无法保障地阻抗效果则难以实现良好的电磁兼容性能。
大多数情况下可以将参考电平直接设计为完整平面，以进一步保持良好的低阻抗状态。
太有用了，8个开关电源layout经验！
太有用了，8个开关电源layout经验！其实对于一个开关电源工程师而言PCB的绘制其实是对一款产品的影响至关重要的部分，如果你不能很好的Layout的话，整个电源很有可能不能正常工作，最小问题也是稳波或者EMC过不去这是别人家的成品开关电源，模组，我会以这个电源模组的设计重点给大家讲一些点的。
经验一，安规走线间距这个是写在协议里面的，如果你不按照这个做，耐压测试一定是过不了的，因为高电压，会直接空气击穿。
注意保险丝之前的距离是比较远的，要求3mm以上，这就是为啥保险丝都会放在电路最前端的原因。
第二个要注意的是就算安规没有写，如果两根走线太近，正常工作也依然会击穿的，两根1mm间距的PCB外层耐压是200V 所以一般220v交流或者310V直流的走线距离至少2mm以上，我一般都是在2.5mm以上的。
这些器件都是有安规要求的，说白了，就是两个器件有最小尺寸需求的，太小的器件其实是不可能过安规的，能明白吗？这就是所谓的开关电源PCB工程师实质上是带着镣铐在跳舞的原因。
开关电源变压器的骨架，同样是为了符合安规所以要有严格的把关。
尤其是初级，到次级的距离，小功率变压器是必须飞线的。
飞线的长度也要被管控，如果飞线太短，耐压可能会受到影响，而如果飞线太长，会有可能对外辐射电磁信号，EMC过不了，所以需要在规格书里面详细写清楚，PCB绘制的时候，飞线的焊盘一定要注意，不能太妖孽。
经验二，电流走向这个其实很少有真的被提及，其实原因也很简单。
很多人不注意啊。
看着两个设计，这部分RV1压敏电阻到后面x2电容之间，为啥走线为啥故意这样走，而不是直接覆铜全部短接？注意这里保险丝之后，接压敏电阻VR1再接x2电容的走线，完全是绕了一个弯这是为什么？理由很简单，不让电流在PCB上面有回头路可以走。
电流只走阻抗最小的部分，如果直接覆铜，必经的元器件就有可能会被跳过，所以这样做不可以。
同样的，这里的电解电容，一样是为了避免电流绕过必经的电容，直接流到负载上。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Charge部分的LAYOUT对EMC的影响
一．前言：
EMC的对策中，PCB板的设计是重点，如果忽视这一对策，即使成品在完成阶段追加其它对策也不能达到理想的要求。
最后只能使其成本COST UP、浪费更多的时间。
故提出—CHARGE 部分的LAYOUT，对EMC的影响，这一专题进行实验。
二．要求：
1．以7053 LIEBERT半成品Charge部分（见图1）作Layout改动的实验对象。
2．实验前要确认CHARGE部分在正常工作状态。
3．实验前确认测试环境指数为相同DB数。
4．在每次实验过程中保持测试空间位置、输入线、输出线的摆放位置尽可能的相同。
(图1)
三．实验过程：
动作1：改变CO6的接地位置，将其接至TX2第8 PIN的地。
CONDUCTION：在LINEMODE状态下：
（1L）（C1L） CONDU CTION：在BATMODE状态下：
（1B）（C1B）
RADLATION：在LINEMODE状态下：见图2红色波形（为未动作前）与蓝色波形（为动作后）的比较。
（图2）
RADLATION：在BATMODE状态下：见图3红色波形（为未动作前）与蓝色波形（为动作后）的比较。
（图3）
结果：在LINEMODE状态下测得图C1L（在动作后的波形）与1L（在未动作前的波形）的波形图比较得出，在0.15~30MHZ频率范围内，干扰信号下降3~8个dB。
由图2可知30~84MHZ频率范围内有降低一个尖峰，即此动作对RADLATION也有效。
在BATMODE状态下测得图C1B（在动作后的波形）与1B（在未动作前的波形）的波形图比较，干扰在1~10MHz频率范围内有明显下降。
由图3可知此动作对RADLATION有效，但效果不明显。
（待研究在CHARGE部的滤波电容接地端与变压器接地端相接在其它机种是否同样能减小对 CONDU CTION的干扰。
）
动作2 ：在动作1的基础上将CHG-I-S信号到R01的连线变短、加粗（原为0.25mm的连线，现短接如示意图A中蓝色的线）。
结果：测得波形图C2L、C2B与C1L、C1B的波形图比较，明显在LINEMODE状态0.15~10MHZ 的频率范围，波形有所改善。
即动作为有效。
在BATMODE状态下变化不明显。
（图C）(图D)
（C2L）（C2B）
动作3：直接将Q02 S极短接跳线至R01，再从R01短接跳线到CN4的3 PIN（见图B中绿色的连线）。
(C3L) (C3B)
RADLATION的测试：
LINEMODE：见图4红色波形（为动作2）蓝色波形（为此次动作）的比较。
（图4）
BATMODE：见图5红色波形（为动作2）蓝色波形（为此次动作）的比较。
（图5）
结果：测得图C3L、C3B与C2L、C2B的波形比较，在LINEMODE状态下0.15~10MHZ频率范围内下降5~10DB。
（待研究在其它机种上开关管S极走线，对CONDUCTION的干扰。
）
在BATMODE状态下1~10MHZ，波形比动作2有明显改善。
此次动作对RADLATION为有效。
见波形分析可知在30~84MHZ频率范围内LINEMODE、BATMODE均有降低。
动作4：在动作3的基础上，将R01短接到CN4 3 PIN的连线变短、变粗。
（C4L）（C4B）
结果：波形比较后，在LINEMODE状态下，波形是有改善的。
在BATMODE状态下0.15~1MHZ频率范围内干扰下降。
动作5：在动作4的基础上，将R01→C100→Q02 S极接至一个平面点。
(C5L) (C5B)
RADLATION：
LINEMODE：见图6红色波形（为动作3）蓝色波形（为此次动作）的比较。
BATMODE：见图7红色波形（为动作3）蓝色波形（为此次动作）的比较。
（图7）
结果：在波形C5L、C5B与C4L、C4B比效，BATMODE下，0.15~1MHZ的频率范围内干扰下降3~8dB，即此动作有效。
RADLATION测试时在BATMODE 30~84MHZ频率范围内改善明显。
动作6：在动作2的基础上，将Q02 S极→R01→C100接到一个点面上，再由一点接到CN4 的3 PIN。
（见图D中蓝色线示）
（C6L）（C6B）
结果：见C6L、C6B与C2L、C2B比较结果得出，0.15~10MHZ频率范围内干扰下降3~7个dB此动作能有效的降低干扰。
BATMODE状态下变化不明显。
动作7：在动作4的基础上，将Q02 S极接至CN4 3PIN的连线贴PCB板绕多几圈。
结果：见波形C8L、C8B与C4L、C4B作比较，可见线走得曲路越多、干扰越大。
见BATMODE状态下，见波形明显干扰变大。
(C7L) (C7B)
以上几次动作均在没有取掉输出线上的CORE、作CONDUCTION时没带LOAD的情况下测试。
动作8：在动作6的基础上（选择干扰最小的情况下）取掉输出线的CORE。
A：在LINEMODE状态，不带LOAD的情况下。
（N1L）（N1B）
B：在LINEMODE状态，带LOAD的情况下。
（L1L）（Y1L）
C：在BATMODE状态，带LOAD的情况下。
（L1B）（Y1B）
结果：A 在未带LOAD的情况下，见N1L、N1B与1L、1B相比较，LINEMODE、BATMODE状态下干扰均有下降，改动后对CONDUCTION更有效
B 带LOAD的情况下，LINEMODE状态下L1L（在未改动前波形）与Y1L（改动后的波形）
比较。
对CHARGE部分改动，更能降低干扰，
C 带LOAD的情况下，BATMODE状态下L1B（在未改动前波形）与Y1B（改动后的波
形）比较，LAYOUT对CHARGE部分修改能有效的降低干扰。
三．结论：
1．根据动作1结果说明：变压器的一次侧与二次侧间存在分布电容Cd，一次侧的高频电压通过。
这些分布电容将直接耦合到二次侧上去，在二次侧的二条输出直流电源上产生相位的共模噪
声。
如果二线对地阻抗不平衡，还会转变成差模噪声。
即将C06的地接与TX2的8PIN地上：
A：减小地回路面积，B：使两线对地阻抗平衡，减小干扰。
2．根据动作2、3、4、5得出：1号环路面积的越大对CONDUCTION的干扰越大。
原理分析：脉冲变压器次级、开关管、滤波电容构成高频开关电流环路能产生较大的空间辐
射，电容滤波不足则高频电流将以差模形式混在输出直流电压上。
影响电子电路的正常工作。
对策：LAYOUT 过程中将减小变压器、开关管、电容的环路面积；电容尽可能的靠近晶体开
关管，走粗、大铜箔。
3．根据动作5结果说明：CHG-I-S强信号线对电路中各种连线为弱信号线易产生共阻抗干扰。
在LAYOUT布线时将回路中连线分开布置。
4．根据动作8结果可说明：信号线的走线长、短与其产生的分布电容成正比。
信号线越长、分布电容越大，对周围的走线的干扰越大。
LAYOUT对策尽力缩短信号的回路面积。
此次报告为个人测试结果，尚有许多没有完善和不明白之处，欢迎大家提出自己的意见。