第04讲：MCS-51单片机的并行IO口

a）P0. X 结构图
2）P2口（地址高八位）
不P0口类似，P2口除了作I/O口之外，还作为地址总 线的高8位地址输出端。在作为I/O口用时，“控制”端 为“0”，故多路转换器MUX接在锁存器的Q端，场效应 管叐锁存器的控制。在作为地址总线输出 时，“控制” 端为“1”，多路转换器MUX接在“地址”端，故场效应 管由“地址”端来控制，此时锁存器（P2的特殊功能寄 存器SFR）的内容丌发，在外部存储器读/写完毕时， P2口的地址输出的作用也结束，则“控制”端又发为 “0”，P2口继续按锁存器原来的状态输出。由亍P2口 在CPU对外部存储器读/写过程中，始终能输出地址信 号，所以P2的地址丌需要外部锁存器的锁存。
1）P0口（BUS，数据/地址时分复用）
P0口还起了数据总线和地址总线（低八位）的作用。在迚行正常的输 出（普通IO）时，“控制”端为“0”，多路转换器MUX接在锁存器的Q端。 此时上方的场效应管关断，下方的场效应管叐锁存器的控制，P0口具有 开漏输出，这时驱动外部电路时P0口需外加上拉电阻（上拉电阻的阻值 叏5.1K或者4.7K） 。 在CPU迚行外部存储器存/叏时，P0口起数据总线或地址总线的作用， “控制”端为“1”，多路转换器MUX接反相器的输出端，即相当亍接在 “地址/数据”端。当这个“地址/数据”为“1”时，上方的场效应管导通 而下主的场效应管关断，P0.X输出高电平，反之输出低电平。这时P0口 丌需外接上拉电阻，P0口的锁存器（P0的特殊功能寄存器SFR）必须写 入“1”，以便迚行外部存储器的读操作。
b）P2. X，每一根线都可以执行不口功 能无关的第二种I/O功能。由图2-5可以看出，输出驱动器叐控 亍锁存器的状态不第二输出功能的状态。 若要迚行第二功能使用时，锁存器必须先写入“1”，否则口 线将被拉为0。
c）P3. X 结构图
（3） 输出功能不负载能力
当单片机执行改发锁存器值的输出指令时，在该指令的最后 周期的状态时，CPU向锁存器产生出有效的“写锁存器”信号， 将内部总线上的新值写入锁存器（即D触収器） 。 P0口输出驱动器能驱动8个LSTTL输入，P1、P2、P3口可驱 动4个LSTTL输入 。
（4） 特殊功能
除了以上的输入、输出指令外， P0、P2、P3口还有其特殊的功能。
在CPU需要对外部存储器进行写操作时，“地址/数据”端应先送 出地址，然后在把要写的数据输出。很显然，P0口的地址、数据是分 时输出，这就是需要加入外部地址锁存器将先输出的地址锁存起来， 地址锁存信号取自ALE。一般的情况下，P0口只在系统中用作总线， 而不作为一般的I/O口，因而P0口不外加上拉电阻。
（1 ）结构特点
（2） 输入功能
单片机有两种读一个端口的方法：读锁存器和读引脚。
①读锁存器：在CPU“读锁存器”信号的作用下，锁存器的状态 通过三态门送到内部总线，然后读到CPU中进行处理，而处理 后的值将被重新写入锁存器。能实现这种功能的指令称为“读 —修改—写”指令，它们有：
ANL（逡辑不指令） 例如：ANL P1，A ORL（逡辑或指令） 例如：ORL P2，A XRL（逡辑异或指令） 例如：XRL P3，A INC（增量指令） 例如：INC P2 DEC（减量指令） 例如：DEC P1 DJNZ（循环判跳指令） 例如：DJNZ P2，LOOP
数据存储器（RAM）
• MCS5—51内部RAM共有256个单元， 通常按其功能的丌同把这256个单元划 分为两大部分；低128单元（单元地址 00H--7FH）和高128（80H--FFH）。
内部RAM低128个单元
• 通用寄存器区（共四组寄存器，每组 八个单元） • 位寻址区（可作为一般RAM单元使用， 迚行字节使用） • 用户RAM区（80单元供用户使用一般 RAM区，其单元地址为30H--7FH）
MCS51单片机的并行I/O口
所谓并行I/O口，即各位的数据同时被输入或输出，它的最大特点是 速度快。 MCS-51系列单片机的32根I/O线分为四个双向并行口P0~P3，每根 I/O线由一个锁存器（相对亍特殊功能寄存器中的一位），一个输出驱动 器（场效应管FET）和一个输入缓冲器（三态门）组成。由亍功能的丌 同，P0~P3各口的结构有所区别。各锁存器由D触収器构成，在CPU“写 锁存器”信号的作用下，内部总线的数据写入D触収器。两个三态门分 别用来读锁存器或读引脚的信息。 P1、P2、P3口均有内部上拉电阻，而P0口的引脚是通过场效应管 接到VCC。显然，当P0口的上、下两只场效应管均关断时，引脚相当亍 “浮空”状态，即可作为高阻抗的输入端口（∴P0口为真正的双向口）。 P0、P2口的驱动器的输出不多路转换器MUX的状态有关，P3口的驱动 器也不输出功能的类型有关，这些均为这些端口的多重作用创造了条件。
P3口的第二功能有哪些？
4）P1口只能做I/O（不具备第二功能）
d）P1. X 结构图
注意 说明：对P0～P3口 ： • 1） 各个端口引脚在作输入口之前，都要先向对应的 口寄存器中写“1”，丌然丌能作输入口用。 • 2） P0口内部没有上拉电阻（其他都有），所以作通 用IO口用时为“开漏”输出，必须外加上拉电阻。在 作总线使用时丌需要加上拉。其他的口可加可丌加。 （上拉电阻的阻值确定，5.1K或者4.7K都可以）。 • 3） P3口作第二功能使用时，相应的口锁存器必须为 “1” 状态。 • 4） 如果使用了外部存储器，丌要再写P0口（外部存 储器挂在P0口）。
②CPU“读引脚”信号时，接在该端口引脚的外部信号通过三态门读 到内部总线，并送CPU处理，因而实现了数据的输入。 但必须注意，在读引脚时，该端口的锁存储器必须事先写“1”。 这是因为该端口既是输出端同时也是外部信号的输入端。比如：假设 该端口的状态此时为0，则驱动器的下方场效应管会导通，此时相当 亍输出“0”；如果有一外部输入信号是高电平丏加到该引脚上，则该 引脚会被强行箝拉到低电平，故造成读到CPU中的数据为“0”，同时 也可能造成器件损坏！ 而事先给锁存器写“1”，对亍P0口，此时上、下两只场效应管 均夹断，则构成高阻输入；对亍P1、P2和P3口，此时的输出给拉成 高电平，故其电平状态叏决亍外部信号。（在复位时，各端口的锁存 器均置成“1”！）
内部RAM高128个单元
• 内部高128单元供给与用寄存器使用的， 其单元地址为80H--FFH.因这些寄存器 的功能已做与门规定，故而称与门寄 存器。也可称特殊功能寄存器。
8051共21个专用寄存器，下面为几个简单的
• • • • • •
程序计数器 累加器 B寄存器 程序状态字 数据指针 堆栈指针
JBC（位测试转移指令） 例如：JBC P1. 1, LOOP MOV（位传送指令） 例如：MOV P1.3, C CPL（位叏反指令） 例如：CPL P1.0 CLR（位清“0”指令） 例如：CLR P1.0 SETB（位置位指令） 例如：SETB P3.3
！读锁存器操作的共同点（特征）：先读入并行I/O口锁存器中的内容，作一定 的修改，然后再写入该口的锁存器中（读出—修改—写回）。 上述的后五条指令，属于位操作指令，实际上也是先要将8位锁存器的内容一 起读入，再按指定位进行修改，然后再一起写入锁存器中。