【大学】数字电子技术PPT课件
合集下载
《数字电子技术》PPT课件
Figure 8–1 A 2-bit asynchronous binary counter. Open file F08-01 to verify operation.
Thomas L. Floyd Digital Fundamentals, 9e
a
1 Copyright ©2006 by Pearson Education, Inc.
Thomas L. Floyd Digital Fundamentals, 9e
a
5 Copyright ©2006 by Pearson Education, Inc.
Upper Saddle River, New Jersey 07458
All rights reserved.
Figure 8–6 An asynchronously clocked decade counter with asynchronous recycling.
Thomas L. Floyd Digital Fundamentals, 9e
a
8 Copyright ©2006 by Pearson Education, Inc.
Upper Saddle River, New Jersey 07458
All rights reserved.
Figure 8–9 Two configurations of the 74LS93 asynchronous counter. (The qualifying label, CTR DIV n, indicates a counter with n states.)
Thomas L. Floyd Digital Fundamentals, 9e
a
7 Copyright ©2006 by Pearson Education, Inc.
Thomas L. Floyd Digital Fundamentals, 9e
a
1 Copyright ©2006 by Pearson Education, Inc.
Thomas L. Floyd Digital Fundamentals, 9e
a
5 Copyright ©2006 by Pearson Education, Inc.
Upper Saddle River, New Jersey 07458
All rights reserved.
Figure 8–6 An asynchronously clocked decade counter with asynchronous recycling.
Thomas L. Floyd Digital Fundamentals, 9e
a
8 Copyright ©2006 by Pearson Education, Inc.
Upper Saddle River, New Jersey 07458
All rights reserved.
Figure 8–9 Two configurations of the 74LS93 asynchronous counter. (The qualifying label, CTR DIV n, indicates a counter with n states.)
Thomas L. Floyd Digital Fundamentals, 9e
a
7 Copyright ©2006 by Pearson Education, Inc.
数字电子技术试讲ppt课件
与非表达式 Y2=I4·I5·I6·I Y7 1=I2·I3·I6·I7 Y0=I1·I3·I5·I
7
(3) 画逻辑图
I0
省略不画 输出
I1
3 位二
进制码
I2
Y0 I3
I4
Y1
I5
Y2
I6
8 个需要编码
的输入信号
I7
3 位二进制编码器
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
第 4 章 组合逻辑电路
(2)采用圈 0 的方法求得与-或-非式和或非-或非式
BC A 00 01 11 10
0 0 01 0
1 0 11 1
YABBCAC YABBCAC
ABBCAC
A (3)根据输出逻辑式画逻辑图
方案四：
B
用或非门实现
Y
C
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
根据真值表用代数 法或卡诺图法求最简与或式，然后根据题中对 门电路类型的要求，将 最简与-或式变换为要求 门类型对应的最简式。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
第 4 章 组合逻辑电路
第 4 章 组合逻辑电路
(2)采用圈 0 的方法求得与-或-非式和或非-或非式
BC A 00 01 11 10
0 0 01 0
7
(3) 画逻辑图
I0
省略不画 输出
I1
3 位二
进制码
I2
Y0 I3
I4
Y1
I5
Y2
I6
8 个需要编码
的输入信号
I7
3 位二进制编码器
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
第 4 章 组合逻辑电路
(2)采用圈 0 的方法求得与-或-非式和或非-或非式
BC A 00 01 11 10
0 0 01 0
1 0 11 1
YABBCAC YABBCAC
ABBCAC
A (3)根据输出逻辑式画逻辑图
方案四：
B
用或非门实现
Y
C
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
根据真值表用代数 法或卡诺图法求最简与或式，然后根据题中对 门电路类型的要求，将 最简与-或式变换为要求 门类型对应的最简式。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
第 4 章 组合逻辑电路
第 4 章 组合逻辑电路
(2)采用圈 0 的方法求得与-或-非式和或非-或非式
BC A 00 01 11 10
0 0 01 0
川大电子数字电子技术--ch2ppt课件
过渡过程参看ppt 5
定义：ic从0.1ICS增加 到0.9ICS时的时间为tr
定义：ic增加到 0.1ICS时的时间为 td
t2时刻, VI↓ -V2 但T不能立即回到 截止状态，需经 存储时间ts和下降 时间tf后，才能回 到截止状态。
过渡过程参看ppt 5
定义：ic从0.9ICS下降到 0.1ICS时的时间为tf
(a)
(b)
(c)
放大区：VBE>VTE且VBC<0,工作点位于〔输出特性 〕负载线的Q点，ic=βiB与VCE无关。图〔c〕中 VTE为导通电压〔硅管约0.6v，锗管为0.2v），
rbe=rb+(1+β)re rb为基区体电阻约10Ω， re= φT /IE ,φT ≈26mv。有关放大区的详细研究属于模拟电路的
饱和区
截止区
饱和电压
晶体管饱和后，集－射极间电压VCES很小，硅管 不足0.3V，锗管仅为0.1V，因VCES<<EC ，故 Ics=(EC-VCES)/RC≈EC/RC,，对应基极电流 iBS=ICS/ß≈EC/ßRC〔临界饱和电流〕因而，为使 晶体管可靠饱和 iB>iBS=EC/ßRC 。
一般， iB ≥NiBS=NEC/ ßRC (饱和电流，N=2~3)
tpd
tpHL
tpLH 2
信号经反相器后， 输出波形与输入波 形相位相反，输入 波形平均延迟了 tpd 。
2.11 反相器的平均延迟时间
b
2－2 分立元件门电路
2.2.1、二极管门电路
Fa=ABC
Fb=A+B+C
图2－12 二极管门电路
A B C Fa(V) Fb(V) 0 0 0 0.7 0 0 0 5 0.7 4.3 0 5 0 0.7 4.3 0 5 5 0.7 4.3 5 0 0 0.7 4.3 5 0 5 0.7 4.3 5 5 0 0.7 4.3 5 5 5 5 4.3
《数字电子技术课件》PPT课件
（3）按照电路的结构和工作原理的不同：数字电路可分 为组合逻辑电路和时序逻辑电路两类。组合逻辑电路没 有记忆功能，其输出信号只与当时的输入信号有关，而 与电路以前的状态无关。时序逻辑电路具有记忆功能， 其输出信号不仅和当时的输入信号有关，而且与电路以 前的状态有关。
2019/1/21
1.2
数制和码制
数字电子技术课件
主讲： 李美莲
翟宗起 汪德华
王学忠
课件制作者： 李 美 莲
2019/1/21
目
第一章 第二章 第三章 绪论 逻辑门电路
录
逻辑代数基础
第四章
第五章 第六章 第七章 第八章
2019/1/21
集成触发器
脉冲信号的产生与整形 组合逻辑电路 时序逻辑电路 数模和模数转换器
第九章
半导体存储器
第一章
读 数 顺 序
读 数 顺 序
2019/1/21
(2Байду номын сангаас .375 )10 = (11011 .011 ) 2
3. 二进制与八进制间的相互转换 二进制→八进制: 从小数点开始，整数部分向左
(小数部分向右) 三位一组，最后不 足三位的加 0 补足三位，再按顺序 写出各组对应的八进制数 。 (11100101.11101011)2 = ( ? )8
内容提要：
1.1
绪
论
数字电路概述
1.2
数制及编码
2019/1/21
1.1
概
述
主要要求：
了解数字电路的特点。
了解数字电路的分类。
2019/1/21
一、数字电路与数字信号
传递、处理模拟
电子电路分类
模拟电路
数字电路
2019/1/21
1.2
数制和码制
数字电子技术课件
主讲： 李美莲
翟宗起 汪德华
王学忠
课件制作者： 李 美 莲
2019/1/21
目
第一章 第二章 第三章 绪论 逻辑门电路
录
逻辑代数基础
第四章
第五章 第六章 第七章 第八章
2019/1/21
集成触发器
脉冲信号的产生与整形 组合逻辑电路 时序逻辑电路 数模和模数转换器
第九章
半导体存储器
第一章
读 数 顺 序
读 数 顺 序
2019/1/21
(2Байду номын сангаас .375 )10 = (11011 .011 ) 2
3. 二进制与八进制间的相互转换 二进制→八进制: 从小数点开始，整数部分向左
(小数部分向右) 三位一组，最后不 足三位的加 0 补足三位，再按顺序 写出各组对应的八进制数 。 (11100101.11101011)2 = ( ? )8
内容提要：
1.1
绪
论
数字电路概述
1.2
数制及编码
2019/1/21
1.1
概
述
主要要求：
了解数字电路的特点。
了解数字电路的分类。
2019/1/21
一、数字电路与数字信号
传递、处理模拟
电子电路分类
模拟电路
数字电路
【精品PPT】数字电子技术基础全套课件-2
与门的逻辑符号：
A
&
Y Ｙ＝Ａ•Ｂ
B
二、或逻辑（或运算）
或逻辑：当决定事件（Y）发生的各种条件A，B，
C，…)中，只要有一个或多个条件具备，事件（Y）
就发生。表达式为：Ｙ＝Ａ＋Ｂ＋Ｃ＋…
功真能 值表 表
A
开A关 A 开关BB
Y灯 Y
B E
断0开 断开0
0灭
Y
断0开 闭合1
1亮
闭1合 断开0
1亮
电路图
5、波形图→真值表
A
1111
0000
B
11
11
00
00
C 1111
00
Y 11
00 11
0
00 0
ABC Y 00 0 0 t 00 1 1 01 0 1 t 01 1 0 10 0 0 t 10 1 1 11 0 0 t 11 1 1
三、逻辑函数的两种标准形式
最小项:
在n变量逻辑函数中，若m为包含n个因子的乘 积项，而且这n个变量都以原变量或反变量的形式在 m 中出现，且仅出现一次，则这个乘积项m称为该 函数的一个标准积项，通常称为最小项。
闭1合 闭合1
1亮
两个开关只L要=A有B一个接通，灯 就会亮。逻辑表达式为：
Ｙ＝Ａ+Ｂ
实现或逻辑的电路称为或门。 或门的逻辑符号：
A
≥1
B
Y=A+B
三、非逻辑（非运算）
非逻辑：指的是逻辑的否定。当决定事件（Y）发生的
条件（A）满足时，事件不发生；条件不满足，事件反
而发生。表达式为：Y＝A′
真功能值表表
Y (((A B)C)D)C
应用反演定理应注意两点：
数字电子技术新PPT课件
2. 双地址译码方式
又称双译码地编址址码方分式成或行双地地址址码寻和址列方地式址码两组
Y0
Y1
…
Y15
A0
行 地
W0
W16
W240
A1
址
W1
W17
W241
A2
译
≈
码
≈
…≈
A3
器
W15
W31
W255
列地址译码器
…
X0
X1 基本单元 为字单元
X15
A4
A5
A6
A7
例25如6 字存当储若A器7采~需用A要双0单=8地地0根址0址0地译译01址码码11线方方1，式时式分，，2为5X则61A5字需7和存~2Y5储A604器地根和的址内A结线部3 ~构均地A图址0 两线组。。A3 ~ A0 送入行 地址译码器，为产高生电1平6 ，根字行W地1址5 被线选( 中Xi，) ；其A存7储~ 内A4容送被入读列出地。址译码器，产生 16 根列 地址线 ( Yi ) 。存储矩阵中的某个字能否被选中，由行、列地址线共同决定。
读操作： 先读熔丝未熔断的，相应字线 为高电平，电路等效为（a）H 图。 再读熔丝熔断的，如图（b）。
H （a）
VCC
H
（b）
3 EPROM：采用浮栅型MOS器件作为存储单元的一个元件，需紫外线照射 才能擦除，大概需要10——30分钟，可擦除上万次。 4 EEPROM：同样采用浮栅工艺，但可利用一定宽度电脉冲擦除。
二、LSI的现状和前景
目前，在单块硅片上集成十万个元件、器件的大规模集成电路已广泛应用到各种电子仪器和设备中。集成电路 一进入超大规模和甚大规模阶段，如实验室用到的lattics公司的Flex10K10系列，等效门数为10000门，另外还 有Flex10K100系列，等效门数为100000门。
《电子技术基础—数字电子技术》课件第3章
解 (1) 分析设计要求, 确定逻辑变量。 这是一个可完成一位二进制加法运算的电路, 设两个加数 分别为A和B, 输出和为S, 进位输出为C。 (2) 列真值表。 根据一位二进制加法运算规则及所确定 的逻辑变量, 可列出真值表如表3-5所示。 (3) 写逻辑表达式。
S AB AB A B
(3-7)
利用异或门组成的全加器如图3-7所示。
图3-7 全加器 (a) 逻辑图; (b) 逻辑符号
2. 多位加法器 多个1位二进制全加器的级联就可以实现多位加法运算。 根据级联方式, 可以分成串行进位加法器和超前进位加法器两 种。 图3-8 为由4个全加器构成的4位串行进位加法器。 这种 加法器的特点是： 低位全加器输出的进位信号依次加到相邻 高位全加器的进位输入端, 最低位的进位输入端接地, 同时每 一位的加法运算必须要等到低一位的进位产生以后才能进行, 因此, 串行进位加法器的运算速度较慢。
Y1 AB, Y3 AB, Y2 Y1 Y3
AB AB AB AB
(2) 列真值表。 真值表如表3-3所示。
(3) 分析功能。 此电路是一位数值比较器, 功能为 Y1=1： A＜B Y2=1： A=B Y3=1： A＞B
3.3 组合逻辑电路的设计
3.3.1 组合逻辑电路的设计方法 组合逻辑电路的设计可按以下步骤进行： (1) 分析设计要求, 确定逻辑变量, 在进行组合电路设计
来变换完成的, 加法器是实现加法运算的核心电路。 在例3-4 中, 我们已提到了在不考虑低位进位情况下完成一位二进制加 法运算的半加器。 而在进行多位二进制加法运算时, 必须考 虑低位的进位。
1. 全加器 将两个1位二进制数及低位进位数相加的电路称为全加器。 如设两个多位二进制数相加, 第i位上的两个加数分别为Ai、 Bi, 来自低位的进位为Ci－1, 本位和数为Si, 向高位的进位数为 Ci, 则全加器的运算规律如真值表3-6所示。
S AB AB A B
(3-7)
利用异或门组成的全加器如图3-7所示。
图3-7 全加器 (a) 逻辑图; (b) 逻辑符号
2. 多位加法器 多个1位二进制全加器的级联就可以实现多位加法运算。 根据级联方式, 可以分成串行进位加法器和超前进位加法器两 种。 图3-8 为由4个全加器构成的4位串行进位加法器。 这种 加法器的特点是： 低位全加器输出的进位信号依次加到相邻 高位全加器的进位输入端, 最低位的进位输入端接地, 同时每 一位的加法运算必须要等到低一位的进位产生以后才能进行, 因此, 串行进位加法器的运算速度较慢。
Y1 AB, Y3 AB, Y2 Y1 Y3
AB AB AB AB
(2) 列真值表。 真值表如表3-3所示。
(3) 分析功能。 此电路是一位数值比较器, 功能为 Y1=1： A＜B Y2=1： A=B Y3=1： A＞B
3.3 组合逻辑电路的设计
3.3.1 组合逻辑电路的设计方法 组合逻辑电路的设计可按以下步骤进行： (1) 分析设计要求, 确定逻辑变量, 在进行组合电路设计
来变换完成的, 加法器是实现加法运算的核心电路。 在例3-4 中, 我们已提到了在不考虑低位进位情况下完成一位二进制加 法运算的半加器。 而在进行多位二进制加法运算时, 必须考 虑低位的进位。
1. 全加器 将两个1位二进制数及低位进位数相加的电路称为全加器。 如设两个多位二进制数相加, 第i位上的两个加数分别为Ai、 Bi, 来自低位的进位为Ci－1, 本位和数为Si, 向高位的进位数为 Ci, 则全加器的运算规律如真值表3-6所示。
《数字电子技术基础》课件
数字信号的特点与优势
总结词
易于存储、传输和处理
详细描述
数字信号可以方便地存储在各种存储介质上，如硬盘、光盘等，并且可以轻松地 进行传输，如通过互联网或数字电视广播。此外，数字信号还可以通过各种数字 信号处理技术进行加工处理，如滤波、压缩、解调等。
数字信号的特点与优势
总结词：灵活性高
详细描述：数字信号可以方便地进行各种形式的变换和处理，如时域变换、频域 变换等，使得信号处理更加灵活和方便。
存储器设计
实现n位静态随机存取存储器（SRAM）。
移位器设计
实现n位左/右移位器。
微处理器设计
实现简单的微处理器架构。
CHAPTER 04
数字信号处理
数字信号的特点与优势
总结词
清晰、稳定、抗干扰能力强
详细描述
数字信号以离散的二进制形式表示，信号状态明确，不易受到噪声和干扰的影 响，具有较高的稳定性和抗干扰能力。
数字系统集成测试
对由多个数字电路组成的数字系统进 行集成测试，确保系统整体功能和性 能达标。
THANKS FOR WATCHING
感谢您的观看
对数字电路进行全面测试，确保产品质量 ，提高客户满意度。
数字电路的调试方法与技巧
分段调试
将数字电路分成若干段，逐段进行调试，以 确定问题所在的位置。
仿真测试
利用仿真软件对数字电路进行测试，模拟实 际工作情况，以便发现潜在问题。
逻辑分析
使用逻辑分析仪对数字电路的信号进行实时 监测和分析，以便快速定位问题。
编码器和译码器的应用
编码器和译码器在数字电路中有 着广泛的应用，如数据转换、数 据传输和显示驱动等。
CHAPTER 03
数字系统设计
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
uo≈5―0.7―0.7＝3.6V 输出Vo为高电平。如图
2-1-3所示。
图2-1-3 输入有低电平时的情况
.
7
模块Ⅱ 数字电子技术
项目二 逻辑门电路基础
任务一 插装与调试OC门CT74LS03的“线与”功能
3）真值表如下：
A
B
C
Y
0
0
0
1
0
0
1
1
0
1
0
1
01ຫໍສະໝຸດ 1110
0
1
1
0
1
1
1
1
0
1
1
1
1
0
逻辑功能为： YABC
电路，因此其输出电阻很低，使用时输出端不能长久接地 或与电源短接，因此不能直接让输出端与总线相连，即不 允许直接进行上述“线与”。多个普通TTL与非门电路的 输出端也不能连接在一起后上总线。因为，当它们的输出 端连接在一起上到总线上，只要有一个与非门的输出为高 电平时，这个高电平输出端就会直接与其它低电平输出端 连通而形成通路，总线上就会有一个很大的电流Ic由高电 平输出端经总线流向低电平输出端的门电路，该门电路将 因功耗过大而极易烧毁。解决的办法：集电极开路，称为 集电极开路的与非门，简称OC门。
【任务引入】 在TTL门电路中，输出级三极管的集电极是开路的，
称为集电极开路门，简称OC门。集电极开路门可以线与， 即将多个OC门的输出端连接起来。本节课的任务即是掌握 由TTL集电极开路门电路CT74LS03构成的线与功能逻辑 电路。
.
2
模块Ⅱ 数字电子技术
项目二 逻辑门电路基础
任务一 插装与调试OC门CT74LS03的“线与”功能
线与的逻辑功能表达式为：YY1Y2AB CD
2）驱动显示器
图2-1-7 OC门电路驱动负载
.
14
模块Ⅱ 数字电子技术
项目二 逻辑门电路基础
任务一 插装与调试OC门CT74LS03的“线与”功能
3）实现电平转换
图2-1-8 OC门电路电平转换
.
15
模块Ⅱ 数字电子技术
项目二 逻辑门电路基础
任务一 插装与调试OC门CT74LS03的“线与”功能
三、TTL系列集成电路及使用 1.TTL系列集成电路
（1）74：标准系列 （2）74H：高速系列 （3）74S：肖特基系列 (4) CT74L低功耗系列,又称LTTL系列 （5）CT74S肖特基系列,又称STTL系列。其平均传输延迟时间 为3ns／门，平均功耗约为19mW。 （6）CT74LS低功耗肖特基系列,又称LSTTL系列。其平均传输 延迟时间为9.5ns／门，平均功耗约为2mW／门。
.
10
模块Ⅱ 数字电子技术
项目二 逻辑门电路基础
任务一 插装与调试OC门CT74LS03的“线与”功能 1. 电路结构与逻辑符号
图 2-1-5 OC门电路结构与逻辑符号
.
11
模块Ⅱ 数字电子技术
项目二 逻辑门电路基础
任务一 插装与调试OC门CT74LS03的“线与”功能
OC门在使用时，应根据负载的大小和要求，合理选择外接电
2-1-2所示。
图2-1-2 输入全为高电平时的情况
.
6
模块Ⅱ 数字电子技术
项目二 逻辑门电路基础
任务一 插装与调试OC门CT74LS03的“线与”功能
（2）输入有低电平时：
如uA=0.3V， uB= uC =3.6V，则
uB1=0.3+0.7=1V，VT2、 VT3截止，VT4导通。忽
略iB4，输出端的电位为：
模块Ⅱ 数字电子技术
项目二 逻辑门电路基础
任务一 插装与调试OC门CT74LS03的“线与”功能
【学习目标】 1.熟悉集电极开路门（OC门）的逻辑功能。 2.掌握OC门的电路原理。 3.掌握由CT74LS03实现的线与功能电路的仿真调试。
.
1
模块Ⅱ 数字电子技术
项目二 逻辑门电路基础
任务一 插装与调试OC门CT74LS03的“线与”功能
.
5
模块Ⅱ 数字电子技术
项目二 逻辑门电路基础
任务一 插装与调试OC门CT74LS03的“线与”功能
（2）TTL与非门电路工 作原理
1）输入端全为高电平 时：如uA=uB=uC= 3.6V， 则uB1=2.1V，VT2、VT3导 通，VT4截止。输出端的 电位为：uO=UCES＝0.3V，
输出Vo为低电平。如图
（
2）应用：
1）实现线与
.
12
模块Ⅱ 数字电子技术
项目二 逻辑门电路基础
任务一 插装与调试OC门CT74LS03的“线与”功能
图2-1-6 OC门电路线与
.
13
模块Ⅱ 数字电子技术
项目二 逻辑门电路基础
任务一 插装与调试OC门CT74LS03的“线与”功能
两个或多个OC门的输出信号在输出端直接相与的逻辑功 能，称为线与。非OC门不能进行这种线与，否则容易破 坏门电路。
阻RC的数值，并将RC和电源UCC连接在OC门的输出端。
2. 功能与应用
（1）功能：实现正常的逻辑功能、提高输出驱动负载的能力、
转换TTL到其他电平、实现“线与”功能。外接上拉电阻R
的取值范围为几百至几千欧，接入外接电阻R后：
1）A、B不全为1时，uB1=1V，T2、T3截止，Y=1。
2）A、B全为1时，uB1=2.1V，T2、T3饱和导通，Y=0。
图2-1-1 TTL与非门典型电路
.
4
模块Ⅱ 数字电子技术
项目二 逻辑门电路基础
任务一 插装与调试OC门CT74LS03的“线与”功能
电路结构： 1）该电路由输入级、中间级和输出级组成。 2）输入级由多发射极晶体管VT1和电阻Rb1组成。 3）中间级由晶体管VT2和电阻Rc2和Re2组成，VT2的集 电极得到反向的信号驱动VT4，VT2的发射极得到同向的信 号驱动三极管VT5。 4）输出级回路由VT4、VT3和电阻Rc4及二极管VD组成。
【相关知识】 一、TTL集成门电路
TTL门电路是三极管-三极管逻辑门电路，这是把电路 元件都制作在同一块硅片上的电路。具有负载能力强、抗 干扰能力强、转换速度高的优点。 1. TTL与非门 （1）TTL与非门电路
.
3
模块Ⅱ 数字电子技术
项目二 逻辑门电路基础
任务一 插装与调试OC门CT74LS03的“线与”功能
.
8
模块Ⅱ 数字电子技术
项目二 逻辑门电路基础
任务一 插装与调试OC门CT74LS03的“线与”功能 2. TTL与非门举例—74LS00
图2-1-4 74LS00引脚排列图
.
9
模块Ⅱ 数字电子技术
项目二 逻辑门电路基础
任务一 插装与调试OC门CT74LS03的“线与”功能
二、集电极开路与非门（OC门） 上面讲到的普通TTL与非门，由于采用了推拉式输出