一种改进的增益增强共源共栅放大器的设计

一种改进的增益增强共源共栅放大器的设计马磊;原义栋;张海峰【摘要】设计了一种适用于流水线A/D转换器的全差分跨导放大器,通过采用单端放大器的增益增强方法,使运算放大器即具有较高的直流增益,又有较小的面积及较好的版图匹配性.通过对普通开关定容共模负反馈电路的改进,改善了建立时间减小了放大器输出共模的抖动.电路采用SMIC 0.18 μm CMOS工艺,并在Cadence下对电路及版图进行了仿真,结果表明:小信号低频电压增益119.3 dB;单位增益带宽378.1 MHz;相位裕度60°.%In this paper, a full differential transconductance amplifier suitable for pipelined ADC is presented. The gain-boost method of the single-ended gain-boost amplifier makes the operation amplifier have a high DC gain , smaller area and better territory match in layout. By using improved CMFB circuit, the settling time and jitter of output common-mode voltage are decreased. The whole circuit was simulated with SMIC 0. 18 μm CMOS technology. The result shows that DC-gain is 119. 3 dB, GBW is 378. 1 MHz and the phase margin is 60°.【期刊名称】《现代电子技术》【年(卷),期】2011(034)010【总页数】4页(P145-148)【关键词】流水线ADC;增益增强;跨导放大器;开关电容共模负反馈;版图【作者】马磊;原义栋;张海峰【作者单位】中国电力科学研究院通信与用电技术分公司,北京100192;中国电力科学研究院通信与用电技术分公司,北京100192;中国电力科学研究院通信与用电技术分公司,北京100192【正文语种】中文【中图分类】TN919-340 引言随着集成电路技术的不断发展，高性能的运算放大器广泛应用于各种电路系统中，它成为模拟和混合信号集成电路设计的核心单元电路，其性能直接影响电路系统的整体性能。

作为现代模拟集成电路的一个重要部分，A/D转换器随着集成电路技术的发展而发展。

随着数字无线电等理论的提出，高速高精度模数转换器成为人们研究的目标，而这也为运算放大器提出了更高的要求。

在传统结构越来越限制放大器指标的时候，Bult.K.提出的增益增强结构能够在不影响带宽的前提下有效地提高运放的开环增益，使得设计高性能放大器变的更加容易[1-2]。

本文设计了一种采用增益增强结构的带开关电容共模反馈的折叠式共源共栅跨导运算放大器，可用于流水线结构的A/D 中。

出于对性能及版图因素的考虑，采用了单端放大器作为增益提高辅助放大器。

并通过改进共模负反馈电路，使得放大器输出共模反馈电压稳定更快，抖动更小。

本设计在Cadence 环境下对运放的电路和版图进行了仿真。

结果表明，放大器的各项性能参数达到了理想的效果。

1 电路结构的分析与设计CMOS跨导运算放大器常用结构有两级放大结构、套筒结构和折叠共源共栅结构等形式。

两级放大结构的运放电路结构虽然具有高增益、高摆幅等优点，但由于每一级至少引入一个极点，为了保障整个放大器的相频特性满足要求，需要额外的频率补偿电路，从而提升了放大器的电流和功耗，限制了放大器带宽，同时降低了放大器速度，因此不能满足本设计中对于运放带宽和速度的要求。

套筒式结构虽然具有较高的增益、较好频率特性及较低功耗，但是受到结构限制，其输出摆幅和共模输入范围小，不满足设计要求。

折叠式共源共栅结构针对套筒结构输出摆幅小的缺点进行改进，通过增加电路支数，提高功耗，在提供较高的增益前提下，又满足了大带宽、高摆幅和高速的要求。

通过对折叠共源共栅结构应用增益增强技术，可以在不影响信号带宽、压摆率和相位特性的情况下进一步提高电路直流增益。

因此，针对本设计的特殊要求，选取了应用增益增强技术的折叠式共源共栅结构[3]。

1.1 主运放电路本文设计的折叠共源共栅运算放大器如图1所示。

M0，M1为差分输入对管;M2为差分对管恒流源;M4，M5为电流源;M6，M7为共栅管;M8，M10，M58，M59为共源共栅电流源负载。

由于NMOS 管的载流子迁移率更高,采用NMOS管作差分输入级可提高运放增益和带宽[4]。

图1 主放大器电路结构当无增益提高辅助运放时，主运放的小信号电压增益为：|Av1|=gmRout其中:Rout=[(gm6,7+gmb6,7)Ro6,7(Ro0,1∥Ro4,5)]∥[(gm8,10+gmb8,10)Ro8,10Ro58,59]假定所有的跨导和输出电阻都相等,则增益可表示为：Av=(gmRout)2可见，与基本的恒流源负载放大电路相比，输出节点的输出电阻增大gmRout倍，所以共源共栅结构的运算放大器能够提供高增益[5]。

1.2 开关电容共模负反馈电路由于折叠共源共栅放大器需要极其精准的偏置电压才能使电路输出共模稳定在一个固定值，因此必须引入一个共模负反馈电路，来使整个电路的输出共模稳定在要求的输出电压共模上。

常用的共模负反馈电路分为连续时间型共模负反馈和开关电容共模负反馈两种。

由于开关电容共模负反馈即无静态功耗，又对放大器本身有较小的影响，因此本设计中选择了开关电容共模负反馈电路来稳定输出共模。

图2为传统的开关电容共模反馈电路,out+，out-为差分输出电压信号,clock1，clock2为两相不交叠时钟信号,Vcm为供比较的参考电压，等于希望输出的共模电压;为了提供大的输出摆幅,通常取电源电压的一半,Vt为偏置电路产生的偏置电压,Vb1为产生的调节电压,用于稳定输出共模电压。

由于开关电容共模负反馈需要不停计算输出共模和Vcm之间的差值来控制放大器，使其输出共模稳定在需要的电压值上。

对于传统的开关电容共模负反馈电路，一个时钟周期内有半个时钟周期需要C1，C2两个电容用来取Vcm与Vt的差值，不能用来和输出共模作用产生反馈电压，因此共模电平建立速度较慢，因此我们再引入一组采样电容，使两组采样电容采集Vcm与Vt的差值，分别在不同的时钟周期与输出电压的共模进行计算。

这样电路减小了共模反馈电压的建立时间，减小了由于开关开启关断而造成的反馈电压的抖动。

改进后的共模负反馈电路如图3所示[6]。

图2 传统开关电容共谋负反馈结构图3 改进型开关电容共模负反馈由于开关定容共模负反馈电路中的电容是直接挂在输出节点上的，过大的电容值会降低放大器的带宽和压摆率，同时，为了减小动态开关动作导致的时钟馈通效应以及其他寄生杂散电容的影响和后端工艺精度等问题，该电容值也不能太小。

因此本设计中我们取所有电容大小为0.5 pF。

1.3 用于增益提高的辅助放大器电路采用增益增强技术，能够有效地提高运算放大器的直流增益，且不影响其速度。

考虑到版图布局对称对于减小放大器失调的贡献，本设计中引入4个单端电流镜共源共栅放大器作为增益提高放大器，分成两组分别用于提高从共栅管处的等效电阻和共源共栅电流镜的等效电阻，从而极大的提高了直流增益。

辅助放大器采用电流输入，通过输入管尺寸与相对应共栅器件尺寸的比例决定辅助放大器从主放电路中输入的电流。

对比传统的差分结构，单端放大器可以更好的对称分布在主放大器版图两侧，而由于放大器采用等比于主支路的电流输入，相对于电压输入的放大器，消除了由于输入共模电压变化产生的影响。

辅助放大器结构如图4所示[7]。

图4 单端辅助放大器由于辅助放大器输出摆幅有限，增益较高，故选取了采用差分对管取样的共模负反馈结构，这种结构会限制放大器输出摆幅，但却不会影响放大器增益，并且功耗较低，因此适合用于辅助放大器中。

共模负反馈电路如图5所示[8]。

图5 辅助放大器共模负反馈1.4 偏置电路由于整个电路中有许多共源共栅管需要提供偏压，因此采用了共源共栅宽摆幅电流镜来对这些管子提供偏置，宽摆幅共源共栅电流镜在保证电流复制精度的同时提高了摆幅，使得电路在保证输出摆幅的同时保持正常工作[9]。

宽摆幅共源共栅电流镜电路图如图6所示，其中I2=I1。

2 电路仿真结果整个运放及其偏置电路采用SMIC 0.18 μm CMOS混合信号工艺进行设计，并在Cadence 环境下用Specture进行模拟仿真，电源电压3.3 V，负载电容3 pF。

对电路进行AC仿真，仿真结果显示电路直流增益119.3 dB，单位增益带宽378.1 MHz，相位裕度60°，如图7所示。

图6 宽摆幅共源共栅电流镜图7 AC特性曲线放大器建立到输出电压0.1%精度时的建立时间为7.9 ns，测试波形如图8所示。

图8 建立时间测试波形共模输入范围600 mV～3.3 V；电压输出范围0.6～3.1 V；功耗39 mW。

3 版图设计整体电路包括1个主放大器，2个gainboost和1个共模负反馈，主放大器和gainboost各有自己的偏置电路。

gainboost的偏置电路和gainboost放大器靠近放置以使连线最短，2个gainboot分别放在主放大器两侧以使总体版图对称，开关电容共模负反馈放在主放大器下面以使out+，out-和Vb1连线最短。

主放大器做ABAB匹配，采用双侧供电，以保证差模信号较好匹配，主放大器偏置分拆在主放大器两侧，以使总体版图形状更加规则整齐，节省面积[10]。

总体版图如图9所示。

图9 放大器总体版图4 结语介绍了一种折叠式共源共栅运算放大器的设计。

实际的设计仿真值为:小信号低频电压增益119.3 dB；单位增益带宽378.1 MHz；相位裕度60°；建立时间7.9 ns；电源电压3.3 V；共模输入范围600 mV～3.3 V；电压输出范围0.6～3.1 V；负载电容3 pF;功耗为39 mW。

整个设计满足设计指标要求，并应用于欠采样技术的12 b，60 MHz流水线ADC设计中。

参考文献[1] HUBER D J, CHANDLER R J. A 10 b 160 MS/s 84 mW 1V sub-ranging ADC in 90 nm CMOS [C]// Proceedings of 2007 IEEE International Conference on Solid-State Circuits. San Francisco, CA: ISSCC, 2007: 454-615.[2] MAR HershensonMaria, BOYD P S, LEE Thomas H. Optimal design of a CMOS opamp via geometricp rogramming [J]. IEEE Trans. on Computer Design of Integrated Circuits and Systems,. 2001, 20 (1): 191-199.[3] JOHNS D,MARTIN K.模拟集成电路设计[M].北京:机械工业出版社,2005.[4] CHOKSI O, CARLEY R L. Analysis of switched -capacitor common-mode feedback circuit [J]. IEEE Trans. on Circuits Syst II, 2003, 50 (12): 906-916.[5] SACKINGER W G. A high-impedance MOS cascode circuit [J], IEEE Journal of Solid-State Circuit, 1990, 25 (1): 289-298.[6] GRAY P R, HURST P J. Analysis and design of analog integrated circuit [M]. 4th edition. [S. L.]: [s. n.], 2004: 160-183.[7] HOGERVORST R. Design of low-voltage low-power CMOS operational amplifier cells [M]. Delft, Netherlands: Delft University Press,1996.[8] GARY P R.模拟集成电路的分析与设计[M].北京:高等教育出版社,2005.[9] RAZAVI B.模拟CMOS集成电路设计[M].西安:西安交通大学出版社,2003.[10] HASTIONS A.The art of analog layout [M].北京:电子工业出版社,2006.[11] 李力，涂用军.一种改善CMOS OTA线性度的实现电路[J].现代电子技术,2009,32(11):149-151.。