计算机组成原理存储器读写和总线控制实验实验报告
计算机组成原理存储器读写和总线控制实验实验报
告
The Standardization Office was revised on the afternoon of December 13, 2020
信息与管理科学学院计算机科学与技术
实验报告
课程名称：计算机组成原理
实验名称：存储器读写和总线控制实验
姓名：班级：指导教师：学号：
实验室：组成原理实验室
日期： 2013-11-22
一、实验目的
1、掌握半导体静态随机存储器RAM的特性和使用方法。
2、掌握地址和数据在计算机总线的传送关系。
3、了解运算器和存储器如何协同工作。
二、实验环境
EL-JY-II型计算机组成原理实验系统一套，排线若干。
三、实验内容
学习静态RAM的存储方式，往RAM的任意地址里存放数据，然后读出并检查结果是否正确。
四、实验操作过程
开关控制操作方式实验
注：为了避免总线冲突，首先将控制开关电路的所有开关拨到输出高电平“1”状态，所有对应的指示灯亮。
本实验中所有控制开关拨动，相应指示灯亮代表高电平“1”，指示灯灭代表低电平“0”。连线时应注意：对于横排座，应使排线插头上的箭头面向自己插在横排座上；对于竖排座，应使排线插头上的箭头面向左边插在竖排座上。
1、按图3－1接线图接线：
图3－1 实验三开关实验接
2、拨动清零开关CLR，使其指示灯显示状态为亮—灭—亮。
3、往存储器写数据：
以往存储器的（FF ） 地址单元写入数据“AABB ”为例，操作过程如下： (操作) (显示) (操作) (显示) (操作)
4、按上述步骤按表3－2所列地址写入相应的数据
表3－2 5、从存储器里读数据：
以从存储器的（FF ） 地址单元读出数据“AABB ”为例，操作过程如下：
(操作) (显示) (操作) (显示) (操作) (显示)
6、按上述步骤读出表3－2数据，验证其正确性。
五、实验结果及结论
通过按照实验的要求以及具体步骤，对数据进行了严格的检验，结果是正确的，具体数据如图所示：
六、心得体会
通过本次试验掌握半导体静态随机存储器RAM的特性和使用方法，掌握地址和数据在计算机总线的传送关系，了解运算器和存储器如何协同工作。加强了对课本教材的理解，增加了自己的动手实践能力，为以后的学习做了很好的铺垫，通过与队友的通力合作，我更深刻的体会到了团队力量的重要性。七、指导教师评议
成绩：（百分制）
指导教师签名：
过程控制系统课程设计报告报告实验报告
成都理工大学工程技术学院《过程控制系统课程设计实验报告》 名称：单容水箱液位过程控制 班级：2011级自动化过程控制方向 姓名： 学号：
目录 前言 一．过程控制概述 (2) 二．THJ-2型高级过程控制实验装置 (3) 三．系统组成与工作原理 (5) （一）外部组成 (5) （二）输入模块ICP-7033和ICP-7024模块 (5) （三）其它模块和功能 (8) 四．调试过程 (9) （一）P调节 (9) （二）PI调节 (10) （三）PID调节 (11) 五．心得体会 (13)
前言 现代高等教育对高校大学生的实际动手能力、创新能力以及专业技能等方面提出了很高的要求，工程实训中心的建设应紧紧围绕这一思想进行。 首先工程实训首先应面向学生主体群，建设一个有较宽适应面的基础训练基地。通过对基础训练设施的 集中投入，面向全校相关专业，形成一定的规模优势，建立科学规范的训练和管理方法，使训练对象获得机械、 电子基本生产过程和生产工艺的认识，并具备一定的实践动手能力。 其次，工程实训的内容应一定程度地体现技术发展的时代特征。为了适应现代化工业技术综合性和多学科交叉的特点，工程实训的内容应充分体现机与电结合、技术与非技术因素结合，贯穿计算机技术应用，以适应科学技术高速发展的要求。应以一定的专项投入，建设多层次的综合训练基地，使不同的训练对象在获得对现代工业生产方式认识的同时，熟悉综合技术内容，初步建立起“大工程”的意识，受到工业工程和环境保护方面的训练，并具备一定的实用技能。 第三，以创新训练计划为主线，依靠必要的软硬件环境，建设创新教育基地。以产品的设计、制造、控制乃至管理为载体，把对学生的创新意识和创新能力的培养，贯穿于问题的观测和判断、创造和评价、建模和设计、仿真和建造的整个过程中。
静态存储器扩展实验报告
静态存储器扩展实验报告告圳大学实验报深
微机原理与接口技术 课程名称： 静态存储器扩展实验实验项目名称： 信息工程学院学院： 专业：电子信息工程
指导教师：周建华 32012130334 学号：班级：电子洪燕报告人：班 2014/5/21 实验时间： 实验报告提交时间：2014/5/26 教务部制． 一．实验目的与要求： 1. 了解存储器扩展的方法和存储器的读/写。 2. 掌握CPU对16位存储器的访问方法。
二．实验设备 PC机一台，TD-PITE实验装置或TD-PITC实验装置一套，示波器一台。 三．实验原理VCC28A141WE27A122A1326A73A8254A6存储器是用来存储信息的A924A55A1123A46OE22A3762256A10218A2CS209A1部件，是计算机的重要组成部D719A010D618D011D517D112D416D213D315GND14管组成的是由MOS分，静态RAM触发器电路，每个触发器可以存放1位
信息。只要不掉电，所储存的信息就不会丢失。因此，静态RAM工作稳定，不要外加刷新电路，使用方便。 但一般SRAM 的每一个触发器是由6个晶体管组成，SRAM 芯片的集成度不会太高，目前较常用的有6116（2K×8位），图4.1 62256引脚图6268位）622532位。本验平台上选． 用的是62256，两片组成32K×16位的形式，共64K字节。 62256的外部引脚图如图4.1所示。 本系统采用准32位CPU，具有16位外部
数据总线，即D0、D1、…、D15，地址总线为BHE＃（＃表示该信号低电平有效）、BLE ＃、A1、A2、…、A20。存储器分为奇体和偶体，分别由字节允许线BHE＃和BLE＃选通。 存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。处理器访问规则字只需要一个时钟周期，BHE＃和BLE＃同时有效，从而同时选通存储器奇体和偶体。处理器访问非规则字却需要
静态存储器-实验报告
计算机科学与技术系 实验报告 专业名称计算机科学与技术 课程名称计算机组成与结构 项目名称静态随机存储器实验 班级 学号 姓名 同组人员无 实验日期 2015-10-24
一、实验目的与要求 掌握静态随机存储器RAM 工作特性及数据的读写方法 二、实验逻辑原理图与分析 2.1 实验逻辑原理图及分析 实验所用的静态存储器由一片6116(2K ×8bit)构成(位于MEM 单元)，如下 图所示。6116有三个控制线：CS(片选线)、OE(读线)、WE(写线)，当片选有效(CS=0)时，OE=0时进行读操作，WE=0时进行写操作，本实验将CS 常接地线。 由于存储器(MEM)最终是要挂接到CPU 上，所以其还需要一个读写控制逻辑，使得CPU 能控制MEM 的读写，实验中的读写控制逻辑如下图所示，由于T3的参与，可以保证MEM 的写脉宽与T3一致，T3由时序单元的TS3给出。IOM 用来选择是对I/O 还是对MEM 进行读写操作，RD=1时为读，WR=1时为写。 XMRD XIOR XIOW XMWR RD IOM WE T3 读写控制逻辑 实验原理图如下如所示，存储器数据线接至数据总线，数据总线上接有8 个LED 灯显示D7…D0的内容。地址线接至地址总线，地址总线上接有8个LED 灯显示A7…A0的内容，地址由地址锁存器(74LS273,位于PC&AR 单元)给出。数据开关(位于IN 单元)经一个三态门(74LS245)连至数据总线，分时给出地址和数据。地址寄存器为8位，接入6116的地址A7…A0，6116的高三位地址A10…A8接地，所以其实际容量为256字节。
湘潭大学计算机原理实验二ROM存储器与RAM存储器实验报告
计算机原理与设计 实验报告 实验二存储器实验 ：XXX 学号：2013551728
班级：13级软件工程2班 实验日期：2014年10 月29 日 1.FPGA中ROM定制与读出实验 一．实验目的 1、掌握FPGA中ROM的设置，作为只读存储器ROM的工作特性和配置方法。 2、用文本编辑器编辑mif文件配置ROM，学习将程序代码以mif格式文件加载于ROM中； 3、在初始化存储器编辑窗口编辑mif文件配置ROM； 4、验证FPGA中ROM的功能。 二．实验原理 ALTERA的FPGA中有许多可调用的模块库，可构成如rom、ram、fifo等存储器结构。CPU 中的重要部件，如RAM、ROM可直接调用他们构成，因此在FPGA中利用嵌入式阵列块EAB 可以构成各种结构的存储器，ROM是其中的一种。ROM有5组信号：地址信号address[ ]、数据信号q[ ]、时钟信号inclock、outclock、允许信号memenable，其参数都是可以设定的。由于ROM是只读存储器，所以它的数据口是单向的输出端口，ROM中的数据是在对FPGA 现场配置时，通过配置文件一起写入存储单元的。图2-1-1中的ROM有3组信号：inclk——输入时钟脉冲；instruction[31..0]——lpm_ROM的32位数据输出端；a[4..0]——lpm_ROM的5位读出地址。 实验中主要应掌握以下三方面的内容： （1）ROM的参数设置； （2）ROM中数据的写入，即FILE初始化文件的编写；
（3）ROM的实际应用，在GW48_CP+实验台上的调试方法。 三．实验步骤 （1）新建工程。工程名是scinstmem.qpf。 （2）用初始化存储器编辑窗口编辑ROM配置文件（文件名.mif）。这里预先给出后面将要用到的指令存储器初始化文件：scinstmem.mif 。如下图，scinstmem.mif中的数据是机器指令代码。 scinstmem.mif中的数据 （3）模块设计。用图形编辑，使用工具Mega Wizard Plug-In Manager，定制指令存储器rom 宏功能块。设置地址总线宽度address[]和数据总线宽度q[]，分别为5位和32位,并添加输入输出引脚，如图设置和连接。 ROM的结构图 在设置rom数据参数选择项file的对应窗口中（下图），用键盘输入ROM配置文件的路径（scinstmem.mif），然后设置在系统ROM/RAM读写允许，以便能对FPGA中的ROM在系统读写。
实验四 串级控制系统
实验四 加热炉温度串级控制系统 （实验地点：程控实验室，崇实楼407） 一、实验目的 1、熟悉串级控制系统的结构与特点。 2、掌握串级控制系统临界比例度参数整定方法。 3、研究一次、二次阶跃扰动对系统被控量的影响。 二、实验设备 1、MATLAB 软件， 2、PC 机 三、实验原理 工业加热炉温度串级控制系统如图4-1所示，以加热炉出口温度为主控参数，以炉膛温度为副参数构成串级控制系统。 图4-1 加热炉温度串级控制系统工艺流程图 图4-1中，主、副对象，即加热炉出口温度和炉膛温度特性传递函数分别为 主对象：;)130)(130()(18001++=-s s e s G s 副对象：2 1802)1)(110()(++=-s s e s G s 主控制器的传递函数为PI 或PID ，副控制器的传递函数为P 。对PI 控制器有 221111)(),/(, 1 11)(c c I c I I c I c c K s G T K K s K K s T K s G ==+=???? ? ?+= 采用串级控制设计主、副PID 控制器参数，并给出整定后系统的阶跃响应曲线和阶跃扰动响应曲线，说明不同控制方案控制效果的区别。 四、实验过程 串级控制系统的设计需要反复调整调节器参数进行实验，利用MATLAB 中的Simulink 进行仿真，可以方便、快捷地确定出调节器的参数。 1．建立加热炉温度串级控制系统的Simulink 模型 （图4-2） 在MATLAB 环境中建立Simulink 模型如下：)(01s G 为主被控对象，)(02s G 为副被控对象，Step 为系统的输入，c 为系统的输出，q1为一次阶跃扰动，q2为二次阶跃扰动，可以用示波器观察输出波形。PID1为主控制器，双击PID 控制器可设置参数：（PID 模块在
计算机组成原理存储器读写和总线控制实验实验报告
信息与管理科学学院计算机科学与技术 实验报告 课程名称：计算机组成原理 实验名称：存储器读写和总线控制实验 姓名：班级：指导教师：学号： 实验室：组成原理实验室 日期： 2013-11-22
一、实验目的 1、掌握半导体静态随机存储器RAM的特性和使用方法。 2、掌握地址和数据在计算机总线的传送关系。 3、了解运算器和存储器如何协同工作。 二、实验环境 EL-JY-II型计算机组成原理实验系统一套，排线若干。 三、实验内容 学习静态RAM的存储方式，往RAM的任意地址里存放数据，然后读出并检查结果是否正确。 四、实验操作过程 开关控制操作方式实验 注：为了避免总线冲突，首先将控制开关电路的所有开关拨到输出高电平“1”状态，所有对应的指示灯亮。 本实验中所有控制开关拨动，相应指示灯亮代表高电平“1”，指示灯灭代表低电平“0”。连线时应注意：对于横排座，应使排线插头上的箭头面向自己插在横排座上；对于竖排座，应使排线插头上的箭头面向左边插在竖排座上。 1、按图3－1接线图接线： 2、拨动清零开关CLR，使其指示灯显示状态为亮—灭—亮。 3、往存储器写数据：
以往存储器的（FF ） 地址单元写入数据“AABB ”为例，操作过程如下： 4、按上述步骤按表3－2所列地址写入相应的数据 表3－2 5、从存储器里读数据： 以从存储器的（FF ） 地址单元读出数据“AABB ”为例，操作过程如下： (操作) (显示) (操作) (显示) (操作) (显6、按上述步骤读出表3－2数据，验证其正确性。 五、实验结果及结论 通过按照实验的要求以及具体步骤，对数据进行了严格的检验，结果是正确的，具体数据如图所示：
存储器管理实验报告.docx
操作系统实验报告 存储器管理 学院电信学院 专业计算机科学与技术 班级 14级计科一班 实验题目动态分区分配 实验组别第三组 指导老师曹华
一、实验目的 了解动态分区分配方式中使用的数据结构和分配算法，并进一步加深对动态分区存储管理方式及其实现过程的理解。 二、实验内容 用Ｃ语言分别实现采用首次适应算法和最佳适应算法的动态分区分配过程alloc()和回收过程free()。其中，空闲分区通过分区链来管理，在进行内存分配时，系统优先使用空闲区低端的空间。 请分别用首次适应算法和最佳适应算法进行内存块的分配和回收，要求每次分配和回收后显示出空闲内存分区链的情况。 三、实验主要仪器设备 软件环境：ＶＣ＋＋６编程环境 四、实验原理及设计方案 1.实验原理： 可变分区调度算法有：最先适应分配算法，循环首次适应算法，最佳适应算法，最坏适应算法。 首次适应算法（First-fit）：当要分配内存空间时，就查表，在各空闲区中查找满足大小要求的可用块。只要找到第一个足以满足要求的空闲块就停止查找，并把它分配出去； 如果该空闲空间与所需空间大小一样，则从空闲表中取消该项；如果还有剩余，则余下的部分仍留在空闲表中，但应修改区分大小和分区始址。 用户提出内存空间的申请：系统根据申请者的要求，按照一定的分配策略分析内存空间的使用情况，找出能满足请求的空闲区，分给申请者；当程序执行完毕或主动归还内存资源时，系统要收回它所占用的内存空间或它归还的部分内存空间。 最佳适应算法（Best-fit）：当要分配内存空间时，就查找空闲表中满足要求的空闲块，并使得剩余块是最小的。然后把它分配出去，若大小恰好合适，则直按分配；若有剩余块，则仍保留该余下的空闲分区，并修改分区大小的起始地址。 内存回收：将释放作业所在内存块的状态改为空闲状态，删除其作业名，设置为空，并判断该空闲块是否与其他空闲块相连，若释放的内存空间与空闲块相连时，则合并为同一个空闲块，同时修改分区大小及起始地址。 每当一个进程被创建时，内存分配程序首先要查找空闲内存分区链，从中寻找一个合适的空闲块进行划分，并修改空闲内存分区链，系统根据回收区的首址，从空闲区链中找到相应的插入点，此时出现如下四种情况： (１)回收区与插入点的前一个空闲区Ｆ１相邻接，此时可将回收区直接与Ｆ１合并，并修改Ｆ１的大小； (２)回收区与插入点的后一个空闲分区Ｆ２相邻接，此时可将回收区直接与Ｆ２合并，并用回收区的首址作为新空闲区的首址，大小为二者之和； (３)回收区同时与插入点的前后两个空闲分区邻接，此时需将三者合并； (４)回收区不与任何一个空闲区邻接，此时应建一新的表项 2.主要数据结构的说明 定义一个空闲区说明表结构
过程控制系统实验报告
实验一过程控制系统的组成认识实验 过程控制及检测装置硬件结构组成认识，控制方案的组成及控制系统连接 一、过程控制实验装置简介 过程控制是指自动控制系统中被控量为温度、压力、流量、液位等变量在工业生产过程中的自动化控制。本系统设计本着培养工程化、参数化、现代化、开放性、综合性人才为出发点。实验对象采用当今工业现场常用的对象，如水箱、锅炉等。仪表采用具有人工智能算法及通讯接口的智能调节仪，上位机监控软件采用MCGS工控组态软件。对象系统还留有扩展连接口，扩展信号接口便于控制系统二次开发，如PLC控制、DCS控制开发等。学生通过对该系统的了解和使用，进入企业后能很快地适应环境并进入角色。同时该系统也为教师和研究生提供一个高水平的学习和研究开发的平台。 二、过程控制实验装置组成 本实验装置由过程控制实验对象、智能仪表控制台及上位机PC三部分组成。 1、被控对象 由上、下二个有机玻璃水箱和不锈钢储水箱串接，4.5千瓦电加热锅炉（由不锈钢锅炉内胆加温筒和封闭外循环不锈钢锅炉夹套构成），压力容器组成。 水箱：包括上、下水箱和储水箱。上、下水箱采用透明长方体有机玻璃，坚实耐用，透明度高，有利于学生直接观察液位的变化和记录结果。水箱结构新颖，内有三个槽，分别是缓冲槽、工作槽、出水槽，还设有溢流口。二个水箱可以组成一阶、二阶单回路液位控制实验和双闭环液位定值控制等实验。 模拟锅炉：锅炉采用不锈钢精致而成，由两层组成：加热层（内胆）和冷却层（夹套）。做温度定值实验时，可用冷却循环水帮助散热。加热层和冷却层都有温度传感器检测其温度，可做温度串级控制、前馈－反馈控制、比值控制、解耦控制等实验。 压力容器：采用不锈钢做成，一大一小两个连通的容器，可以组成一阶、二阶单回路压力控制实验和双闭环串级定值控制等实验。 管道：整个系统管道采用不锈钢管连接而成，彻底避免了管道生锈的可能性。为了提高实验装置的使用年限，储水箱换水可用箱底的出水阀进行。 2、检测装置 （液位）差压变送器：检测上、下二个水箱的液位。其型号：FB0803BAEIR，测量范围：0～1.6KPa，精度：0.5。输出信号：4～20mA DC。 涡轮流量传感器：测量电动调节阀支路的水流量。其型号：LWGY－6A，公称压力：6.3MPa，精度：1.0％，输出信号：4～20mA DC 温度传感器：本装置采用了两个铜电阻温度传感器，分别测量锅炉内胆、锅炉夹套的温度。经过温度传感器，可将温度信号转换为4～20mA DC电流信号。 （气体）扩散硅压力变送器：用来检测压力容器内气体的压力大小。其型号：DBYG-4000A/ST2X1，测量范围：0.6～3.5Mpa连续可调，精度：0.2，输出信号为4～20mA DC。 3、执行机构 电气转换器：型号为QZD-1000，输入信号为4～20mA DC，输出信号：20～100Ka气压信号，输出用来驱动气动调节阀。 气动薄膜小流量调节阀：用来控制压力回路流量的调节。型号为ZMAP－100，输入信号为4～20mA DC或0～5V DC，反馈信号为4～20mA DC。气源信号 压力：20~100Kpa，流通能力：0.0032。阀门控制精度：0.1％～0.3％，环境温度：－4～＋200℃。 SCR移相调压模块：采用可控硅移相触发装置，输入控制信号0～5V DC或4～20mA DC 或10K电位器，输出电压变化范围：0～220V AC，用来控制电加热管加热。 水泵：型号为UPA90，流量为30升／分，扬程为8米，功率为180W。
串级控制系统
过程控制 实验报告实验名称：串级控制班级： 姓名： 学号：
实验二 串级控制系统 一、实验目的 1) 通过本实验，了解串级控制系统的基本结构以及主、副回路的性能特点。 2) 掌握串级控制系统的设计思想和主、副回路控制器的参数整定方法。 二、 实验原理 串级控制系统由两个或两个以上的控制器、相应数量的检测变送器和一个执行器组成。控制器相串联，副控制器的输入由主控制器的输出设定。主回路是恒值控制系统，对主控制器的输出而言，副回路是随动系统，对二次扰动而言，副回路是恒值控制系统。 串级控制的主要优点可概括如下: 1) 由于副回路的存在，改善了对象的部分特性，使系统的工作频率提高，加快了调节过程。 2) 由于副回路的存在，串级控制系统对二次扰动具有较强的克服能力。 3) 串级控制系统提高了克服一次扰动的能力和回路参数变化的自适应能力。 串级控制系统副回路的设计原则： 1) 副回路应尽量包含生产过程中主要的、变化剧烈、频繁和幅度大的扰动。在可能的情况下力求包含尽可能多的扰动。 2) 当对象具有较大纯滞后时，在设计时应使副回路尽量少包括或不包括纯滞后。 3) 当对象具有非线性环节时，在设计时应使非线性环节于副环之中。 4) 副回路设计时应考虑主、副对象时间常数的匹配，以防共振。 5) 所设计的副回路需考虑到方案的经济性和工艺的合理性。 串级控制系统常用的控制器参数整定方法有逐步逼近法、两步法、一步法等。 ? 逐步逼近法 1) 在主回路断开的情况下，求取副控制器的整定参数； 2) 将副控制器的参数设置在所求的数值上，使串级控制系统主回路闭合，以求取主调节器的整定参数值； 3) 将主调节器参数设置在所求值上，再次整定副控制器的参数值。 4) 如控制品质未达到指标，返回2)继续。 三、实验内容 某系统的主、副对象传递函数分别为： 122 11 (),()301(101)(1)P P G s G s s s s = = +++
实习五虚拟存储器实验报告
实习五虚拟存储器 一、实习内容 模拟分页式虚拟存储管理中硬件的地址转换和缺页中断，以及选择页面调度算法处理缺页中断。 二、实习目的 在计算机系统中，为了提高主存利用率，往往把辅助存储器（如磁盘）作为主存储器的扩充，使多道运行的作业的全部逻辑地址空间总和可以超出主存的绝对地址空间。用这种办法扩充的主存储器称为虚拟存储器。通过本实习帮助同学理解在分页式存储管理中怎样实现虚拟存储器。 三、实习题目 本实习有三个题，其中第一题必做，第二、第三题中可任选一个。 第一题：模拟分页式存储管理中硬件的地址转换和产生缺页中断。 [提示]： (1) 分页式虚拟存储系统是把作业信息的副本存放在磁盘上，当作业被选中时，可把作业的开始几页先装入主存且启动执行。为此，在为作业建立页表时，应说明哪些页已在主存，哪些页尚未装入主存，页表的格式为： 其中，标志——用来表示对应页是否已经装入主存，标志位=1，则表示该页已经在主存，标志位=0，则表示该页尚未装入主存。 主存块号——用来表示已经装入主存的页所占的块号。 在磁盘上的位置——用来指出作业副本的每一页被存放在磁盘上的位置。 (2) 作业执行时，指令中的逻辑地址指出了参加运算的操作数存放的页号和单元号，硬件的地址转换机构按页号查页表，若该页对应标志为“1”，则表示该页已在主存，这时根据关系式： 绝对地址=块号 块长+单元号 计算出欲访问的主存单元地址。如果块长为2的幂次，则可把块号作为高地址部分，把单元号作为低地址部分，两者拼接而成绝对地址。按计算出的绝对地址可以取到操作数，完成一条指令的执行。若访问的页对应标志为“0”，则表示该页不在主存，这时硬件发“缺页中断”信号，由操作系统按该页在磁盘上的位置，把该页信息从磁盘读出装入主存后再重新执行这条指令。 (3) 设计一个“地址转换”程序来模拟硬件的地址转换工作。当访问的页在主存时，则形成绝对地址，但不去模拟指令的执行，而用输出转换后的地址来代替一条指令的执行。当访问的页不在主存时，则输出“*该页页号”，表示产生了一次缺页中断。该模拟程序的算法如图5-1。 (4) 假定主存的每块长度为128个字节；现有一个共七页的作业，其中第0页至第3
实验五存储器读写实验报告
实验五存储器读写实验报告 实验报告 课程名：《计算机组成原理》题目：实验五存储器读写班级：计算机+ 自动化0901班姓名：张哲玮，郑俊飞 《计算机组成原理》实验报告- 1 - 实验五、存储器读写实验 一、目的与要求 (1)掌握存储器的工作特性 (2)熟悉静态存储器的操作过程，验证存储器的读写方法 二、实验原理及原理图 (1)?静态存储器芯片6116的逻辑功能 6116是一种数据宽度为8位(8个二进制位)，容量为2048字节的静态存储器芯片，封在24引脚的封装中，封装型式如图2-7所示。6116芯片有8根双向三态数据线D7-D0,所谓三态是指输入状态，输出状态和高阻状态，高阻状态数据线处于一种特殊的“断开”状态；11根地址线A10-A0,指示芯片内部2048个存储单元号;3根控制线CS片选控制信号，低电平时，芯片可进行读写操作，高电平时，芯片保存信息不能进行读写;WE 为写入控制信号，低电平时，把数据线上的信息存入地址线A10-A0指示的存储单元中;0E为输出使能控制信号，低电平时，把地址线A10-A0指示的存储单元中的数据读出送到数据线上。
6116芯片控制信号逻辑功能表 (2).存储器实验单元电路 因为在计算机组成原理实验中仅用了256个存储单元，所以6116芯片的3根地址线A11-A8接地也没有多片联用问题，片选信号CS接地使芯片总是处于被选中状态。芯片的WE和0E信号分别连接实验台的存储器写信号M-W和存储器读信号M-Ro这种简化了控制过程的实验电路可方便实验进行。 存储器部件电路图 (3)?存储器实验电路 存储器读\写实验需三部分电路共同完成:存储器单元(MEM UNIT),地址寄存器单元(ADDRESS UNIT)和输入，输出单元(INPUT/OUTPIT UNIT).存储器单元6116芯片为中心构成，地址寄存器单元主要由一片74LS273组成，控制信号B-AR的作用是把总线上的数据送入地址寄存器，向存储器单元电路提供地址信息，输入，输出单元作用与以前相同。
北京化工大学过程控制工程串级控制系统实验报告
实验名称：串级控制实验 班级：自控 实验设备编号： 2 实验日期：年月 同组人： 年月日
实验名称：串级控制系统 实验的目的：正确认识串级控制系统，理解和熟练串级控制系统的特点和操作要求。 实验的要求：正确理解串级控制系统的特点，结合本实验装置的情况，构建一个以下水箱液位H2为主被控参数，上水箱液位H1为副被控参数，进水流量为控制手段的液位-液位串级控制系统。 实验过程的主要步骤： 1、构建串级控制系统，在软件中组态。 2、对串级控制系统进行正确的设置，确保系统的连接方式正确，正反作用正确。 3、系统启动后将调节阀CV101，CV102的开度设置在50%，80%左右。 4、待系统达到稳定，按照先副后主的顺序将串级控制系统投入自动，投运过程无扰动串级控制系统参数整定，使用一步法 1、系统流程图： 系统方框图：
串级控制系统因为具有主副两个控制回路，从传递方式来看，是串联的进行工作，主回路的输出是通过副回路起作用；按照回路闭合向来看，副回路被包括在主回路中，可以看成一个具有一定跟踪能力的控制环节，它以主回路的输出作为跟踪目标。由于副回路的存在，分担了系统中的部分容量滞后和部分干扰的镇定作用，使系统的整体放大倍数、静态控制精度、系统抗干扰能力和工作频率等指标都提高到一个新的高度。 2、为了主变量的稳定，主控制器必须具有积分作用；副环是一个随动系统，它的给定值随主控制器输出的变化而变化为了能快速跟踪，一般只需采取比例式。 主副控制器的正反作用确定应遵循先副后主的原则。为了使副回路构成一个稳定的系统，副环内所有放大倍数各环节放大倍数的乘积应是负号；主控制器的正反作用也是根据主环内各个环节的乘积为负来确定，一般，主变送器为正，副回路为正，主控制器的正反作用只取决于主对象放大倍数的符号。 投运时要按照先副后主的顺序进行，先投运副回路，再投运主回路。无扰动投运的步骤：（1）、主副控制器均放于手动位置。主控制器放于内给定，副控制器放于外给定；将主副控制器正反作用开关置于正确位置；主副控制器参数放于预定数值。 （2）、用副控制器的手操器进行手操作。 （3）、当遥控使主变量接近或等于给定值而副变量也较平稳时，调节主控制器的手操旋钮，使副控制器的偏差表指示为零，这时副控制器的自动电流将跟踪等于手动电流，于是可将副控制器切入自动。由于切换前控制器的自动电流等于手动电流，自动电流信号等于手动电流信号就意味着切换时刻不会造成控制阀阀位变化，因此切换是无扰动的。 （4）、当副环切入自动后控制稳定，主变量接近或等于给定值时，调整主控制器的内给定旋钮，使主控制器偏差表指示为零。此时主控制器的自动输出电流跟踪等于手动输出电流，于是可将主控制器切入自动。至此，系统则处于串级工作状态，而切换是无扰动的。 3、串级系统的参数整定： 与单回路的情况相同，串级控制系统也是在控制系统器投入自动后，通常并不能保证控
虚拟存储器管理实验报告
淮海工学院计算机科学系实验报告书 课程名：《操作系统》 题目：虚拟存储器管理 页面置换算法模拟实验 班级： 学号： 姓名：
一、实验目的与要求 1.目的： 请求页式虚存管理是常用的虚拟存储管理方案之一。通过请求页式虚存管理中对页面置换算法的模拟，有助于理解虚拟存储技术的特点，并加深对请求页式虚存管理的页面调度算法的理解。 2.要求： 本实验要求使用C语言编程模拟一个拥有若干个虚页的进程在给定的若干个实页中运行、并在缺页中断发生时分别使用FIFO和LRU算法进行页面置换的情形。其中虚页的个数可以事先给定（例如10个），对这些虚页访问的页地址流（其长度可以事先给定，例如20次虚页访问）可以由程序随机产生，也可以事先保存在文件中。要求程序运行时屏幕能显示出置换过程中的状态信息并输出访问结束时的页面命中率。程序应允许通过为该进程分配不同的实页数，来比较两种置换算法的稳定性。 二、实验说明 1．设计中虚页和实页的表示 本设计利用C语言的结构体来描述虚页和实页的结构。 在虚页结构中，pn代表虚页号，因为共10个虚页，所以pn的取值范围是0—9。pfn代表实页号，当一虚页未装入实页时，此项值为-1；当该虚页已装入某一实页时，此项值为所装入的实页的实页号pfn。time项在FIFO算法中不使用，在LRU中用来存放对该虚页的最近访问时间。 在实页结构中中，pn代表虚页号，表示pn所代表的虚页目前正放在此实页中。pfn代表实页号，取值范围（0—n-1）由动态指派的实页数n所决定。next是一个指向实页结构体的指针，用于多个实页以链表形式组织起来，关于实页链表的组织详见下面第4点。 2．关于缺页次数的统计 为计算命中率，需要统计在20次的虚页访问中命中的次数。为此，程序应设置一个计数器count，来统计虚页命中发生的次数。每当所访问的虚页的pfn项值不为-1，表示此虚页已被装入某实页内， 此虚页被命中，count加1。最终命中率=count/20*100%。 3．LRU算法中“最近最久未用”页面的确定 为了能找到“最近最久未用”的虚页面，程序中可引入一个时间计数器countime，每当要访问 一个虚页面时，countime的值加1，然后将所要访问的虚页的time项值设置为增值后的当前
计算机组成原理实验五存储器读写实验
实验五 存储器读写实验实验目的 1. 掌握存储器的工作特性。 2. 熟悉静态存储器的操作过程，验证存储器的读写方法。 二、实验原理 表芯片控制信号逻辑功能表
2. 存储器实验单元电路 芯片状态 控制信号状态 DO-D7 数据状态 M-R M -W 保持 1 1 高阻抗 读出 0 1 6116-^总钱 写人 1 0 总线-*6116 无效 报警 ^2-10 D7—DO A7—A0
團2-8存储器实验电路逻辑图 三、实验过程 1. 连线 1） 连接实验一（输入、输出实验）的全部连线。 2） 按逻辑原理图连接M-W M-R 两根信号低电平有效信号线 3） 连接A7-A0 8根地址线。 4） 连接B-AR 正脉冲有效信号 2. 顺序写入存储器单元实验操作过程 1） 把有B-AR 控制开关全部拨到0,把有其他开关全部拨到1,使全部信号都处 于无效 状态。 2） 在输入数据开关拨一个实验数据，如“ 00000001”即16进制的01耳 把IO-R 控制开关拨下，把地址数据送到总线。 3） 拨动一下B-AR 开关，即实现“1-0-1 ”产生一个正脉冲，把地址数据送地 址寄存器保存。 4） 在输入数据开关拨一个实验数据，如“ 10000000',即16进制的80耳 把IO-R 控 制开关拨下，把实验数据送到总线。 3. 存储器实验电路 0 O O 0 0 olo O O O O 0 00 OUTPUT L/O :W 8-AR ￡ ■」2 ■七 ol^Fgr' L P O 74LS273 A7- AO vz 0 o|o 0 r 6116 A7 INPUT D7-O0 [olololololololol T2
数据库存储器与触发器实验报告
南昌航空大学实验报 二0 一七年5月3日 课程名称：数据库概论实验名称：存储器与触发器 班级： XX X 姓名：XXX 同组人： 指导教师评定：________________________________________ 签名：__________________ 一、实验环境 1. Windows2000或以上版本； 2. SQLServer2000 或2005。 二、实验目的 1. 掌握存储过程的创建，修改，使用，删除; 2. 掌握触发器的创建，修改，使用，删除。 三、实验步骤及参考源代码 1.创建过程代码： CREATEPROCEDURI_P_Proc( @ccna varchar (10), @cnochar (4) OUTPU,T@cna varchar (10) OUTPU,T@pnavarchar (20) OUTPU,T@numint OUTPUT
AS SELECT@cna=cna, @cno=cp. cno, @pna=pna, @num=num FROMcp , customer , paper WHEREcustomer . cno=cp. cno ANDpaper . pno=cp. pno ANDcna =@ccna; 6.执行存储过程C_P_Pro,实现对李涛，钱金浩等不同顾客的订阅信息查询 execute C_P_Proc @nam=e' 李涛' execute C_P_Proc @nam=e' 钱金浩' 7，删除存储过程C_P_Prcc DROPPROCEDURCE_P_PROC （4）在DingBao数据库中针对PAPER创建插入触发器TR_PAPER_I删除触发器TR_PAPER_D修改触发器TR_PAPER_J具体要求如下。 <1>对PAPER的插入触发器：插入报纸记录，单价为负值或为空时，设定为10 元。 CREATE TRIGGER TR_PAPER_I ON paper FOR INSERT AS DECLARE @ippr FLOAT; declare @ipno int;
串级控制系统整定实验报告
学院 过程控制系统实验报告书 实验名称串级控制系统整定 专业自动化专业 班级 指导教师 姓名 学号 实验日期
串级控制系统整定 一、实验目的 (1)掌握动态模型的创建方法.。 (2)掌握串级控制系统整定方法。 (3)了解控制系统的特点。 （4）了解串联控制系统的特点。 二、实验器材 计算机一台，MATLAB软件 三、实验原理 .串级控制系统：就是由两个调节器串联在一起，控制一个执 行阀，实现定值控制的控制系统。 .串级控制系统的通用方框图： .串级控制系统特点：（1）改善了被控过程的动态特性。 （2）提高了系统的工作频率。 （3）具有较强的抗扰动能力。 （4）具有一定的自适应能力。 .两步整定法
（1）工况稳定时，闭合主回路，主、副调节器都在纯比例作用的条件下，主调节器的比例度置于100%，用单回路控制系统的衰减曲线法整定，求取副调节器的比例度s δ和操作周期s T 。 （2）将副调节器的比例度置于所求得的数值上，把副回路作为主回路中的一个环节，用同样方法整定主回路，求取主调节器的比例度和操作周期。 四、实验步骤 （1）启动计算机，运行MATLAB 应用程序。 （2）在MATLAB 命令窗口输入Smulink,启动Simulink 。 （3）在Simulink 库浏览窗口中，单击工具栏中的新建窗口快捷按钮或在Simulink 库窗口中选择菜单命令File New Modeel,打开一个标题为“Untitled ”的空白模型编辑窗口。 （4）设被控对象的传递函数为： 24 21 (110)(120)s s ?++，要求被调量始 终维持在设定值。设计一个串级控制系统，并且要求控制系统的衰减率为75%，静态误差为零。用MATLAB 创建仿真模型。 （5）按两步整定法整定调节器参数。 （6）按步骤（5）的结果设置调节器参数，启动仿真，通过示波器模块观测并记录系统输出的变化曲线。 （7）施加内扰，观测系统运行情况。 . 衰减曲线法整定参数计算表：
实验五_存储器设计
计算机组成原理 实验五《存储器设计》 实验报告 姓名：吴速碘黄紫微 学号：13052053 13052067 班级：计算机二班 日期2015、5、25
实验五存储器设计 一、实验目的 1、掌握RAM和ROM的Verilog语言描述方法； 2、学习用宏模块的方法定制RAM和ROM。 二、实验任务 1、设计并实现一个128*16 的单端口的RAM； 2、设计并实现一个128*16的ROM； 3、设计并实现一个双端口的128*16的RAM 4、设计并实现一个16*32的FIFO。 5、设计并实现正弦信号发生器，见“正弦信号发生器实验指南”。 三、实验步骤 1 编写Verilog代码（见附页） 2功能仿真 进行分析与综合，排除语法上的错误 建立波形仿真文件，输入激励 生成功能仿真网表 进行功能仿真，观察输出结果 3选择器件 DE2_70开发板的使用者请选择EP2C70F896C6 4绑定管脚 5 下载验证 DE2_70开发板的下载:使用USB-Blaster进行下载 四、实验内容 五、实验思考题 1、分析存储器采用三态输出的原因是什么？ 存储器的输出端是连接在数据总线上的。数据总线相当于一条车流频繁的大马路，必须在绿灯条件下，车辆才能进入这条大马路，否则要撞车发生交通事故。同 理，存储器中的数据是不能随意传送到数据总线上的。例如，若数据总线上的数 据是“1”(高电平5V)，存储器中的数据是“0”(低电平0V)，两种数据若碰到一 起就会发生短路而损坏单片机。因此，存储器输出端口不仅能呈现“l”和“0”两 种状态，还应具有第三种状态“高阻"态。呈“高阻"态时，输出端口相当于断开，对数据总线不起作用，此时数据总线可被其他器件占用。当其他器件呈“高阻”态 时，存储器在片选允许和输出允许的条件下，才能将自己的数据输出到数据总线 上。 2、单端口和双端口的区别是什么？ 单端口ram是ram的读写只有一个端口，同时只能读或者只能写。 双端口ram是ram读端口和写端口分开，一个端口能读，另一个端口可以同时写。 3、什么情况下考虑采用双端口存储器？
单容水箱实验报告
单容液位定值控制系统 一、实验目的 1．了解单容液位定值控制系统的结构与组成。 2．掌握单容液位定值控制系统调节器参数的整定和投运方法。 3．研究调节器相关参数的变化对系统静、动态性能的影响。 4．了解P、PI、PD和PID四种调节器分别对液位控制的作用。 5．掌握同一控制系统采用不同控制方案的实现过程。 二、实验设备 THPCAT-2型现场总线过程控制对象系统实验装置、AT-1智能仪表挂件一个、RS485/232转换器一个、RS485通讯线一根、计算机一台、万用表一个、软管若干。 三、实验原理 图3-6 中水箱单容液位定值控制系统 (a)结构图 (b)方框图 本实验系统结构图和方框图如图3-6所示。被控量为上小水箱（也可采用上大水箱或下水箱）的液位高度，实验要求中水箱的液位稳定在给定值。将压力传感器LT1检测到的上小水箱液位信号作为反馈信号，在与给定量比较后的差值通过调节器控制电动调节阀的开度，以达到控制水箱液位的目的。为了实现系统在阶跃给定和阶跃扰动作用下的无静差控制，系统的调节器应为PI或PID控制。 四、实验内容与步骤 本实验选择上小水箱作为被测对象（也可选择上大水箱或下水箱）。以上小水箱为例叙述实验步骤如下： 1. 实验之前先将储水箱中贮足水量，然后将阀门F1-1、F1-3、F1-4、F1-6全开，将上小水箱出水阀门F1-10开至适当开度（30%～80%），其余阀门均关闭。 2. 管路连接：将工频泵出水口和支路1进水口连接起来；将支路1出水口和上小水箱
进水口连接起来；将上小水箱出水口和储水箱进水口连接起来。 3. 采用智能仪表控制： 1）将“AT-1智能调节仪控制”挂件挂到网孔板上，并将挂件的通讯线插头通过RS485通讯线与RS485/232转换器连接到计算机串口1。 2）强电连线：单相I电源L、N端对应接到AT-1挂件电源输入L、N端。 3）弱电连线：上小水箱液位LT1的1-5V+、-端对应接到智能调节仪I的1-5V电压输入1、2端；智能调节I输出7、5对应接到电动调节阀控控制输入+ 、-端。 4）管路、阀门、接线检查无误后接通总电源开关，打开24V电源开关、电动调节阀开关、单相I开关。 5）检查智能调节仪基本参数设置：ctrl=1, dip=1,Sn=33, DIL=0，DIH=50，OPL=0,OPH=100,run=0。 6）打开上位机MCGS组态环境，打开“THPCAT-2智能仪表控制系统”工程，然后进入MCGS运行环境，在主菜单中点击“实验六、单容水箱液位定值控制实验”，进入“实验六”的监控界面。 7）先将仪表设置为手动状态，将磁力泵开关打到“手动”位置，磁力驱动泵上电打水，适当增加或减小仪表输出值，使水箱液位平衡在设定值。 8）按本章第一节中的经验法或动态特性参数法整定调节器参数，选择PI控制规律，并按整定后的PI参数进行调节器参数设置。 9）待液位稳定于给定值后，将调节器切换到“自动”控制状态，待液位平衡后，通过以下几种方式加干扰： a.突增（或突减）仪表设定值的大小，使其有一个正（或负）阶跃增量的变化；（此法推荐，后面两种仅供参考）。 b.将电动调节阀的旁路F1-5（同电磁阀）开至适当开度，将电磁阀开关打至“手动”位置。 c.适当改变上小水箱出水阀F1-10开度（改变负载）。 以上几种干扰均要求扰动量为控制量的5％～15％，干扰过大可能造成水箱中水溢出或系统不稳定。加入干扰后，水箱的液位便离开原平衡状态，经过一段调节时间后，水箱液位稳定至新的设定值（采用后面两种干扰方法仍稳定在原设定值），记录此时的智能仪表的设定值、输出值和仪表参数，液位的响应过程曲线将如图3-7所示。 图3-7 单容水箱液位的阶跃响应曲线 10)分别适量改变调节仪的P及I参数，重复步骤9，用计算机记录不同参数时系统的阶跃响应曲线。
实验一 存储器实验
实验一存储器实验 1.FPGA中LPM_ROM定制与读出实验 一.实验目的 1、掌握FPGA中lpm_ROM的设置,作为只读存储器ROM的工作特性与配置方法。 2、用文本编辑器编辑mif文件配置ROM,学习将程序代码以mif格式文件加载于 lpm_ROM中; 3、在初始化存储器编辑窗口编辑mif文件配置ROM; 4、验证FPGA中mega_lpm_ROM的功能。 二.实验原理 ALTERA的FPGA中有许多可调用的LPM (Library Parameterized Modules)参数化的模块库,可构成如lpm_rom、lpm_ram_io、lpm_fifo、lpm_ram_dq的存储器结构。CPU 中的重要部件,如RAM、ROM可直接调用她们构成,因此在FPGA中利用嵌入式阵列块EAB 可以构成各种结构的存储器,lpm_ROM就是其中的一种。lpm_ROM有5组信号:地址信号address[ ]、数据信号q[ ]、时钟信号inclock、outclock、允许信号memenable,其参数都就是可以设定的。由于ROM就是只读存储器,所以它的数据口就是单向的输出端口,ROM中的数据就是在对FPGA现场配置时,通过配置文件一起写入存储单元的。图3-1-1中的lpm_ROM有3组信号:inclk——输入时钟脉冲;q[23、、0]——lpm_ROM的24位数据输出端;a[5、、0]——lpm_ROM的6位读出地址。 实验中主要应掌握以下三方面的内容: ⑴ lpm_ROM的参数设置; ⑵ lpm_ROM中数据的写入,即LPM_FILE初始化文件的编写; ⑶lpm_ROM的实际应用,在GW48_CP+实验台上的调试方法。 三.实验步骤 (1)用图形编辑,进入mega_lpm元件库,调用lpm_rom元件,设置地址总线宽度address[] 与数据总线宽度q[],分别为6位与24位,并添加输入输出引脚,如图3-1-1设置与连接。 (2)设置图3-1-1为工程。 (3)在设置lpm_rom数据参数选择项lpm_file的对应窗口中(图3-1-2),用键盘输入 lpm_ROM配置文件的路径(rom_a、mif),然后设置在系统ROM/RAM读写允许,以便能