嵌入式系统原理与设计

1.1 什么是嵌入式系统？

嵌入式系统以应用为中心、计算机技术为基础，软、硬件可裁剪，满足应用系统对功能、性能、可靠性、成本、体积及功耗严格要求的专用计算机系统。

1.2 嵌入式系统特点

(1)嵌入式系统具有应用针对性；

(2)嵌入式系统硬件一般对扩展能力要求不高；

(3)嵌入式系统一般采用专门针对嵌入式应用设计的处理器；

(4)嵌入式系统中不一定有操作系统；

(5)嵌入式系统一般有实时化要求；

(6)嵌入式系统一般有较高的成本控制要求；

(7)嵌入式系统软件一般有固化的要求；

(8)嵌入式系统软件一般采用交叉开发的模式；

(9)嵌入式系统在体积、功耗、可靠性和环境适应性上一般有特殊要求；

(10)嵌入式系统技术标准化程度不高。

1.3 嵌入式系统组成

嵌入式系统包括硬件和软件两个组成部分。

a)嵌入式系统硬件部分以嵌入式处理器为核心，扩展存储器和外部设备控制器。

b)嵌入式系统软件运行在硬件平台之上。硬件抽象层向下管理硬件资源，向上为操作系统提供一个抽象的虚拟硬件平台，是操作系统支持多硬件平台的关键。向上还有操作系统层及应用层。

1.4 嵌入式系统组成

(1)按处理器位宽分类：可将嵌入式系统分为4位、8位、16位和32位系统。一般情况下，位宽越大，性能越强。

(2)按有无操作系统分类：可分为有操作系统的嵌入式系统和无操作系统（裸机）的嵌入式系统。

(3)按实时性分类：可将嵌入式系统分为硬实时和软实时系统。

(4) 按应用分类：…...

2.1 嵌入式处理器的原理

嵌入式处理器至少包括运算器、控制器以及寄存器组3个基本组成部分。

2.1.1 嵌入式处理器的指令系统

指令是嵌入式处理器能理解并执行的命令单元。一条完整的指令包括操作码（操作）和操作数（数据或数据的地址）两个部分。指令系统是CPU的基本属性。

2.1.2 嵌入式处理器的类型

根据结构的不同，可分为冯·诺依曼结构处理器和哈佛结构处理器。

根据指令格式的不同，可分为CISC和RISC。

RISC的最大特点是指令长度固定、指令种类少、寻址方式种类少、大多数是简单指令且都能在一个时钟周期内完成，易于设计高性能的流水线。另外，RISC处理器中寄存器数量多，大量操作在寄存器间进行，有利于提高性能。优点：芯片面积小、开发时间短、性能高。

2.1.3 嵌入式处理器的结构

典型的嵌入式处理器的核心部分由运算器、控制器、寄存器组和内部总线等构成。

2.1.4 大端方式和小端方式

大端方式：低地址存放最高有效字节。

小端方式：低地址存放最低有效字节。

2.1.5 影响嵌入式处理器性能的因素

主频、指令效率与单指令执行所需要的时间、处理器的子长、内存总线速度、高速缓存设计、CPU的系统结构。

2.2 嵌入式处理器的分类

1.嵌入式微控制器(MCU)；

2.嵌入式微处理器(MPU)；

3.嵌入式DSP；

4.嵌入式片上系统(SOC)。

2.3 嵌入式处理器的特点

1.嵌入式处理器种类繁多、功能多样、性能跨度大；

2.嵌入式处理器功耗低；

3.提供灵活的地址空间寻址能力；

4.支持灵活的功耗控制；

5.功能集成度高，提供丰富的外部接口。

2.4 嵌入式处理器的JTAG调试接口

调试是利用可控的硬件与软件手段完成对嵌入式系统硬件和软件功能及正确性检测的过程。

JTAG在嵌入式系统开发过程中有重要的作用，主要包括以下几个方面。

1.硬件基本功能的测试

2.软件下载

3.软件调试

4.Flash烧写

3.1 计算机总线的基本概念

总线是计算机中多个功能部件共享的信息传输线，是连接计算机各部件的纽带。可以实现系统的模块化和标准化。总线是硬件模块化的基础。

根据应用不同，总线可分为片内总线、内部总线、系统总线和外部总线。片内总线用于连接芯片内部不同的功能模块；内部总线指系统内部连接各芯片的总线；系统总线指连接CPU、存储器和各种控制器模块等主要部件的总线；外部总线则是计算机与外部设备、计算机与计算机之间的总线。

根据数据的传输方式，总线可分为并行总线和串行总线。

总线标准主要包括以下三个部分：

a.机械结构规范

b.功能规范

c.电气规范

3.2 嵌入式总线的特点

1.机械结构的差异

2.嵌入式系统对总线标准功能的补充

3.3 ISA总线与PCI总线

3.4 CompactPCI总线

https://www.360docs.net/doc/db18739524.html,pactPCI，即紧凑型PCI，应用在一些高性能工业计算机中。

https://www.360docs.net/doc/db18739524.html,pact PCI是一种基于标准PCI总线的坚固、可靠的高性能总线技术。

3.1994年PCIMG提出了Compact PCI技术，它定义了更加坚固耐用的PCI版本。

4.在电气、逻辑和软件方面，它与PCI标准完全兼容。

5.CPCI与PCI最主要的区别：机械结构；热插拔。

热插拔：在不断电的情况下，在正常运行的系统中拔出或插入功能模块而不破坏系统的正常工作。

CompactPCI热插拔可以分为三个过程：物理连接、硬件连接和软件连接。物理连接包括热插入和热拔出；硬件连接过程是系统在硬件层上的连接和断开；软件连接过程是系统在软件层上的连接与断开。

CPCI热插拔技术包括热替换、热添加和热升级。其热插拔依靠CPCI连接器的不等长插针。

CPCI模块的热插入

a.在CompactPCI模块两侧设计有静电条，模块插入时首先通过静电条向机箱放电，消除静电的影响。

b.随后，模块电源和信号地首先与底板接通，这时对PCI信号进行预充电，使这些信号线在与底板总线连接之前维持

在1.0V左右的电压，减少热插入设备造成的瞬态干扰。

c.BD_SEL#和IDSEL信号的插针最短，所以模块插入插槽时，最后连接上是是这两个信号。模块的BD_SEL#有效，板

上逻辑才可以开始工作；而IDSEL信号连接到总线上后，主处理器可以访问模块的配置空间，实现后续的设备配置工

作。

CPCI模块的热拔出

a.功能模块的拔出顺序过程与插入过程相反，首先是短针的BD_SEL#、IDSEL信号断开。

b.然后需要预充电的PCI信号电平被调整到1.0V左右。

c.最后断开电源和信号地，系统卸载该模块的设备驱动程序及相关资源配置。

系统复位与电源监控、I2C总线、实时时钟和RS232串行接口是嵌入式系统中常见的四种电路。

4.1 系统复位与电源监控

复位操作将处理器与系统中其他功能部件置于一个可知的初始状态，并使系统从这个状态开始工作。

复位有以下四种类型：

a.上电自动复位（冷启动）

b.手动复位（热启动）

c.看门狗复位

d.系统异常复位

4.1.1 RC复位电路

计算机系统上电后，电源的稳定需要一定的时间，在电源未稳定之前，系统应处于“停止”状态，否则无法启动，上电复位电路用于解决这个问题。系统上电后，复位电路持续给出有效复位信号，直到信源系统稳定后才释放该信号。

用电阻与电容器件可以组成最简单的复位电路，可以实现上电自动复位和手动复位。

4.2.2 复位与电源管理控制器

MAX705是一种复位管理控制器，支持上电自动复位、手动复位和看门狗复位，另外还能同时监测两路电压。

4.2 I2C总线原理

4.2.1 概述

I2C是一种简单的只有两条信号线的串行总线。其特点如下：

1.总线只有两个信号：SDA和SCL。

2.I2C是一个多主设备总线，具有总线仲裁机制。

3.总线上每个从设备具有唯一的地址，主设备根据地址选择操作的目的设备。

4.总线定义三种传输速率：标准模式下可达100kbit/s；快速模式下可达400kbit/s；高速模式下可达3.4Mbit/s。

5.片上滤波器可以滤去数据线上的毛刺，提高数据传输的可靠性。

6.同一I2C总线上可以挂接的芯片数量只受到总线400pF最大负载电容限制。

4.2.2 I2C总线拓扑结构

I2C总线的信号采用“线与”的连接，只要有一个设备的SDA或SCL的输出为“0”，整个总线的相应信号都为“0”。“线与”的连接方式使总线结构变得非常简洁，同时“线与”的电平驱动特点也被用于 I2C的总线仲裁。

I2C总线的SDA和SCL是双向信号，通过上拉电阻连接到正电源上，在没有设备驱动的情况下（总线空闲状

态），SDA和SCL都为高电平。

4.2.3 I2C总线工作原理

I2C总线上没传输一个数据位就产生一个时钟脉冲。数据位必须在SCL为高电平期间保持稳定，数据状态的改变只能在SCL信号为低电平时发生。

I2C总线从设备都有特定的地址，主设备根据地址寻址目标设备。主设备的身份不是固定的，主设备也可能作为从设备被别的主设备寻址。 I2C总线两种地址形式：7位地址和10位地址。

4.3 实时时钟

实时时钟（RTC）是计算机中的一个功能模块，为计算机提供实时的时间信息。

RTC是一个对标准时间脉冲进行计数的计数器，主要包括时钟发生器、计数器、日期/时间寄存器及接口单元几个部分。

S-35390A实时时钟简介：

?典型工作电流为0.25μA（3V电源，25℃环境温度）。

?正常工作电压为1.3-5.5V，最低计时工作电压1.1V。

?支持用户自定义寄存器。

?处理器的接口采用I2C串行总线。

?支持两路定时中断。

?内置直到2099年的自动月历，支持闰年处理。

?内置稳压电路。

?内置32.768kHz的石英振荡电路。

4.4 RS-232接口

4.4.1 RS-232原理

RS-232是串行接口，数据二进制位传输，传输率用比特率（b/s）表示。

RS-232接口支持全双工传输方式，可同时收、发数据，接收方的接收比特率与发送方的比特率必须相同。

RS-232标准采用负逻辑，且信号电平与通常的TTL/CMOS电平不兼容。因此RS-232的收、发双方都需要做电平转换，也称信号驱动。

4.4.2 起止式异步串行通信协议

RS-232串口采用起止式异步串行通信协议。该协议中，每次传输都以起始位开始，以停止位介绍，二者之间传输一个字符，对字符之间的时间间隔不做要求。起止式异步串行通信协议靠起止位和停止位来实现字符的界定与同步。

5.1 概述

存储器是计算机硬件的基本组成部分，实现计算机的记忆功能。按照掉电后数据是否消失，可将内存分为非易失性存储器和易失性存储器，如下图所示：

5.2 小结

存储器是计算机硬件的基本组成部分。要做好嵌入式硬件系统的设计，必须掌握各种存储器的应用技术，包

括SRAM、DPRAM、SDRAM、NOR Flash、NAND Flash、S-EEPROM等。不同的系统使用的存储器类型不同。

SRAM容量小，价格相对高，但接口简单，不需要刷新电路，常与单片机、DSP及可编程逻辑控制器配合使用。采用双稳态触发器存储二进制位信息。

DRAM结构简单、功耗低、便与大规模集成且成本较低，因而广泛用作计算机系统的主存储器。32位嵌入式处理器都提供

对SDRAM的支持。采用MOS管栅极寄生电容的充电状态存储二进制位信息。

DPRAM是一种很特别的存储器，作为一段共享存储器，用于实现两个处理器之间的紧耦合通信。在工作中，DPRAM可以通过端口仲裁避免数据冲突，也可以通过硬件信号灯实现两个处理器之间的任务同步。

嵌入式系统中用Flash存储程序代码和数据。Flash主要有两类：NOR Flash和NAND Flash。NOR Flash主要用于存储程序代码；而NAND Flash常用于存储大量的数据，其作用类似PC中的硬盘。Flash存储器应用方式和RAM有很大的不同，编程前必须先擦除。NOR Flash和NAND Flash的应用方式也有很大的差别。

嵌入式系统设计常会用到S-EEPROM，这是一种低容量、低成本且小尺寸的非易失性存储器，可用于保存那些掉电后仍需记忆的系统状态与配置信息。

引导程序是在计算机系统上电或复位后，实现系统初始化，将系统引入一个可运行状态，并将操作系统加载到系统RAM中运行的程序。实际应用中由于引导程序总是被烧写在非易失性存储器中，所以常被称为固件。

6.1 PC机中的引导程序

PC机中的引导加载程序被称为“基本输入/输出系统”，即BIOS。BIOS的主要功能是为计算机提供最底层、最直接的硬件设置和控制，包括硬件初始化、上电自测试、I/O设备管理、中断服务、引导加载操作系统等

6.2 嵌入式系统中的引导程序

典型的嵌入式系统中，软件分为4个部分：引导程序、操作系统内核、文件系统和应用程序。用户应用程序和内核层之间可能还包括嵌入式图形用户界面（GUI），如下图所示：

嵌入式系统常用的引导程序有多种类型，如：U-Boot、VIVI、BLOB、RedBoot、ARMboot等。

嵌入式系统引导程序有以下主要功能：

1.硬件初始化；

2.加载启动嵌入式操作系统；

3.提供人机交互命令；

4.支持目标机与开发机之间的通信；

5.支持Flash烧写。

引导程序有两种操作模式：启动加载模式和下载模式。

1.启动加载模式：自动加载并启动操作系统，不需要用户参与。

2.下载模式：用户可通过系统控制台用命令行的方式向系统发出控制命令。用户常在该模式下使用下载命令，通过串

口、以太网等从开发机下载文件

6.3 嵌入式系统引导程序的启动过程

引导程序的执行过程可分为两个阶段：阶段1和阶段2。阶段1完成硬件初始化、工作模式设置等与硬件平台密切相关的操作，该

阶段的程序代码一般用汇编语言编写；阶段2完成一些相对高级、复杂的功能，如通信、文件下载、Flash烧写等，该阶段的程序代码一般由C语言实现。下图为Bootloader的启动过程：

在阶段1，引导程序通常完成以下工作：

1.硬件设备初始化：屏蔽所有中断 , 设置 CPU 速度和时钟频率 , RAM 初始化等。

2.为stage2的Bootloader加载准备RAM空间。

3.拷贝stage2的二进制代码到RAM空间中。

4.设置好堆栈指针，为执行C 语言代码作好准备。

5.跳转到stage2 的C 入口点。

在阶段2，引导程序通常完成以下工作：

1.其它硬件设备的初始化。

2.检测系统内存映射。

3.将操作系统内核映像及文件系统映像从Flash读取到系统RAM中。

4.为内核设置启动参数。

5.调用操作系统内核。

6.4 U-Boot的启动过程

U-Boot是一个完善的跨平台引导程序，支持多种体系结构的处理器和目标板。具体启动流程如图所示：

7.1 概述

操作系统是一组管理程序，管理计算机的硬件资源和软件资源，为应用软件的提供运行“平台”，使用户更方便、有效地使用计算机。它的主要功能包括：接口管理、处理器管理、存储管理、设备管理、文件管理等。

嵌入式操作系统具备一般操作系统最基本的功能：有效管理越来越复杂的系统资源；为软件提供虚拟化的硬件平台，使得开发人员从复杂的资源管理、任务管理和通信管理中解放出来，专注于应用程序的设计；为用户提供库函数、驱动程序、工具集以及应用程序，使用户更方便、高效地使用系统。嵌入式系统不一定需要操作系统。

事实上，实际应用中存在两类嵌入式系统：

1.基于裸机的系统设计中，用户软件不仅要实现应用功能，还需要完成硬件初始化、设备管理、中断管理、内存分配等

所有的软件任务，工作繁琐，但灵活性强。

2.基于操作系统，在设计嵌入式系统应用软件时可专注于应用功能的设计，而不需在系统管理上耗费过多的精力。但资

源占用大，带来额外的成本。

嵌入式操作系统具有以下特点：

1.模块化，可定制。

2.实时性强。

3.占用资源少。

4.稳定性要求高。

5.代码有固化的要求。

6.具有良好的硬件适应性，便于移植。

7.2 嵌入式系统硬件抽象层

硬件抽象层是一组系统软件，通过统一的编程接口为操作系统和应用软件提供一个抽象化的运行平台。

硬件抽象层位于操作系统和硬件之间，实现对硬件的操作，并通过标准化的接口为操作系统提供服务，向操作系统提供硬件平台的信息，并根据操作系统的要求完成对硬件的操作。只要在硬件平台上实现硬件抽象层，那么操作系统就可以移植到该平台上。

板级支持包BSP（Board Support Package）是硬件抽象层的一种实现，很多情况下，二者表达的是同一个含义。

7.3 嵌入式操作系统实时性

实时系统是能及时相应外部发生的随机事件，并以足够快的速度完成对事件处理的运算机系统。计算机系统是一个激励 -响应系统，激励-响应周期T，代表着计算机的响应能力。应用对象所规定的响应时间Ta，若T≤Ta，这个系统便是实时系统。嵌入式系统激励-响应时间T包括硬件响应时间Th和软件响应时间Ts 。软件响应时间Ts是主要因素，这增加了系统实时设计的复杂性。

实时系统具有以下特点：

1.实时系统具有复杂的约束性。

2.实时系统的约束性包括时间约束、资源约束、执行顺序约束和性能约束。

3.实时系统的执行具有可观测性。

4.系统能够对实时任务的执行时间进行预测，判断是否能够满足任务的时限要求。是实时系统最基本的性能指标。

5.实时系统具有高可靠性的要求。

6.实时系统需要与外部环境进行交互。

7.实时系统需要满足一定的峰值负荷要求。

按系统对事件响应的时间约束，嵌入式操作系统有硬实时和软实时两种类型。

1.在硬实时系统中，系统要确保在最坏情况下的服务时间，即对事件响应时间的截止期限必须得到满足。在这样的系统

里，如果一个事件在规定期限内不能得到及时处理则会导致致命的系统错误。

2.在软实时系统中，从统计的角度看，任务能够得到足够的处理时间，到达系统的事件也能够在截止期限前得到处理，

但系统不能保证时刻都能满足这样的条件，截止期限条件偶尔没得到满足时并不会带来致命的系统错误。

7.3.1 裸机中的实时软件设计

前/后台的程序结构：实时性要求高的任务放在中断服务程序（前台）中，而其它实时性要求低的任务放在主程序（后台）中。

7.3.2 嵌入式实时操作系统

运行在嵌入式实时系统中，支持系统实现实时任务调度的操作系统，称为嵌入式实时操作系统（RTOS）。它既是嵌入式操作系统，又是实时操作系统。

实时OS与通用OS设计目标区别：

1.通用操作系统中，强调的是系统的平均表现。

2.嵌入式实时操作系统首要目标不是提高系统的平均表现，而是通过资源管理、任务调度，确保每个实时任务在

最坏情况下也能满足其实时性要求。

3.通用操作系统注重的是整体表现，实时操作系统注重的是每个任务的表现，更准确地讲是任务在最坏情况下的

表现。

嵌入式实时操作系统与通用操作系统的应用环境不同，设计的基本原则不同，因此在资源调度策略和操作系统实现方法上两者都有较大的差异，主要体现在一下几点：

1.任务调度不同

2.内存管理方式不同

3.中断处理方式不同

4.共享资源的互斥访问机制不同

5.系统调用和系统内部操作的时间开销有差别

6.系统的可重入性

7.辅助工具

此外，实时操作系统对系统硬件设计也提出了一些要求，其中的一些要求为：

4.选择低功耗电源电路

5.分时分区供电

6.动态电压与频率调节

7.其他硬件控制方法：门控时钟、接口电路的低功耗设计、限制输入信号

8.4 软件功耗控制方法

1.采用低功耗优化的编译技术

2.用中断代替查询

3.用宏代替子程序

4.尽量减少处理器的计算量

5.减少系统的持续运行时间

6.实现电源的管理

9.1 电磁兼容的发展

电磁兼容是以电磁场理论为基础，涉及信息、电工、电子、通信、材料、结构等学科的边缘科学，研究如何在有限的空间、时间和频率下，使各种电子设备或系统在同一电磁环境中相互兼容，而不致引起功能丧失或性能降低。

9.2 电磁兼容的基本概念

电磁兼容是电子产品的一个重要性能，电磁兼容问题既可以可能发生在系统之间，也可能存在于系统的内部。电磁兼容有3个方面的含义：

1.电磁干扰

2.处在一定环境中的设备或系统，在正常运行时，不应产生超过相应标准所规定的电磁能量。

3.电磁敏感度

4.处在一定环境中设备或系统，在正常运行时，能承受相应标准规定范围内的电磁能量干扰，或者说对规定范围

内的电磁能量干扰不敏感，仍能按照设计性能正常地运行。

5.电磁环境

6.即使相同种类的设备也可能工作在不同的电磁环境中，不同的电磁环境对设备的电磁兼容要求不一样，离开

了具体的电磁环境，谈电磁兼容没有什么实际意义。

9.3 常见电磁兼容问题

常见的电磁兼容问题有以下几类：

1.射频干扰：射频干扰是指射频范围里的电磁能量干扰。

2.静电放电：

3.电力干扰：电压跌落、频率波动、尖峰、浪涌、谐波等。

4.自兼容性：自兼容性是指设备内部各个组成部分之间的相互干扰。

电磁干扰的发生需要三个基本要素，即：

1.干扰源：产生电磁干扰的元器件、设备和自然现象。

2.耦合途径：电磁干扰能量从干扰源传输到受干扰设备的通信或媒介。

3.敏感设备：对电磁干扰发生响应的设备。

·因此，在解决电磁兼容问题时要从3个要素入手寻找解决方法：

1.寻找干扰源，抑制其发射的电磁干扰程度。

2.确定被干扰的敏感设备，降低其敏感度，提高抗干扰能力。

3.研究敏感设备和干扰源之间的耦合途径，切断/限制电磁干扰能量的传输。

9.4 电磁兼容设计的重要性

1.电磁兼容设计可提高电子设备工作的可靠性

2.电磁兼容设计是实现电子设备与国际接轨的需求

3.控制电磁能量辐射、保障人身和易燃易爆物质的安全

4.电磁兼容设计是应对未来战争的要求

9.5 电磁兼容测试的单位

常用两个物理量比值的对数作为测量的基本单位，称为分贝（dB），用分贝作为单位有以下几个优点：

1.数值变小，读写方便

2.运算方便

3.符合听感，估算方便

功率增益（dB） = 10lg（P out / P in）

9.7 电磁能量的耦合途径与抑制方法

耦合是指设备（电路）与设备（电路）之间的电联系，将电磁能量从一个设备（电路）传到一个设备（电路）。耦合可分为传导耦合和辐射耦合两类。

传导耦合是指通过线路本身的电路形成的耦合，以及通过导体间的电容、互感而形成的干扰耦合。传导耦合包括直接传导耦合、公共阻抗传导耦合、电容耦合、电感耦合等。辐射耦合是指电磁能量以电磁场的形式从一个电路传输到另一个电路。

9.7.1 直接传导耦合

直接传导耦合是指电磁干扰信号通过导线直接侵入被干扰对象，是电磁干扰耦合的最直接方式。

抑制直接传导耦合的方式主要包括：

1.滤波：滤除干扰信号，而保留特定频带的有用信号。

2.隔离：利用变压器，光隔离器件等来减少电磁干扰的传播。

3.衰减：从源头抑制电磁干扰信号的强度。

干扰信号通过导线传输时有两种形式，分别称作共模干扰和差模干扰。

9.7.2 公共阻抗传导耦合

公共阻抗传导耦合是指噪声源回路和受干扰回路之间存在着一个公共阻抗，噪声电流通过这个公共阻抗所产生的噪声电压，传导给受干扰的回路。

要抑制公共阻抗传导，就需要减小公共阻抗，主要包括：

1.减少电源内阻

2.减少电源供电电路的阻抗

3.减少公共地的阻抗

9.7.3 电容耦合

电容耦合又称为电场耦合，通过分布电容使一个电路中的信号传输到另一个电路中的耦合方式。

电容耦合引起的感应电压正比于干扰频率和耦合电容 CF，即频率越高、分布电容越大，电容耦合越明显。电容耦合引起的感应电压与导线对地的分布电容成反比。

抑制电容耦合有以下方法：

1.降低导线间的分布电容，具体办法有：加大导线间的距离；尽可能缩短导线的长度；在导线下增加接地平面，

增加导线对地分布电容。

2.采用隔离的方法，在两个导线之间增加一根地线。

3.降低导线上信号频率，如使用边沿时间较长的器件。

4.增加旁路电容。

5.对信号进行屏蔽。

9.7.4 电感耦合

电感耦合又称为电磁耦合，通过分布电感使一个电路中的信号传输到另一个电路中的耦合方式。

抑制电感耦合有以下方法：

1.减少回路所涵盖的面积。

2.使回路和干扰源的距离尽可能远。

3.使回路方向与磁场方向平行。

4.降低磁场干扰源的干扰强度。

5.减小回路间的互感，包括加大两导线的间距；缩短导线的长度；使导线尽可能接近地平面；使各自磁场方向相

互垂直。

9.8 PCB中的信号完整性分析

信号完整性是指信号未受到损伤的一种状态，用于表示信号质量和信号传输后仍能保持正确功能的特性。良好的信号完整性是指在需要时信号仍保持准确的时序和电平值；反之，在需要时信号的时序或电平已经出现差错，这就是发生了信号完整性问题。

信号完整性问题可以导致信号失真、定时错误、数据 /地址错误、控制线状态错误、系统误操作、直至系统崩溃。

9.8.2 信号完整性问题

1.传输延迟

2.反射

3.串扰

4.过冲和下冲

5.同步切换噪声

6.接地反弹噪声

9.8.3 信号完整性问题的解决方法

信号完整性问题是由板级设计中的多种因素共同引起的，主要包括反射、串扰及各种电路噪声等，过冲/下冲及振铃是由信号的反射引起的。串扰和反射是破坏信号完整性的两个主要原因。其解决方法如下：

1.抑制串扰

2.抑制反射

9.9 PCB中的去耦电容

去耦电容可以防止噪声干扰从一个电路传导到另一个电路，从而改善整个系统的电磁兼容性能，提高系统的可靠性和稳定性。

去耦电容的主要功能如下：

1.用作集成电路器件的蓄能电容，器件在正常工作时会因状态切换产生功耗的瞬间变化，蓄能电容可以避免因此引起供

电电压的波动。

2.滤除该器件产生的高频噪声，避免噪声通过供电回路传播到整个系统中。

3.避免电源上的干扰噪声通过电源引脚进入集成电路。