第十三章 时序逻辑电路习题及答案
电子技术基础复习题-时序逻辑电路
《电子技术基础》复习题时序逻辑电路一、填空题:1.具有“置0”、“置1”、“保持”和“计数功能”的触发器是（）2.触发器有门电路构成，但它不同门电路功能，主要特点是：（）型触发器的直接置0端Rd、置1端Sd的正确用法是（）4.按触发方式双稳态触发器分为：（）5.时序电路可以由（）组成6.时序电路输出状态的改变（）7.通常寄存器应具有（）功能8.通常计数器应具有（）功能9. M进制计数器的状态转换的特点是设初态后，每来（）个CP时，计数器又重回初态。
10.欲构成能记最大十进制数为999的计数器，至少需要（）个双稳触发器。
11. 同步时序逻辑电路中所有触发器的时钟端应（）。
二、选择题:1.计数器在电路组成上的特点是（）a)有CP输入端，无数码输入端 b) 有CP输入端和数码输入端 c) 无CP输入端，有数码输入端2.按各触发器的状态转换与CP的关系分类，计数器可分为（）计数器。
a）加法、减法和加减可逆 b）同步和异步 c）二、十和M进制3. 按计数器的状态变换的规律分类，计数器可分为（）计数器。
a）加法、减法和加减可逆 b）同步和异步 c）二、十和M进制4 按计数器的进位制分类，计数器可分为（）计数器。
a）加法、减法和加减可逆 b）同步和异步 c）二、十和M进制5. n位二进制加法计数器有（）个状态，最大计数值是（）。
a）2n-1 b）2n c）2n-16.分析时序逻辑电路的状态表，可知它是一只（）。
(a) 二进制计数器(b)六进制计数(c) 五进制计数器7. 分析如图所示计数器的波形图，可知它是一只（）。
(a) 六进制计数器(b) 七进制计数器(c) 八进制计数器8、逻辑电路如图所示，当A=“0”，B=“1”时，C脉冲来到后JK触发器（）。
(a) 具有计数功能(b) 保持原状态(c) 置“0” (d) 置“1”9、逻 辑 电 路 如 图 所 示， 分 析 C ，S ，R 的 波 形，当 初 始 状 态 为“0”时， t 1 瞬 间 输 出 Q 为 ( )。
时序逻辑电路习题解42页PPT
时序逻辑电路习题解
▪
26、要使整个人生都过得舒适、愉快，这是不可能的，因为人类必须具备一种能应付逆境的态度。——卢梭
▪
27、只有把抱怨环境的心情，化为上进的力量，才是成功的保证。——罗，好之者不如乐之者。——孔子
▪
29、勇猛、大胆和坚定的决心能够抵得上武器的精良。——达·芬奇
▪
30、意志是一个强壮的盲人，倚靠在明眼的跛子肩上。——叔本华
谢谢！
42
时序逻辑电路习题幻灯片
排列顺序：
Q2nQ1nQ0n /B
000←/0001←/0 010←/0011
/1↓
↑/0
111→110→101→100 /0 /0 /0
19
CP
时 序
Q0
图 Q1
Q2
B
FF0每输入一个时钟脉冲 翻转一次 FF1在Q0=0时，在下一个CP 触发沿到来时翻转。 FF2在Q0=Q1=0时，在下一个 CP触发沿到来时翻转。
& ≥1
FF2
Q1
1J
C1
1K Q1
& ≥1 C/B
Q2
Q2
23
例6 设计一个三位二进制异步加法计数器
排列顺序：
Q2nQ1nQ0n /C
000→/0 001/→0 010→/0 011
/1↑
↓/0
111←110←101←100 /0 /0 /0
状态图
24
CP
时 Q0
序 图
Q1
Q2
C
时钟方程：
FF0每输入一个时钟脉 冲翻转一次，
Q2nQ1n
Q0n
00 01 1111 1100
0 ×1 ×1 ×× ×1
1 01 01 ×× 00
((acb))) QQ0n21nn111的的的卡卡卡诺诺诺图图图
Q2nQ1n
Q0n
00
0 001
1 010
01
11
10
011 ××× 101
100 ××× 000 次态卡诺图
Q0n 1 Q0n
Q n 1 1
例1 设计一个按自然态序变化的7进制同步加法计数器，计数 规则为逢七进一，产生一个进位输出。 1 建立原始状态图
时序逻辑电路练习题
一、填空题1. 基本RS触发器，当R、S都接高电平时，该触发器具有____ ___功能。
2．D 触发器的特性方程为___ ；J-K 触发器的特性方程为______。
3．T触发器的特性方程为。
4．仅具有“置0”、“置1”功能的触发器叫。
5．时钟有效边沿到来时，输出状态和输入信号相同的触发器叫____ _____。
6. 若D触发器的D端连在Q端上，经100 个脉冲作用后，其次态为0，则现态应为。
7．JK触发器J与K相接作为一个输入时相当于触发器。
8. 触发器有个稳定状态，它可以记录位二进制码，存储8 位二进制信息需要个触发器。
9．时序电路的次态输出不仅与即时输入有关，而且还与有关。
10. 时序逻辑电路一般由和两部分组成的。
11. 计数器按内部各触发器的动作步调，可分为___ ____计数器和____ ___计数器。
12. 按进位体制的不同，计数器可分为计数器和计数器两类；按计数过程中数字增减趋势的不同，计数器可分为计数器、计数器和计数器。
13．要构成五进制计数器，至少需要级触发器。
14．设集成十进制（默认为8421码）加法计数器的初态为Q4Q3Q2Q1＝1001，则经过5个CP脉冲以后计数器的状态为。
15．欲将某时钟频率为32MHz的CP变为16MHz的CP，需要二进制计数器个。
16. 在各种寄存器中，存放N位二进制数码需要个触发器。
17. 有一个移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数乘上十进制数4，则需将该移位寄存器中的数移位，需要个移位脉冲。
18．某单稳态触发器在无外触发信号时输出为0态，在外加触发信号时，输出跳变为1态，因此其稳态为态，暂稳态为态。
19．单稳态触发器有___ _个稳定状态，多谐振荡器有_ ___个稳定状态。
20．单稳态触发器在外加触发信号作用下能够由状态翻转到状态。
21．集成单稳态触发器的暂稳维持时间取决于。
22. 多谐振荡器的振荡周期为T=tw1+tw2，其中tw1为正脉冲宽度，tw2为负脉冲宽度，则占空比应为_______。
时序电路练习题
时序电路习题一、填空1、寄存器存放数据的方式有____________和___________；取出数据的方式有____________和___________。
2、双拍工作方式的数码寄存器工作时需_____________。
3、按计数器中各触发器翻转时间可分为_________，________。
4、触发器有______个稳定状态，所以也称____________。
5、时序电路主要由________和 ________所构成，是一种具有_______功能的逻辑电路，常见的时序电路类型有___________和__________6、计数器的功能是_______________________,按计数时个触发器状态转换与计数脉冲是否同步，可分为__________和________。
_________计数器是各种计数器的基础。
7、4个触发器构成的8421BCD 码计数器，共有_______个无效状态，即跳过二进制数码_______到_______6个状态。
8、具有3个触发器的二进制计数器，他又_______种计数状态；具有4个触发器的二进制计数器，它有_____种计数状态。
9、10. 1n n n Q JQ KQ +=+是_______触发器的特性方程。
11、1n n Q S RQ +=+是________触发器的特性方程，其约束条件为__________。
12、1n n n Q TQ TQ +=+是_____触发器的特征方程。
13、我们可以用JK 触发器转换成其他逻辑功能触发器，令__________________，即转换成T 触发器；令_______________，即转换为'T触发器；令________________，即转换成D触发器。
二、选择1、存储8位二进制信息要（）个触发器。
A.2B.4C.8D.162、对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=（）。
7.《电子技术基础》复习题-时序逻辑电路
《电子技术基础》复习题时序逻辑电路一、填空题:1.具有“置0”、“置1”、“保持”和“计数功能”的触发器是（）2.触发器有门电路构成，但它不同门电路功能，主要特点是：（）3.TTL型触发器的直接置0端Rd、置1端Sd的正确用法是（）4.按触发方式双稳态触发器分为：（）5.时序电路可以由（）组成6.时序电路输出状态的改变（）7.通常寄存器应具有（）功能8.通常计数器应具有（）功能9. M进制计数器的状态转换的特点是设初态后，每来（）个CP时，计数器又重回初态。
10.欲构成能记最大十进制数为999的计数器，至少需要（）个双稳触发器。
11. 同步时序逻辑电路中所有触发器的时钟端应（）。
二、选择题:1.计数器在电路组成上的特点是（）a)有CP输入端，无数码输入端b) 有CP输入端和数码输入端c) 无CP输入端，有数码输入端2.按各触发器的状态转换与CP的关系分类，计数器可分为（）计数器。
a）加法、减法和加减可逆b）同步和异步c）二、十和M进制3. 按计数器的状态变换的规律分类，计数器可分为（）计数器。
a）加法、减法和加减可逆b）同步和异步c）二、十和M进制4 按计数器的进位制分类，计数器可分为（）计数器。
a）加法、减法和加减可逆b）同步和异步c）二、十和M进制5. n位二进制加法计数器有（）个状态，最大计数值是（）。
a）2n-1b）2n c）2n-16.分析时序逻辑电路的状态表，可知它是一只（）。
(a) 二进制计数器(b)六进制计数(c) 五进制计数器7. 分析如图所示计数器的波形图，可知它是一只（）。
(a) 六进制计数器(b) 七进制计数器(c) 八进制计数器C Q 0Q 1Q 28、逻 辑 电 路 如 图 所 示， 当A=“0”，B=“1”时，C 脉 冲 来 到 后 JK 触 发 器（ ）。
(a) 具 有 计 数 功 能 (b) 保 持 原 状 态 (c) 置“0” (d) 置“1”BQ9、逻 辑 电 路 如 图 所 示， 分 析 C ，S ，R 的 波 形，当 初 始 状 态 为“0”时， t 1 瞬 间 输 出 Q 为 ( )。
数电练习2013_时序逻辑电路
一、填空题1. 三态门的输出状态有高电平、 和 。
2. 时序逻辑电路按时钟类型可分为两大类： 电路和 电路。
3. 触发器如图所示电路，其次态Q n+1＝ 。
4. 在时序逻辑电路的设计中，若最简状态表中的状态数为10个，则所需的触发器个数至少为 。
5. 对于T 触发器，欲使Q n+1＝n Q ，则输入T ＝ 。
6. 如果要将D 触发器改成T 触发器，则输入端D= 。
7. 由十进制计数器74160和门电路构成的计数型序列信号发生器如图所示，在时钟脉冲CP 作用下，当Q 3 Q 2 Q 1 Q 0从0000变化到1001时。
输出Z 的序列为 。
8. 对如图所示电路，若如图所示连接，则该计数器的长度为 。
若将D 3D 2D 1D 0连接为0100，则该电路是长度为 的计数器。
参考答案： 1. 低电平，高阻态2. 同步时序逻辑电路，异步时序逻辑电路3. 14. 4个5. 16. n Q T D ⊕=7. 00011111008. 8,4二、选择题1．逻辑电路如图所示，EN为使能端，若C = 0，则F为（）A.工作状态B.高阻状态C.断开状态D.以上各项都不是2．一个五位的二进制加法计数器，由0000状态开始，按自然顺序计数，问经过75个输入脉冲后，此计数器的状态为（）A.01011B.11010C.11111D.100113．在图示时序电路中，若X＝1，Q n＝0，则电路的次态Q n+1和输出Y为（）A.Q n+1＝0，Y = 0B.Q n+1＝0，Y = 1C.Q n+1＝1，Y = 0D.Q n+1＝1，Y = 14．在图所示电路中，若X＝1，Q n＝0，则电路的次态Q n+1和输出Y为（）A．Q n+1＝l，Y = 0B．Q n+1＝l，Y = 1C．Q n+1＝0，Y = 0D．Q n+1＝0，Y = 15．异步时序电路和同步时序电路比较，其差异在于（）A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关6．用n个触发器构成计数器，可得到的最大计数长度为（）A. n B ．2 n C ．n 2 D ．2n7．下列电路中不是时序电路的有（ ）A ．计数器B ．触发器C ．寄存器D ．译码器8．下图所示波形的起始状态Q 3Q 2Q 1Q 0= 0000，则该波形表明的计数器是（多项选择）（ ）A. 下降沿触发的十进制减法计数器B. 高电平触发，有8个无效状态C. 下降沿触发的十进制加法计数器D. 有6个无效状态的十进制加法计数器9．由与非门构成的基本RS 触发器如图所示，欲使该触发器保持原态，即Q n+1＝Q n ，则输入信号应为（ ） A ．S =R ＝0 B ．S =R ＝1 C ．S = 1，R ＝0 D ．S = 0，R ＝110.有四个触发器的二进制计数器，它的计数状态有（ ）A. 8B. 16C. 256D. 64参考答案： 1-5 A A D A B 6-10 D D CD B B三、计算题1. 分析图中所示的时序电路。
电子电路第十三章习题及参考答案
习题十三13-1 输入信号u i 如题图13-1所示。
试画出在该输入信号u i 作用下，由“与非”门组成的基本RS 触发器Q 端的波形：（1）u i 加于S 端，且R =1，初始状态Q =0；（2）u i 加于R 端，且S =1，初始状态Q =1。
解：先将由“与非”门组成的基本RS 触发器的电路画出来。
（1）根据该电路的逻辑功能，分析当u i 加于S 端，且R =1，初始状态Q =0时，Q 端的波形图。
（2）根据该电路的逻辑功能，分析当u i 加于R 端，且S =1，初始状态Q =1时，Q 端的波形图。
13-2 题图13-2所示为两个“与或非”门构成的基本触发器，试写出其状态方程、真值表及状态转移图。
解：该电路是由“与或非”组成的基本RS 同步触发器。
下面我们写出该电路的状态方程、真值表及状态转移图。
先根据电路写出状态转移真值表。
由逻辑电路可知，当CP 到来时，触发器的输出为（如右图所示）：根据状态转移真值表作卡诺图，以R 、S 、Q n 为输入量，Q n +1为输出量，则可得到状态方程为：⎩⎨⎧=+=+01RS Q R S Q nnu 题图13-1 习题13-1输入波形图u iQ(1)Q Qu iQ(2)题图13-2 习题13-2电路R =0S =x13-3 主从JK 触发器的输入端波形如题图13-3所示，试画出输出端的波形。
解：JK 触发器是在CP 的下降沿将主触发器的状态送入从触发器，所以JK 触发器是下降沿触发的触发器；此外，JK 触发器的功能是：J =K =0时，触发器状态不变；J =K =1时，触发器翻转；J =0，K =1时，触发器置0；J =1，K =0时，触发器置1。
根据JK 触发器以上两方面的特点，并注意清零端D R 和置1端D S 对触发器波形的影响，就可以画出输出端的波形图如图所示。
13-4 电路如题图13-4所示。
是否是由JK 触发器组成的二分频电路？请通过画出输出脉冲Y与输入脉冲CP 的波形图说明什么是二分频。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第十三章时序逻辑电路习题及答案一、填空题1、数字逻辑电路常分为组合逻辑电路和两种类型。
2、时序逻辑电路是指任何时刻电路的稳定输出信号不仅与当时的输入信号有关，而且与有关。
3、时序逻辑电路由两大部分组成。
4、时序逻辑电路按状态转换来分，可分为两大类。
5、时序逻辑电路按输出的依从关系来分，可分为两种类型。
6、同步时序电路有两种分析方法，一种是另一种是。
7、同步时序电路的设计过程，实为同步时序电路分析过程的过程。
8、计数器种类繁多，若按计数脉冲的输入方式不同，可分两大类。
9、按计数器进制不同，可将计数器分为。
10、按计数器增减情况不同，可将计数器分。
11、二进制计数器是逢二进一的，如果把n个触发器按一定的方式链接起来，可枸成。
12、一个十进制加法计数器需要由 J-K触发器组成。
13、三个二进制计数器累计脉冲个数为；四个二进制计数器累计脉冲个数为。
14、寄存器可暂存各种数据和信息，从功能分类，通常将寄存器分为。
15、数码输入寄存器的方式有；从寄存器输出数码的方式有。
16、异步时序逻辑电路可分为和。
17、移位寄存器中，数码逐位输入的方式称为。
18、计数器可以从三个方面进行分类：按__ _ _方式，按_________________方式，按______________方式。
19、三位二进制加法计数器最多能累计__个脉冲。
若要记录12个脉冲需要___个触发器。
20、一个四位二进制异步加法计数器，若输入的频率为6400H Z，在3200个计数脉冲到来后，并行输出的频率分别为______H Z，_____ H Z，____ H Z，_____ H Z。
一个四位二进制加法计数器起始状态为1001，当最低位接收到4个脉冲时，各触发器的输出状态是：Q0为__；Q1为__；Q2为__；Q3为__。
21、时序逻辑电路的特点是：任意时刻的输出不仅取决于______________，而且与电路的______有关。
22、寄存器一般都是借助有________功能的触发器组合起来构成的，一个触发器存储____二进制信号，寄存N位二进制数码，就需要__个触发器。
23、寄存器的主要任务是存储______________或____，通常____所存储的内容进行处理。
24、具有移位功能的寄存器，叫做__________，它又可分为____、____和________寄存器。
25、四位右移移位寄存器，在四个CP周期里，输入的代码依次为1011，经过三个CP周期后，有__位代码被移入移位寄存器中，串行输出的状态是__，并行输出的状态是____。
二、选择题1、时序逻辑电路可由（）组成。
A、门电路B、触发器或门电路C、触发器或触发器和门电路的组合2、时序电路输出状态的改变（）A、仅与该时刻输入信号的状态有关B、仅与时序电路的原状态有关C、与A，B都有关3、寄存器在电路组成上的特点是（）A、有CP输入端，无数码输入端B、有CP输入端和数码输入端C、无CP输入端，有数码输入端4、数码可以串行输入、串行输出的寄存器有（）A、数码寄存器B、移位寄存器C、二都皆可5、计数器在电路组成上的特点是（）A、有CP输入端，无数码输入端B、有CP输入端和数码输入端C、无CP输入端，有数码输入端6、通常计数器应具有（）功能。
A、清0、置数、累计CP个数B、存、取数码C、两都皆有7、按计数器的进位制或循环模数分类，计数器可分为（）计数器。
A、加法、减法及加减可逆B、同步和异步C、二、十和M进制8、有一组代码需暂时存放，应选用（）A、计数器B、寄存器9、清零后的四位移位寄存器，如果要将四位数码全部串行输入，需配合CP脉冲数为（）A、2；B、8C、4。
10、构成同步二进制计数器一般应选用的触发器是（）A、D触发器；B、R-S触发器C、J-K触发器。
11、构成四位寄存器应选用（）A、二个触发器B、四个触发器12、下图所示电路中，属于时序电路的图是（）A、图aB、图b13、下图所示电电路中，属于异步时序电路图（）A、图aB、图b14、某同步时序电路的状态转换图如下题所示，该时序电路是（）A、同步五进制计数器；B、同步四进制计数器；C、同步八进制计数器15、全加器可以用两个半加器和一个（）门组成。
A、三态B、或非C、异或D、或16、（）是时序逻辑电路。
A、移位寄存器B、译码器C、加法器D、数码显示器17、计数器除了可以计数外还可以作为（）。
A、译码器B、寄存器C、分频器18、一个四位二进制异步加法计数器用作分频器时，能输出脉冲信号的频率有（）。
A、八种B、四种C、两种19、一个触发器能记录2个脉冲，三个触发器能记录多少个脉冲？（）。
A、2×3=6个B、23—1=7个C、23=8个20、数器在计数过程中，当计数器从111状态变为000状态时产生进位信号，此计数器的计数长度是（）。
A、六B、七C、八21、既可以作为加法计数器又可以作为减法计数器的叫（）。
A、同步计数器B、异步计数器C、可逆计数器22、8421代码的二-十进制加法计数器由四个触发器构成，计数器产生进位信号之前的一个状态是（）。
A、1111B、0000C、100123、把一个三进制计数器与一个五进制计数器串接起来，最大的计数值为（）。
A、35B、15C、824、一位二进制计数器可实现2分频；N位二进制计数器，最后一个触发器输出的脉冲频率是输入频率的（）。
A、2NB、1/2NC、2ND、1/2N25、一个四位二进制加法计数器起始状态为1001，当最低位接到4个脉冲时，触发器状态为（）。
A、0011B、0100C、110126、欲寄存八位数据信号，需要几个触发器？（）。
A、八个B、十六个C、四个27、寄存器中，与触发器相配合的控制电路通常由（）构成。
A、晶体二极管B、触发器C、门电路28、寄存器是这样的一种电路：（）。
A、用来累计和寄存输入脉冲数目的部件B、能以二进制形式存放数码或指令的部件 C、能累计输入脉冲个数并进行信号传递的部件29、串行寄存器有两个功能，它们是（）。
A、记忆和移位B、传递和移位C、记忆和运算三、判断题1、时序电路无记忆功能。
（）2、从电路结构看，时序电路仅由各种逻辑门组成（）。
3、几个D触发器组成的环形计数器，有效循环状态为2n。
（）4、具有移位功能的寄存器，称为移位寄存器。
（）5、数码寄存器，只具有寄存数码的功能。
（）6、所谓计数器就是具有计数功能的时序逻辑电路。
（）7、计数器可以作分频器。
（）8、计数器具有定时作用。
（）9、三位二进制加法计数器，最多能计6个脉冲信号。
（）10、通常将二进制计数器与五进制计数器相串，可得到十进制计数器，若将十进制计数器与六进制计数器相串，可得十六进计数器。
（）11、同步二进制计数器是构成各种同步计数器的基础，适当修改激励方程式，则可得到各种同步N进计数器。
（）12、成计数器电路的器件必须具有记忆功能。
（）13、数器是一种能记录输入脉冲的逻辑电路。
（）14、异步和同步加法计数器的计数脉冲都是从最低触发器的输入端输入的。
（）15、所谓计数器，就是具有计数功能的时序逻辑电路。
（）16、通常将二进制计数器与五进制计数器相串，可得到十进制计数器。
（）17、与异步计数器相比较，同步计数器中产生同步脉冲的电路应具有较大的负载能力。
（）18、数码寄存器的工作方式是同步，移位寄存器的工作方式是异步。
（）19、移位寄存器只能串行输出。
（）20、计数器、寄存器通常由门电路构成。
（）21、四位左移寄存器经过四个CP脉冲以后，寄存器中的数码为CP脉冲加入前寄存器中数码除以4的商。
（）答案一、选择题1 C2 C3 B4 B5 A6 A7 C8 B9 C 10 C 11 B 12 B 13 A 14 A 15D 16A 17C 18B 19C 20C 21C 22C 23B 24B 25C 26A 27C 28B 29A二、填空题1、时序逻辑电路2、电路的初态3、组合电路和存贮电路4、同步时序电路和异步时序电路 5、米利（MeaLy）型电路和莫尔(Moore)型电路 6、表格法、代数法 7、逆 8、同步计数器、异步计数器 9、二进制计数器，十进制计数器，任意进制计数器 10、加法计数器、减法计数器、可逆计数器 11、n位二进制计数器 12、4个 13、23、24 14、数码寄存器、移位寄存器 15串行输入、并行输入、串行输出、并行输出 16、脉冲异步时序电路、电平异步时序电路 17、串行输入 18、进位、各计数单元动作的时间、计数过程中数值的增减 19、4 20、1600、800、400、200、1、0、1、1 21、当时的输入信号、原状态 22、记忆存储、一位、N 23、二进制数码指令、数据、不对 24、移位寄存器、左移、右移、双向移位 25、三、0、0110三、判断题1× 2× 3× 4√ 5× 6√ 7√ 8√ 9× 10× 11√ 12√ 13√ 14× 15√16√ 17√ 18× 19× 20× 21×。