计算机原理实验二ROM存储器与RAM存储器实验报告
计算机组成原理与汇编实验报告
计算机组成原理与汇编实验报告姓名：学号：学院：信息科学与工程学院班级：实验1 存储器实验实验目的⏹掌握静态存储随机存储器RAM的工作特性⏹掌握静态存储随机存储器RAM的读写方法实验设备74LS273（一片），静态存储器MEMORY 6116（一片），与门（一片），与非门（一片），单脉冲（一片）,开关若干，灯泡若干实验原理在微机系统中，常用的静态RAM 有6116、6264、62256 等。
在本实验中使用的是6116。
6116 为2K╳8 位的静态RAM，其逻辑图3.1如下：图3.1 6116逻辑图其中A0～10 为11 根地址线，I/O0～7 为8 根数据线，CS 为片选端，OE 为数据输出选通端，WR 为写信号端。
其工作方式见下表3-1：表3-1工作方式表实验所用的半导体静态存储器电路原理如图3.2 所示，实验中的静态存储器一片6116（2K×8）构成，其数据线接至数据总线，地址线由地址锁存器（74LS273）给出。
地址灯AD0—AD7 与地址线相连，显示地址线内容。
数据开关经一三态门（74LS245）连至数据总线，分时给出地址和数据。
图3.2 存储器实验原理图因地址寄存器为8 位，接入6116 的地址A7—A0，而高三位A8—A10 接地，所以其实际容量为256 字节。
6116 有三个控制线：CE（片选线）、OE（读线）、WE（写线）。
当片选有效（CE=0）时，OE=0时进行读操作，WE=0时进行写操作。
本实验中将OE 常接地，在此情况下，当CE=0、WE=0 时进行读操作，CE=0、WE=1 时进行写操作，其写时间与T3 脉冲宽度一致。
控制信号SW-B 为低电平有效，控制信号LDAR 为高电平有效。
实验步骤1. 选择实验设备：根据实验原理图，将所需要的组件从组件列表中拖到实验设计流程栏中。
搭建实验流程：将已选择的组件进行连线（鼠标从一个引脚的端点拖动到另一组件的引脚端，即完成连线）。
计算机组成原理--实验报告
实验一寄存器实验实验目的：了解模型机中各种寄存器结构、工作原理及其控制方法。
实验要求：利用CPTH 实验仪上的K16..K23 开关做为DBUS 的数据，其它开关做为控制信号，将数据写入寄存器，这些寄存器包括累加器A，工作寄存器W，数据寄存器组R0..R3，地址寄存器MAR，堆栈寄存器ST，输出寄存器OUT。
实验电路：寄存器的作用是用于保存数据的CPTH 用74HC574 来构成寄存器。
74HC574 的功能如下：- 1 -实验1：A，W 寄存器实验原理图寄存器A原理图寄存器W 原理图连接线表：- 2 -系统清零和手动状态设定：K23-K16开关置零，按[RST]钮，按[TV/ME]键三次，进入"Hand......"手动状态。
在后面实验中实验模式为手动的操作方法不再详述．将55H写入A寄存器二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据55H置控制信号为：按住STEP脉冲键，CK由高变低，这时寄存器A的黄色选择指示灯亮，表明选择A寄存器。
放开STEP键，CK由低变高，产生一个上升沿，数据55H被写入A寄存器。
将66H写入W寄存器二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据66H- 3 -置控制信号为：按住STEP脉冲键，CK由高变低，这时寄存器W 的黄色选择指示灯亮，表明选择W寄存器。
放开STEP 键，CK 由低变高，产生一个上升沿，数据66H 被写入W 寄存器。
注意观察：１．数据是在放开STEP键后改变的，也就是CK的上升沿数据被打入。
２．WEN，AEN为高时，即使CK有上升沿，寄存器的数据也不会改变。
实验2：R0，R1，R2，R3 寄存器实验连接线表- 4 -将11H、22H、33H、44H写入R0、R1、R2、R3寄存器将二进制开关K23-K16，置数据分别为11H、22H、33H、44H置控制信号为：K11、K10为10，K1、k0分别为00、01、10、11并分别按住STEP 脉冲键，CK 由高变低，这时寄存器R0、R1\R2\R3 的黄色选择指示灯分别亮，放开STEP键，CK由低变高，产生一个上升沿，数据被写入寄存器。
计组实验报告范文-3存储器和IO扩展实验
计组实验报告范文-3存储器和IO扩展实验综合实验报告(2022--2022年度第一学期)名称：计算机组成原理综合实验题目：存储器和I/O扩展实验院系：计算机系班级：学号：学生姓名：指导教师：设计周数：一周成绩：日期年月一、目的与要求实验目的：（1）熟悉ROM芯片和RAM芯片在功能和使用方法等方面的相同和差异之处；学习用编程器设备向EEPROM芯片内写入一批数据的过程和方法。
（2）理解并熟悉通过字、位扩展技术实现扩展存储器系统容量的方案；（3）了解静态存储器系统使用的各种控制信号之间正常的时序关系；（4）了解如何通过读、写存储器的指令实现对58C65ROM芯片的读、写操作；（5）加深理解存储器部件在计算机整机系统中的作用；（6）学习串行口的正确设置和使用。
实验要求：（1）实验之前认真预习，明确实验目的和具体内容，设计好扩展8K字存储器容量的线路图，标明数据线和控制信号的连接关系，做好实验之前的必要准备；（2）想好实验步骤，明确通过实验到底可以学习哪些知识，想想怎么样有意识的提高教学实验的真正效果；（3）在教学实验过程中，要爱护教学实验设备和用到的辅助仪表，记录实验步骤中的数据和运算结果，仔细分析遇到的现象与问题，找出解决问题的办法，有意识的提高自己的创新思维能力；（4）实验之后认真写出实验报告，总结自己再实验过程中的收获，善于总结和发现问题。
二、实验正文1．主存储器实验内容1．1实验的教学计算机的存储器部件设计（说明只读存储器的容量、随机读写器的容量，各选用了什么型号及规格的芯片、以及地址空间的分布）答:ROM存储区选用4片长度8位、容量8KB的58C65芯片实现，RAM存储区选用2片长度8位、容量2KB的6116芯片实现，每2个8位的芯片合成一组用于组成16位长度的内存字，6个芯片被分成3组，其地址空间分配关系是：0-1777h用于第一组ROM，固化监控程序，2000-2777h用于RAM，保存用户程序和用户数据，其高端的一些单元作为监控程序的数据区，第二组ROM的地址范围可以由用户选择，主要用于完成扩展内存容量（存储器的字、位扩展）的教学实验1．2扩展8K字的存储空间，需要多少片58C65芯片，58C65芯片进行读写时的特殊要求答:第一，要扩展8K字的存储空间，需要使用2片（每一片有8KB容量，即芯片内由8192个单元、每个单元由8个二进制位组成）存储器芯片实现。
存贮器的读写实验
上海电力学院计算机硬件实验课程题目：存贮器读写实验班级：自动化2009031姓名：潘江涛学号：20091491时间: 2011.11.21一、实验目的1、熟悉静态RAM的使用方法，掌握8088微机系统扩展RAM的方法。
2、熟悉静态RAM读写数据编程方法。
二、实验内容对指定地址区间的RAM（2000H~23FFH）先进行写数据2180，然后将其内容读出再写到3000H~33FFH中。
三、流程图四、实验程序CODE SEGMENTASSUME CS:CODESTART:MOV AX,0HMOV DS,AXMOV BX,2000HMOV AX,2180MOV CX,511RAMW1:MOV DS:[BX],AXADD BX,0002HLOOP RAMW1MOV AX,2000HMOV SI,AXMOV AX,3000HMOV DI,AXMOV CX,511CLDREP MOVSBRAMW2:JMP RAMW2CODE ENDSEND START五、实验步骤1、检查线路连接，打开实验台电源。
2、打开实验所用软件DV88。
3、按DVCC实验系统右边红色复位键，使键盘上方的七段数码管显示DVCC—86H。
4、点击DV88实验软件上的联接图标，联机成功后，进入下一步。
5、新建一个程序，键入程序代码，保存文件为不含中文字符的名字。
6、点击编译，查看错误；点击调试，等待，没有出现错误信息之后，点击运行，查看结果。
7、查看存贮器中的内存段。
六、实验结果实验数据：(1)数据窗口地址：0000:1FEA地址 00 01 02 03 04 05 06 07 012345671FE8 DB FC DB FC DB FC DB FC ........ 1FF0 DB FC DB FC DB FC DB FC ........ 1FF8 DB FC DB FC DB FC DB FC ........ 2000 B9 08 B9 08 B9 08 B9 08 ........ 2008 B9 08 B9 08 B9 08 B9 08 ........ 2010 B9 08 B9 08 B9 08 B9 08 ........ 2018 B9 08 B9 08 B9 08 B9 08 ........ 2020 B9 08 B9 08 B9 08 B9 08 ........ 反汇编窗口 PC:0000:10000000:1000 B80000 MOV AX,00000000:1003 8ED8 MOV DS,AX0000:1005 BB0020 MOV BX,20000000:1008 B8B908 MOV AX,08B90000:100B B9FF01 MOV CX,01FF0000:100E 8907 MOV [BX],AX0000:1010 83C302 ADD BX,00020000:1013 E2F9 LOOP A=100E0000:1015 B80020 MOV AX,2000(2)数据窗口地址：0000:2412地址 00 01 02 03 04 05 06 07 0123456723D8 B9 08 B9 08 B9 08 B9 08 ........23E0 B9 08 B9 08 B9 08 B9 08 ........23E8 B9 08 B9 08 B9 08 B9 08 ........23F0 B9 08 B9 08 B9 08 B9 08 ........23F8 B9 08 B9 08 B9 08 AA 55 .......U 2400 AA 55 AA 55 AA 55 AA 55 .U.U.U.U 2408 AA 55 AA 55 AA 55 AA 55 .U.U.U.U 2410 AA 55 AA 55 AA 55 AA 55 .U.U.U.U反汇编窗口 PC:0000:1000同上七、实验中应注意的问题1、如联接不成功，检查连接线路问题，查看是否存在硬件冲突或者有没有线路脱落的情况。
RAM和ROM
11
（二）RAM的原理 单击此处编辑母版标题样式
• • • • •
如图29-1所示。地址线共有15条，为A0～A14。 8=256条行选线，用 其中， A ～ A 用于行译码，产生 2 0 7 单击此处编辑母版文本样式 X表示，又称为字线； A8～A14用于列译码，产生27=128条列选线，用Y表示， 第二级 又称为位线。 第三级 给定地址码后，当该片选信号CS ＝0时， 行选线中一 条为高电平，列选线中也有一条为高电平，同为高电 第四级 平的行选线和列选线交叉处的存储单元被选中，处于 第五级 工作状态。 若此时R/ W =1，则执行读操作；若R/ W =0，则执行 写操作。当 CS ＝1时，不能对该片RAM进行读写操作， 它的输入/输出端均为高阻态。
12
单击此处编辑母版标题样式 地址总线
• • • • • 单击此处编辑母版文本样式 地址总线是单 第二级 向的，它传送 地址码，以便 第三级 按地址访问存 储单元 第四级 控制总线 第五级
包括片选信号线和读 写控制线。片选信号CS 控制RAM芯片是否被 选中； 读写信号R/W 控制传送读（写）命 令，即读时不写，写 时不读。
• • • •
（2）列选择线Y和读／写控制电路 第二级 第三级 图中VF1、 VF2和VF3、 VF4 两个反相器交叉耦合 构成基本RS触发器。VF5、 VF6为受列选择线X控 第四级 B Q Q、 与数据线 制的开关管，控制RS触发器输出端 第五级
单击此处编辑母版标题样式
• 单击此处编辑母版文本样式 • 第二级 • 第三级 • 半导体存储器概述 第四级 • 第五级 RAM的基本结构和工作原理
只读存储器ROM
可编程器件及其应用
烟台汽车工程职业学院
1
数据存储实验(Logisim平台)-计算机组成原理
广州xx学院专业班级计算机实验日期2020.6.4姓名李学号实验名称数据存储实验指导老师张（报告内容包括：实验目的、实验设备及器材、实验步骤、实验数据、图表及曲线处理、实验小结等）。
实验名称：数据存储实验实验场地：计算机仿真实验设备：Logisim实验平台1实验目的1）熟悉和了解存储器组织与总线组成的数据通路。
2）掌握存储部件在计算机组成中的运用。
2 实验要求1）各类触发器触发器具有两个稳定的状态，在外加信号的触发下，可以从一个稳态翻转为另一稳态。
这一新的状态在触发信号去掉后，仍然保持着，一直保留到下一次触发信号来到为止，这就是触发器的记忆作用，它可以记忆或存储两个信息：“0”或“1”。
如图1所示，常见的触发器有D触发器、T触发器、JK触发器及RS触发器等。
图1 常见触发器状态图2）寄存器寄存器的功能是存储二进制代码，它是由具有存储功能的触发器组合起来构成的。
一个触发器可以存储1位二进制代码，故存放n位二进制代码的寄存器，需用n个触发器来构成。
寄存器是中央处理器内的组成部分。
寄存器是有限存储容量的高速存储部件，它们可用来暂存指令、数据和位址。
图2 基本寄存器图2为基本寄存器的组成原理图。
图3为具有同步清零和异步清零功能寄存器组成原理图。
图3 同步清零和异步清零寄存器3）计数器计数器可实现正向和方向计数和控制功能。
计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。
图4 基本计数器图4为基本计数器的组成原理图。
4）移位寄存器移位寄存器不仅能寄存数据，而且能在时钟信号的作用下使其中的数据依次左移或右移。
移位寄存器可以用来寄存代码，还可以用来实现数据的串行—并行转换、数值的运算以及数据的处理等。
图5为基本移位寄存器组成原理图。
图5 基本移位寄存器5）ROM只读存储器（ROM）是一种在正常工作时其存储的数据固定不变，其中的数据只能读出，不能写入，即使断电也能够保留数据，要想在只读存储器中存入或改变数据，必须具备特定的条件。
计算机组成原理实验报告完整版
计算机组成原理实HEN system office room [HEN 16H-HENS2AHENS8Q8-HENH1688]南通大学计算机科学与技术学院上机实验报告姓名：邓啥班级：软件工程142一、目的及要求1.熟悉静态随机存储器RAM和只读存储器ROM的工作特性和使用方法；2.熟悉半导体存储器存储和读出数据的过程；3.了解使用半导体存储器电路时的定时要求。
二、环境（软、硬件平台）硬件：计算机一台软件：Quartus II及以上版本三、内容及步骤（包括程序流程及说明）1.利用Quartus II器件库提供的参数化存储单元lpm.rom设计一个山128><8位的ROM （地址空间：OOH'7FH）构成的只读存储器系统。
（1）设计实验电路图，在Quartus II的编辑环境下，进行原理图的输入和编辑工作，要求编译通过，无错误。
（2）利用・Mf文件，对ROM的存储单元00H'05H进行初始化。
（3）给定ROM存储区的地址：OOH〜O5H,读ROM存储单元。
要求通过分析仿真波形，检查数据的正确性。
记录仿真波形、分析方法、分析过程和分析结果。
•首先利用器件库提供的存储单元lpm_rom器件设计一个128X8位的ROM只读存储器，注意这里要关联m辻文件；•设计的电路图如下：给入的八位地址的最高位作为器件脉冲端的控制信号，其余七位作为ROM的地址输入。
利用・m辻文件，对ROM的存储单元OOH〜O5H进行初始化如上面的截图所示，每次在重新写入数据时都要更新重新关联文件；然后设汁出仿真波形：2.利用Quartus H器件库提供的参数化存储单元lpm_ram_dq,设计“一个山128X8位的RAM （地址空间：80H、FFH）构成的随机存储器系统。
（1）设计实验电路图，在Quartus II的编辑环境下，进行原理图的输入和编辑工作，要求编译通过，无错误。
（2）给RAM的存储单元80H、85H写入数据。
计算机组成原理实验报告
湖南师范大学工程与设计学院计算机组成原理实验报告姓名：年级：2014级专业：计算机科学与技术学号：**********任课教师：***开课时间：2015~2016学年第二学期湖南师范大学工程与设计学院实验数据报告单实验课程：计算机组成原理实验题目：基本运算器实验实验日期：2016年 6月13日专业：计算机年级：2014级班级:五班姓名：一.实验目的：1.了解运算器的组成结构2.掌握运算器的工作原理二..实验内容：主要内容：该试验旨在了解运算器内部运算过程及组成结构，并能进行一些简单的数据运算。
该实验通过一片CPLD来实现运算器部件的功能，在接好的实验电路上，用CMA软件将数据加载加入内存，最终实现通过设置CON单元的S3、S2、S1、S0以及时序T1、T2、T3、T4的不同值来实现不同的功能。
表现在：用S3、S2、S1、S0的不同值并配合CN的值来实现将寄存器A、寄存器B中的两个数进行逻辑运算、移位运算、算术运算，并且加上时间脉冲的加入，并且能够准确的实现值的输出。
结果体现在：用FC灯亮表示有进位，FZ灯亮表示零标志，D7…D0灯显示通过运算后得出来的值。
三.实验原理图：图一（运算器原理图）四.实验数据与分析：0000：功能是F＝A（直通），因为A=65,所以F＝65,且没有进位，标志位也没有变化，所以FC=0,FZ=0. 0001: 功能是F=B （直通），因为A=A7,所以F＝A7,且没有进位，标志位也没有变化，所以FC=0,FZ=0. 0010: 功能是F＝AB,也就是A与B的逻辑与，所以F=25, 且没有进位，标志位也没有变化，所以FC=0,FZ=0. 0011：功能是F=A+B,也就是A与B的逻辑或，所以F=E7, 且没有进位，标志位也没有变化，所以FC=0,FZ=0. 0100: 功能是F=/A，0101：功能是F=A不带进位循环右移B(取低三位)位。
0110：功能是当CN=0时，F=A逻辑右移一位；当CN=1时，F=A带进位逻辑右移一位。
存储器扩展实验实验报告(3篇)
第1篇一、实验目的1. 理解存储器扩展的基本原理和意义。
2. 掌握位扩展、字扩展和字位同时扩展的实现方法。
3. 学会使用存储器扩展技术解决实际应用中的存储需求。
二、实验原理存储器扩展是指通过增加存储器芯片数量或改变存储器芯片的位宽，使存储器的容量或存储字长满足实际应用需求的过程。
存储器扩展主要有位扩展、字扩展和字位同时扩展三种方式。
1. 位扩展：当存储芯片的数据位小于CPU对数据位的要求时，采用位扩展方式。
将所有存储芯片的地址线、读写控制线并联后与CPU的地址线和读写控制线连接，各存储芯片的数据总线汇聚成更高位宽的数据总线与CPU的数据总线相连。
2. 字扩展：当存储芯片的存储容量不能满足CPU对存储容量的要求时，采用字扩展方式。
将所有存储芯片的数据总线、读写控制线各自并联后与CPU数据总线、读写控制线相连，各存储芯片的片选信号由CPU高位多余的地址线译码产生。
3. 字位同时扩展：同时进行位扩展和字扩展，以满足存储器容量和存储字长的需求。
三、实验仪器与设备1. 电脑：用于运行实验软件和编辑实验报告。
2. 实验软件：如Multisim、Proteus等，用于搭建实验电路和仿真实验结果。
3. 存储器芯片：如SRAM、ROM等，用于实现存储器扩展。
四、实验内容1. 位扩展实验（1）搭建位扩展实验电路，使用两片SRAM芯片，分别连接地址线、数据线和读写控制线。
（2）编写实验程序，对扩展后的存储器进行读写操作。
2. 字扩展实验（1）搭建字扩展实验电路，使用两片SRAM芯片，分别连接地址线、数据线和读写控制线。
（2）编写实验程序，对扩展后的存储器进行读写操作。
3. 字位同时扩展实验（1）搭建字位同时扩展实验电路，使用两片SRAM芯片，分别连接地址线、数据线和读写控制线。
（2）编写实验程序，对扩展后的存储器进行读写操作。
五、实验步骤1. 搭建位扩展实验电路，连接好所有芯片和引脚。
2. 编写位扩展实验程序，实现存储器的读写操作。
计算机组成原理实验报告
计算机组成原理实验报告实验⼀静态随机存取存贮器实验⼀.实验⽬的了解静态随机存取存贮器的⼯作原理；掌握读写存贮器的⽅法。
⼆.实验内容实验仪的存贮器MEM单元选⽤⼀⽚静态存贮器6116（2K×8bit）存放程序和数据。
CE：⽚选信号线，低电平有效，实验仪已将该管脚接地。
OE：读信号线，低电平有效。
WE：写信号线，低电平有效。
A0..A10: 地址信号线。
I/O0..I/O7:数据信号线。
SRAM6116存贮器挂在CPU的总线上，CPU通过读写控制逻辑，控制MEM的读写。
实验中的读写控制逻辑如下图：读写控制逻辑M_nI/O⽤来选择对MEM还是I/O读写，M_nI/O = 1，选择存贮器MEM；M_nI/O = 0，选择I/O设备。
nRD = 0为读操作；nWR = 0为写操作。
对MEM、I/O的写脉冲宽度与T2⼀致；读脉冲宽度与T2+T3⼀致，T2、T3由CON单元提供。
存贮器实验原理图存贮器数据信号线与数据总线DBus相连；地址信号线与地址总线ABus相连，6116的⾼三位地址A10..A8接地，所以其实际容量为256字节。
数据总线DBus、地址总线ABus、控制总线CBus与扩展区单元相连，扩展区单元的数码管、发光⼆极管上显⽰对应的数据。
IN单元通过⼀⽚74HC245(三态门)，连接到内部数据总线iDBus上，分时提供地址、数据。
MAR由锁存器（74HC574，锁存写⼊的地址数据）、三态门（74HC245、控制锁存器中的地址数据是否输出到地址总线上）、8个发光⼆极管（显⽰锁存器中的地址数据）组成。
T2、T3由CON单元提供，按⼀次CON单元的uSTEP键，时序单元发出T1信号；按⼀次uSTEP键，时序单元发出T2信号；按⼀次uSTEP键，时序单元发出T3信号；再按⼀次uSTEP键，时序单元⼜发出T1信号，……按⼀次STEP键，相当于按了三次uSTEP键，依次发出T1、T2、T3信号。
其余信号由开关区单元的拨动开关模拟给出，其中M_nI/O应为⾼（即对MEM 读写操作）电平有效，nRD、nWR、wMAR、nMAROE、IN单元的nCS、nRD 都是低电平有效。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计算机原理与设计
实验报告
实验二存储器实验
姓名： XXX
学号： 28
班级： 13级软件工程2班
实验日期： 2014年 10 月29 日
中ROM定制与读出实验
一．实验目的
1、掌握FPGA中ROM的设置,作为只读存储器ROM的工作特性和配置方法;
2、用文本编辑器编辑mif文件配置ROM,学习将程序代码以mif格式文件加载于ROM中；
3、在初始化存储器编辑窗口编辑mif文件配置ROM；
4、验证FPGA中ROM的功能;
二．实验原理
ALTERA的FPGA中有许多可调用的模块库,可构成如rom、ram、fifo等存储器结构;CPU中的重要部件,如RAM、ROM可直接调用他们构成,因此在FPGA中利用嵌入式阵列块EAB 可以构成各种结构的存储器,ROM是其中的一种;ROM有5组信号：地址信号address 、数据信号q 、时钟信号inclock、outclock、允许信号memenable,其参数都是可以设定的;由于ROM是只读存储器,所以它的数据口是单向的输出端口,ROM中的数据是在对FPGA现场配置时,通过配置文件一起写入存储单元的;图2-1-1中的ROM有3组信号：inclk——输入时钟脉冲；instruction31..0——lpm_ROM的32位数据输出端；a4..0——lpm_ROM的5位读出地址;
实验中主要应掌握以下三方面的内容：
1ROM的参数设置；
2ROM中数据的写入,即FILE初始化文件的编写；
3ROM的实际应用,在GW48_CP+实验台上的调试方法;
三．实验步骤
1新建工程;工程名是;
2用初始化存储器编辑窗口编辑ROM配置文件文件名.mif;这里预先给出后面将要用到的指令存储器初始化文件：;如下图,中的数据是机器指令代码;
中的数据
3模块设计;用图形编辑,使用工具Mega Wizard Plug-In Manager,定制指令存储器rom宏功能块;设置地址总线宽度address和数据总线宽度q,分别为5位和32位,并添加输入输出引脚,如图设置和连接;
ROM的结构图
在设置rom数据参数选择项file的对应窗口中下图,用键盘输入ROM配置文件的路径,然后设置在系统ROM/RAM读写允许,以便能对FPGA中的ROM在系统读写;
设置在系统ROM/RAM读写允许
4全程编译;
5画波形文件并进行功能仿真;
波形如上图;
6引脚锁定;
引脚分配如下表：
Node Name Location
clk PIN_240
a4 PIN_6
a3 PIN_4
a2 PIN_3
a1 PIN_2
a0 PIN_1
instruction31 PIN_168
instruction30 PIN_167
instruction29 PIN_166
instruction28 PIN_165
instruction27 PIN_164
instruction26 PIN_163
instruction25 PIN_162
instruction24 PIN_161
instruction23 PIN_160
instruction22 PIN_159
instruction21 PIN_158
instruction20 PIN_141
instruction19 PIN_140
instruction18 PIN_139
instruction17 PIN_138
instruction16 PIN_137
instruction15 PIN_136
instruction14 PIN_135
instruction13 PIN_134
instruction12 PIN_133
instruction11 PIN_132
instruction10 PIN_128
instruction9 PIN_41
instruction8 PIN_21
instruction7 PIN_20
instruction6 PIN_19
instruction5 PIN_18
instruction4 PIN_17
instruction3 PIN_16
instruction2 PIN_15
instruction1 PIN_14
instruction0 PIN_13
7全程编译;
8编程下载;下载SOF文件至FPGA,改变ROM的地址a4..0,外加读脉冲,通过实验台上的数码管比较读出的数据是否与初始化数据中的数据一致;
注,工程名是,下载示例文件至实验台上的FPGA,选择实验电路模式仍为,32位数据输出由数码8至数码1显示,5位地址由键2、键1输入,键1负责低4位,地址锁存时钟CLK由键8控制,每一次上升沿,将地址锁入,数码管8/7/6/5/4/3/2/1将显示ROM中输出的数据;发光管8至1显示输入的5位地址值;
9在系统读写;打开QuartusII的在系统存储模块读写工具In-system Momery_Content Editor,了解FPGA中ROM中的数据,并对其进行在系统写操作下图;
在系统存储模块读写
10实验数据记录
实验数据如下表：
a 2 4 5 7 17
instruction AC82000 8C890000 8000017 2．FPGA中RAM读写实验
一．实验目的
1、了解FPGA中RAM模块ram的功能
2、掌握ram的参数设置和使用方法
3、掌握ram作为随机存储器RAM的工作特性和读写方法;
二．实验原理
在FPGA中利用嵌入式阵列块EAB可以构成存储器,ram的结构如下图;从DATAIN7..0输入的低8位数据由进行零扩展为32位输入数据后,送入ram的左边data31..0输入,从右边out31..0输出,wren——为读/写控制信号端;数据的写入：当输入数据和地址准备好以后,clk
是地址锁存时钟,当信号上升沿到来时,地址被锁存,数据写入存储单元;
数据的读出：从address4..0输入存储单元地址,在clk信号上升沿到来时,该单元数据从out31..0输出;
wren——读/写控制端,低电平时进行读操作,高电平时进行写操作；
clk——读/写时钟脉冲；DATAIN7..0 ——低8位数据输入端；
data31..0——RAM的32位数据输入端；address4..0——RAM的读出和写入地址；
out31..0——RAM的32位数据输出端;
lpm_ram_dp实验电路图
三．实验步骤
1RAM定制与ROM基本相同,实验步骤也类似;按图输入电路图,同样使用工具Mega Wizard Plug-In Manager;设置地址总线宽度address和数据总线宽度q,分别为5位和32位,并进行编译、仿真、引脚锁定、FPGA配置;
2注意,RAM也能加入初始化文件数据存储器的初始化文件,注意此文件加入的路径表达和文件表达下图：,后缀mif要小写；同时择在系统读写RAM功能,RAM的ID名取为：ram2;
RAM加入初始化文件和选择在系统读写RAM功能
3波形仿真
波形仿真结果如下：
4引脚分配
引脚分配图下表：
5通过键1、键2输入RAM的低8位数据选择实验电路模式1,键3、键4输入存储器的5位地址;键8控制读/写允许,低电平时读允许,高电平时写允许；键7CLK0产生读/写时钟脉冲,即生成写地址锁存脉冲,对ram进行写/读操作;
注,工程名是,下载至实验台上的FPGA,选择实验电路模式为,按以上方式首先进行验证实验;首先控制读出初始化数据,与载入的初始化文件中的数据进行比较,然后控制写入一些数据,再读出比较;使用在系统读写RAM的工具对其中的数据进行读写操作下图,设置成连续读模式,将在系统读写工具窗口的数据与实验箱上数码管上显示的数据对照起来看;
使用在系统读写工具对RAM中的数据进行读写操作
6实验数据
wren 1 0 1 0 1 0
address 1 1 3 4 4 3
DATAIN 12 12 24 24 23 23
out 0050 1212 2424 0000 2323 2424
3．实验心得
这次实验我掌握ROM与RAM存储器的设置,作为只读存储器ROM和随机存取存储器RAM的工作特性和配置方法;对存储器的工作原理和解后也有了进一步的认识,为以后的学习和试验打下了坚实的基础;。