第四章组合逻辑电路1

第四章组合逻辑电路的分析与设计

=1
S
C = AB 画出逻辑电路图。画出逻辑电路图。
S = AB + AB = A ⊕ B
&
C
2．全加器——能同时进行本位数和相邻低位的进位信号的加法运算。全加器能同时进行本位数和相邻低位的进位信号的加法运算。
由真值表直接写出逻辑表达式，再经代数法化简和转换得：由真值表直接写出逻辑表达式，再经代数法化简和转换得：
每一个输出变量是全部或部分输入变量的函数：输入变量的函数： L1=f1（A1、A2、…、Ai）、 L2=f2（A1、A2、…、Ai）、 …… Lj=fj（A1、A2、…、Ai）、
4.1 组合逻辑电路的分析方法
分析过程一般包含4个步骤：分析过程一般包含4个步骤：
例4.1.1：组合电路如图所示，分析该电路的逻辑功能。组合电路如图所示，分析该电路的逻辑功能。
第四章组合逻辑电路的分析与设计
组合逻辑电路的概念：组合逻辑电路的概念：电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。各输入状态的组合，而与电路的原状态无关。
组合电路就是由门电路组合而成，组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。忆单元，没有反馈通路。
= Ai Bi + ( Ai ⊕ Bi )C i- 1
S i = Ai ⊕ Bi ⊕ C i 1
C i = Ai Bi + ( Ai ⊕ Bi )C i- 1
根据逻辑表达式画出全加器的逻辑电路图：根据逻辑表达式画出全加器的逻辑电路图：
& Ai Bi Ci-1 =1 Si ≥1 =1 Ci
Ai Bi Ci-1 CI ∑ CO Si Ci
4.3.3 译码器

数字电路与逻辑设计第四章组合逻辑电路

述问题的逻辑表达式。
第四章组合逻辑电路
设计的一般过程：
●建立给定问题的逻辑描述 ●求出逻辑函数的最简表达式 ●选择器件并对表达式变换 ● 画出逻辑电路图
弄清楚变量及函数，得到描述给定问题的逻辑表达式。求逻辑表达式有两种常用方法，即真
值表法和分析法。
求出描述设计问题的最简表达式，使逻辑电路中包含的逻辑门最少且连线最少。
令：逻辑变量A、B、C --- 分别代表参加表决的3个成员，并约定逻辑变量取值为0表示反对，取值为1表示赞成；
逻辑函数 F---- 表示表决结果。F取值为0表示被否定，F 取值为1表示通过。
按照少数服从多数的原则可知，函数和变量的关系是：当3 个变量A、B、C中有2个或2个以上取值为1时，函数F的值为1，其他情况下函数F的值为0。
注意：在化简这类逻辑函数时，利无关项用随意性往往可以使逻辑函数得到更好地简化，从而使设计的电路达到更简！
第四章组合逻辑电路
例设计一个组合逻辑电路，用于判别以余3码表示的1 位十进制数是否为合数。
解设输入变量为ABCD，输出函数为 F，当ABCD表示的十进制数为合数(4、6、8、9)时，输出F为1，否则F为0。
目的：了解给定逻辑电路的功能，评价设计方案的优劣，吸取优秀的设计思想、改进和完善不合理方案等。
一般步骤：
第四章组合逻辑电路
1．写出输出函数表达式；
2．输出函数表达式化简；
3．列出输出函数真值表；
4．功能评述。
第四章组合逻辑电路
1. 写出输出函数表达式
根据逻辑电路图写输出函数表达式时，一般从输入端开始往输出端逐级推导，直至得到所有与输入变量相关的输出函数表达式为止。

脉冲与数字电路第四章组合电路设计

组合电路的逻辑竞争和冒险
<4>静态险象：输出本不应变化产生了毛刺；动态险象：输出本应变化另有毛刺
2、险象的判断：
1〉逻辑险象：当P个（1≤P ≤N）输入变量发生变化，但函数输出最简与或式中不包含由N-P个不变变量组成的乘积项，就可能发生逻辑冒险。 2〉功能险象：当P个（P>1）输入变量发生变化时，若变化前后稳定时，输出在变化前后一致，在卡诺图中由其余不变的N-P个变量组成的乘积项包含的最小项既有1又有0，就可能发生功能冒险。
（将3位二进制数译8路输出。）
3、译码器
*〉3-8译码器扩展：（将2片3-8扩展为4-16译码器。）
3、译码器
3〉4-16译码器（74LS154）：
（将4位二进制数译10路输出。）
3、译码器
3〉BCD-10译码器（74LS154）：
（将4位二进制数译10路输出。）
3、译码器
4〉其他码变换电路： <1> BCD/7SEG译码器：
F=A+BC
F=A(B+C)F=A⊕B ⊕C第四章组合逻辑电路
例2：多重关联的组合电路
F=AC+B
F1=(AB+C) ⊕D
F2=AB +C
X: 表示受影响的两端短接 A=1, B和C短接 A=0, B和C短接
更多的例子：P123
2、编码器
功能：将十进制输入变成二进制或BCD码输出。
1〉4-2线编码器：（将0-3编码为2位二进制数）
<1> 逻辑险象：由于不同门
电路传输延迟不同，使得同一信号的变化到达输出时间不一致而引起的输出尖峰。功能险象：多个输入信号变化快慢不一致，引起的输出尖峰。

数电-第四章_组合逻辑电路

4.4 若干典型的组合逻辑集成电路
逻辑表达式：
Y2 I 7 I7 Y I 1 7 I7 Y I 7 0 I7
I7 I6 I7 I6 I5 I7 I6 I5 I 4 I6 I5 I 4 I7 I6 I7 I6 I5 I 4 I3 I7 I6 I5 I 4 I3I 2 I6 I5I 4 I3 I5I 4 I 2 I 7 I 6 I 5 I 7 I 6 I 5 I 4 I 3 I 7 I 6 I 5 I 4 I 3 I 2 I1 I 6 I 5 I 6 I 4 I 3 I 6 I 4 I 2 I1
I6
I7
ST
Y2 Y1 GND
(a) 引脚排列图
ST I0
I7 (b)
I6 I5
I4
I3
I2 I1
逻辑功能示意图
4.4 若干典型的组合逻辑集成电路
ST为选通输入端，低电平有效。YS 为选通输出端，级联使用，高位片的YS 端与低位片的ST端连接。YS 和ST配合可以实现多级编码器之间的优先级别的控制。YEX为优先扩展输出端，是控制标志。 YEX ＝0表示是编码输出； YEX ＝1表示不是编码输出。
（2）、真值表
4.4 若干典型的组合逻辑集成电路
输入输出
ST
1 0 0 0 0 0 0 0 0 0
I7
I6
I5
I4
I3
I2
I1
I0
Y2
1 1 0 0
Y1
1 1 0 0
Y0
1 1 0 1
Y Y EXS
1 1 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1

04 第四章组合逻辑电路 (pp58)PPT课件

a
a
1
2
组合逻辑
yy12
an
电路
ym
逻辑函数
y1 f1(a1a2 an ) y2 f2 (a1a2 an ) ym fm (a1a2 an )
4.2 组合逻辑电路的分析和设计
逻辑电路
分析设计
逻辑功能
分析：逻辑图转换为逻辑式设计：从功能需求出发，得到逻辑电路
4.2 组合逻辑电路的分析和设计
利用无关项（约束项）化简得到的逻辑表达式：
Y2 I4 I5 I6 I7 Y1 I2 I3 I6 I7 Y0 I1 I3 I5 I7
8线-3线优先编码器
➢ 任何时刻，允许多个输入端为高电平； ➢ 多个信号同时输入时，只输出优先级最高的信号的编码
输
入
输出
设I7优先权最高…I0优先权最低
SS1S2S3
编
码输
Yi(Smi)
出端
✓ mi 为A0A1A2 的最小项
编
✓ 74HC138也被称为最
码
小项译码器
输
入
端
用两片3线-8线译码器接成4线-16线译码器
问题：两片3线-8线译码器有6个代码输入端，6个片选控制端，怎样实现4个代码输入端？
？
代码输入端
第1片工作时，第2片禁止：第1片输出8种电平组合第2片工作时，第1片禁止：第2片输出8种电平组合
，有独立的数据输入和输出端数
，有独立的附加控制端。
据
输
每个数据选择器，通过给定的入
不同地址代码，即可从4个输端
入数据中，选出一个
数据选择器：从一组输入数据中选出一个来
000000 10110
000000 01111

第四章-组合逻辑电路PPT课件

输入 G3 G2 G1 G0
0000 0001 0011 0010 0110 0111 0101 0100
2021/3/12
逻辑电路真值表
输出 B3 B2 B1 B0
0000 0001 0010 0011 0100 0101 0110 0111
输入 G3 G2 G1 G0 1100 1101 1111 1110 1010 1011 1001 1000
因此当B＝D =1，A＝0时(此时F =C+C )，电路可能由于C 的变化而产生竞争冒险。
ABCD 00 01 11 10
00
1
01 1 1 1
11 1 1
2021/3/12
10 1 1
27
BC 00 01 11 10 A 00110 10011
D＝AB＋AC
有相切的卡诺图
2021/3/12
BC 00 01 11 10 A 00110 10011
01 0 1 1 1
11 1 1 0 0
FABAC＋ BC 10 1 1 0 0
F A C A B D B C D A C D A B C
2021/3/12
32
3. 输出端并联电容器
如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可以在输出端并联一电容器，致使输出波形上升沿和下降沿变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作用。
A Y
t t 2021/3/121 2
t3 t4
它不符合静态下Y= AA恒为 0 的
逻辑关系
20
C
C
AC
BC
L
竞争: 当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象。

数字电路逻辑设计第四章【可编辑PPT】

★74LS148 8-3线优先编码器应用2
用编码器构成A/D转换器
图4.15为74LS148构成的A/D转换器。这个电路主要由比较器、寄存器和编码器3部分组成。
输入信号(模拟电压)，同时加到7个比较器的反相端，基准电源经串联电阻分压为8级，量化单位q=UR／7，各基准电压分别加到比较器的同相端。
Y S I0 N I1 N I2 N I3 N I4 N I5 N I6 N I7 N ST YEXYS ST
8线–3线优先编码器真值表如下表所示(反码形式)
输入
输出
ST IN 0 IN 1 IN 2 IN 3 IN 4 IN 5 IN 6 IN 7
Y 2 Y 1 Y 0 Y EX Y s
0 1 2 3 4 5 6 7 EN
HPRI/BIN 低位片
YS
Y0
Y1
Y2
YEX
0 1 2 3 4 5 6 7 EN
HPRI/BIN 高位片
YS
Y0
Y1
Y2
YEX
&
&
&
Y0
Y1
Y2
&
Y3
YEX
中规模优先编码器
常用的中规模优先编码器有： 8线-3线优先编码器：CT54148/CT74148、 CT54LS148/CT74LS148、CC4532 10线-4线优先编码器：CT54147/CT74147、 CT54LS147/CT74LS147、CC40147
74LS148是8-3线优先编码器
74LS148编码器功能表
输入
EI I7 I6 I5 I4 I3 I2 I1 I0
1 XXXXXXXX 0 1 1 1 1 1 11 1 0 0 XXXXXXX 0 1 0 XXXXXX 0 1 1 0 XXXXX 0 1 1 1 0 XXXX 0 1 1 1 1 0 XXX 0 1 1 1 1 1 0 XX 01111110X 011111110

04第四章组合逻辑电路

教案授课内容概要 4.1 概述，4.2 组合逻辑电路的分析和设计方法，4.3.1 编码器，4.3.2 译码器，4.3.3

数据选择器，4.3.4 加法器，4.3.5 数值比较器

目的要求

理解组合逻辑电路在电路结构和逻辑功能上的特点；熟练掌握组合逻辑电路的分析

和设计方法；熟练掌握编码器、译码器和数据选择器的逻辑功能和应用；理解加法器和数字比较器的工作原理和逻辑功能。

重点组合逻辑电路的分析和设计方法；常用中规模集成的组合电路器件的应用。

难点 TTL和 CMOS门电路的内部结构和工作原理作业布置 4.1，4.3 ，4.5，4.7，4.10，4.12，4.15，4.16，4.19，4.25，4.26

本章（节）参考书

《数字电子技术基础（第五版）》

教学方法演讲法、启发式主要教具多媒体课件

备注授课过程及内容备注第四章组合逻辑电路 ▲4.1 概述 1．逻辑电路的分类（1）组合逻辑电路（简称组合电路）；（2）时序逻辑电路（简称时序电路）。 2、组合逻辑电路的特点（1）功能特点：任一时刻的输出状态仅仅取决于同一时刻的输入状态，而与前一时刻的状态无关。（2）结构特点：不包含记忆单元，即存储单元。 3、组合逻辑电路的描述如图所示：

 用一组逻辑函数表示为：

4.2组合逻辑电路的分析和设计方法一、分析方法分析就是已知电路的逻辑图，分析电路的逻辑功能。 分析步骤如下：  （1）根据已知的逻辑图，从输入到输出逐级写出逻辑函数表达式。  （2）利用公式法或卡诺图法化简逻辑函数表达式（最简与或表达式）。  （3）列真值表。（4）确定其逻辑功能。例1、分析下图组合逻辑电路的功能。 

解（1）ACBCABY （2）化简：Y=AB+BC+AC

&AB

BCACY&&&

组合逻辑电路……

X1X2XnY1

Y2

Ym

输入信号输出信号

．．．

)XXX(fY)XXX(fY)XXX(fYn21nnn2122n2111、、

第四章组合逻辑电路

或非” 4.1.2 用“或非”门实现逻辑函数
使用“或非” 使用“或非”门也可以构成实现各种逻辑功能的逻辑电路，其基本步骤为：逻辑电路，其基本步骤为：第一步：求函数的最简“ 表达式。第一步：求函数的最简“或-与”表达式。第二步：将最简“ 表达式变换成“或非第二步：将最简“或-与”表达式变换成“或非或非”表达式。或非”表达式。第三步：根据“或非-或非” 第三步：根据“或非-或非”表达式画出逻辑电路图。下面举例说明。路图。下面举例说明。
与非” 4.1.1 用“与非”门实现逻辑函数
用“与非”门实现逻辑函数，一般按以下步骤进与非”门实现逻辑函数，行第一步：求出函数的最简“ 表达式。第一步：求出函数的最简“与-或”表达式。第二步：将最简“ 第二步：将最简“与-或”表达式变换成“与非表达式变换成“与非与非”表达式。与非”表达式。第三步：画出与函数表达式对应的逻辑电路图。第三步：画出与函数表达式对应的逻辑电路图。下面举例说明。下面举例说明。
§4.1逻辑函数的实现逻辑函数的实现
“与”、“或”、“非”运算是逻辑代数的基本运算。通过这些基本运算，逻辑函数可以表示成运算。通过这些基本运算，许多种不同的形式，通常采用的有以下几种：许多种不同的形式，通常采用的有以下几种：表达式；与非“与-或”表达式；“或-与”表达式；“与非与非”表达式；或非-或非”表达式；与非”表达式； “或非-或非”表达式；“与表达式等。或-非”表达式等。对于某一个逻辑函数，尽管其表达式的形式不同，对于某一个逻辑函数，尽管其表达式的形式不同，但这些表达式所表示的逻辑功能却是相同的同的。但这些表达式所表示的逻辑功能却是相同的。函数的表示形式和实现该函数的逻辑电路之间有着对应的关系，也就是说，对应的关系，也就是说，每一种函数形式对应一种逻辑电路。种逻辑电路。

数电第四章：组合逻辑电路

《数字电子技术基本教程》
第四章组合逻辑电路
《数字电子技术基本教程》
4.1 组合逻辑电路的特点和分析方法
4.1.1 组合逻辑电路的特点和逻辑功能的描述一、组合逻辑电路的特点 1. 从功能上任意时刻的输出仅 2. 从电路结构上取决于该时刻的输入
不含记忆（存储）元件
《数字电子技术基本教程》
二、逻辑功能的描述 Y1、Y2、Y3的状态只取决于A、B、C当前的状态例：
当( BI ) 接低电平时，字符显示器处于熄灭状态
《数字电子技术基本教程》
4.2.2 编码器 • 编码：将一组编码输入的每一个信号编成一个与之对应的输出代码。 • 普通编码器正常工作时只允许输入一个编码信号，不允许同时输入两个以上的编码输入信号，否则输出将出现错误状态。
• 优先编码器同时有两个以上的编码输入信号时，只对其中优先权最高的一个进行编码。
f
1 0 0 0
g
0 0 1 1
字形
0
0 0 0
1
1 1 1
0
0 1 1
0
1 0 1
0
1 0 1
1
0 0 1
1
1 1 1
0
1 1 0
0
Hale Waihona Puke 0 1 011 1 0
1
1 1 0
1
1 1 1 1 1 1 1
0
0 0 0 1 1 1 1
0
0 1 1 0 0 1 1
0
1 0 1 0 1 0 1
1
1 0 0 0 1 0 0
从表中可以看出： 0 当A、B、C、D中有奇数个为 1 1 1时，Y=1；当A、B、C、D中有偶数个为 1 1 1或者没有1时，Y=0。 1 所以，这是一个奇偶检测电路。1