印制电路板的电磁兼容性设计_周斌

中国集成电路２００７・５・

ｈｔｔｐ：／／ｗｗｗ．ｃｉｃｍａｇ．ｃｏｍ（总第９６期）

设计ＣｈｉｎａｌｎｔｅｇｒａｔｅｄＣｉｒｃｕｌｔ

ＣＩＣ

桂林电子工业学院机电与交通工程系周斌河南新飞电器有限公司空调事业部赵肖运

印制电路板的电磁兼容性设计

１引言

电磁兼容（ＥＭＣ）指的是一个产品和其他产品共存于特定的电磁环境中，而不会引起其他产品或者自身性能下降或损坏的能力［１］，即产品和其他产品能够“和平共处”，彼此间的电磁干扰（ＥＭＩ）不会影响产品的正常工作。引起电磁干扰的原因是多方面的，主要可归结为过高的工作频率或不合理的布局布线。在高频化趋势不可避免的情况下，一个好的ＰＣＢ设计，应着重从元器件布局、时钟电路设计、电源设计、接地设计、静电防护设计等方面进行综合考虑。

２整体布局布线设计

２．１整体布局

整体布局是ＰＣＢ设计的第一步，合理的布局不

摘要：随着电子技术的飞速发展，高密度、高频率的电子产品迅猛增长，势必导致电磁环境的进一步恶

化，从而引起一系列的电磁兼容问题。本文以电磁兼容为主线，以消除各部分电路之间的干扰、降低印制电路板（ＰＣＢ）的传导发射和辐射发射为目的，对ＰＣＢ的抗干扰设计进行了综合分析，确保产品顺利通过电磁兼容测试。

关键词：印制电路板电磁兼容布局布线静电防护中图分类号：ＴＮ９７３．３文献标识号：

Ａ

ＥｌｅｃｔｒｏＭａｇｎｅｔｉｃＣｏｍｐａｔｉｂｉｌｉｔｙＤｅｓｉｇｎｏｆＰｒｉｎｔｅｄＣｉｒｃｕｉｔＢｏａｒｄＺＨＯＵＢｉｎ１ＺＨＡＯＸｉａｏｙｕｎ２

（１、ＧｕｉｌｉｎＵｎｉｖｅｒｓｉｔｙｏｆＥｌｅｃｔｒｏｎｉｃＴｅｃｈｎｏｌｏｇｙ）（２、ＨＥＮＡＮＸＩＦＥＩＥＬＥＣＴＲＩＣＣＯ．，ＬＴＤ）

Ａｂｓｔｒａｃｔ：Ａｓｔｈｅｆａｓｔｄｅｖｅｌｏｐｍｅｎｔｏｆｅｌｅｃｔｒｏｎｉｃｔｅｃｈｎｏｌｏｇｙ，ｅｌｅｃｔｒｏｎｉｃｐｒｏｄｕｃｔｓｏｆｈｉｇｈｄｅｎｓｉｔｙａｎｄｈｉｇｈｆｒｅｑｕｅｎｃｙｉｎｃｒｅａｓｅｒａｐｉｄｌｙ．Ｔｈｉｓｗｉｌｌｂｒｉｎｇｏｎａｆｕｒｔｈｅｒｄｅｔｅｒｉｏｒａｔｉｏｎｏｆｔｈｅｅｌｅｃｔｒｏｍａｇｎｅｔｉｃｅｎｖｉｒｏｎｍｅｎｔａｎｄｃａｕｓｅａｓｅｒｉｅｓｏｆｅｌｅｃｔｒｏｍａｇｎｅｔｉｃｃｏｍｐａｔｉｂｉｌｉｔｙｐｒｏｂｌｅｍｓ．Ｔｏｅｌｉｍｉｎａｔｅｔｈｅｉｎｔｅｒｆｅｒｅｎｃｅｂｅｔｗｅｅｎｅｖｅｒｙｐａｒｔｏｆｃｉｒｃｕｉｔａｎｄｒｅｄｕｃｅｔｈｅｃｏｎｄｕｃｔｉｖｅｅｍｉｓｓｉｏｎａｎｄｒａｄｉａｔｉｏｎｅｍｉｓｓｉｏｎ，ＥＭＣｄｅｓｉｇｎｏｆＰＣＢａｒｅｗｉｄｅｌｙｏｖｅｒｖｉｅｗｅｄ，ｗｈｉｃｈｗｉｌｌｅｎｓｕｒｅｔｈｅｐｒｏｄ－ｕｃｔｓｐａｓｓｔｈｅｅｌｅｃｔｒｏｍａｇｎｅｔｉｃｃｏｍｐａｔｉｂｉｌｉｔｙｔｅｓｔｉｎｇ．Ｋｅｙｗｏｒｄｓ：ＰｒｉｎｔｅｄＣｉｒｃｕｉｔＢｏａｒｄ（ＰＣＢ）；ＥｌｅｃｔｒｏｍａｇｎｅｔｉｃＣｏｍｐａｔｉｂｉｌｉｔｙ（ＥＭＣ）；Ｌａｙｏｕｔ；ｒｏｕｔｉｎｇ；ＥＳＤ

６１ＣＩＣ中国集成电路

ＣｈｉｎａｌｎｔｅｇｒａｔｅｄＣｉｒｃｕｌｔ设计

２００７・５・

（总第９６期）ｈｔｔｐ：／／ｗｗｗ．ｃｉｃｍａｇ．ｃｏｍ

但可以增加ＰＣＢ的视觉美感，还可以提高产品的电磁兼容水平，一般来说，器件的整体布局应遵循以下原则：（１）围绕各功能电路的核心元件进行布局，保证各元器件沿同一方向整齐、紧凑排列，易受干扰的元器件不能相邻布置，以防止信号间耦合；（２）处理敏感信号的元件要远离电源、大功率器件等，并且不允许敏感信号线穿过大功率器件，热敏元件应远离发热元件，温度敏感元件宜置于温度最低的区域；（３）加大具有高电位差元器件之间的距离，防止它们放电而引发短路，并可在无铅时代减少ＣＡＦ（ＣｏｎｄｕｃｔｉｖｅＡｎｏｄｉｃＦｉｌａｍｅｎｔ）发生的可能性。同时，高电压元器件应尽量布设在调试时手不易触及的地方，并加以绝缘保护；（４）对于高频电路，推荐采用菊花链布线或星形布线，并且高速数字信号应布置在与地线相邻的信号层，并且信号线尽可能短；（５）一个过孔会带来约０．５ｐＦ的分布电容［２］，因此，减少过孔数量可显著提高运行速度。２．２元器件的选择和布置相比于分立元件，集成电路元器件具有密封性好、焊点少、失效率低的优点，应优先选用。同时，选用信号斜率较慢的器件，可降低信号所产生的高频成分，充分使用贴片元器件能缩短连线长度，降低阻抗，提高电磁兼容性。另外，应优先选用供应渠道稳定的元器件，以确保生产加工的连续进行。元器件布置时，首先按一定的方式分组，同组的放在一起，不相容的器件要分开布置，以保证各元器件在空间上不相互干扰。另外，重量较大的元器件应采用支架固定。２．３ＰＣＢ的选取和分层印制板大小应适当，太大，成本增加；太小，散热困难，且相邻线间易串扰。推荐的ＰＣＢ形状为长宽比约３：２的矩形［３］。在时钟频率超过５ＭＨｚ或上升时间小于５ｎｓ的高频电路［４］中，使用多层板能大幅降低ＰＣＢ体积和减小电环路面积，从而有效降低电磁干扰。

ＰＣＢ

分层时要确保信号线有相邻完整的映像回流平面，

同时，为方便电源解耦，电源层应紧邻地层且在地层下面。根据以上原则，对于四层板，推荐的分层方法为：信号层、地层、电源层、信号层。六层板推荐的

分层方法是信号层、地层、信号层、电源层、地层、信号层。

２．４整体布线

ＰＣＢ布线总的原则是先布时钟、敏感信号线，再

布高速信号线，最后布一般的不重要信号线。

布线时，在总的原则前提下，还需考虑以下细节：

（１）在多层板布线中，相邻层之间最好采用

“井”字形网状结构；

（２）减少导线弯折，避免导线宽度突变，为防止

特性阻抗变化，信号线拐角处应设计成弧形或用４５度折线连接；

（３）ＰＣＢ板最外层导线或元器件离印制板边缘

距离不小于２ｍｍ，不但可防止特性阻抗变化，还有利于ＰＣＢ装夹；

（４）对于必须铺设大面积铜箔的器件，建议用栅

格状［５］，并且通过过孔与地层相连；

（５）短而细的导线能有效抑制干扰，但太小的线

宽会增加导线电阻，导线的最小宽度可视通过导线

的最大电流而定，一般而言，对于厚度为０．０５ｍｍ，

宽度为１ｍｍ铜箔允许的电流负荷为１Ａ。因此，１－１．５ｍｍ的线宽完全可满足要求，对于小功率数字

集成电路，选用０．２－０．５ｍｍ线宽即可。同一ＰＣＢ中，

地线、电源线宽应大于信号线；

（６）为减少辐射，利用静电屏蔽原理［６］，对于敏感

元件端头可采用如图（１）所示的抗干扰保护环，并

对保护环采用单点接地设计，不接地的保护环是起

不到屏蔽作用的。

６２中国集成电路２００７・５・

ｈｔｔｐ：／／ｗｗｗ．ｃｉｃｍａｇ．ｃｏｍ（总第９６期）

设计ＣｈｉｎａｌｎｔｅｇｒａｔｅｄＣｉｒｃｕｌｔ

ＣＩＣ

图１抗干扰保护环３传输线设计

端接匹配的好坏是传输线设计能否达到最佳性能的关键。只有当电路终端负载等于特性阻抗时，

传输的信号才会在远处被充分吸收，否则，部分信号将被反射回来，造成逻辑混乱或失真。

当走线终端存在集总线型负载或单一元件时，

选用串联电阻源端匹配可以使阻尼振荡和反射效应达到最小。对于具有分布式负载的走线终端，选用并联电阻终端匹配，可得到几乎不失真的波形。并

联端接的缺点是消耗较多的功率，因此，对于电池供电的便携式产品，应避免使用并联终端。

４时钟部分设计

合理布局时钟系统是ＥＭＣ设计的关键，不合理的时钟布局会导致ＰＣＢ板不能稳定工作。

在设计时钟系统时，时钟晶体和相关电路应与

其他电路分开并布置在ＰＣＢ的中央位置，特别注意

时钟发生器的位置尽量不要靠近对外的连接器。必要时在时钟晶体下铺设地层，有利于散热并可将振荡器内部产生的射频电流泄放到地平面上。时钟线和高速信号线尽量走内层，并夹在两个地平面层中

间，以确保相邻完整的回流路径。对于高频时钟布线，要求尽量减小传输线长度，降低传输线效应。

５电源部分设计

不合理的电源布线会产生很大的噪声，引起产品性能下降。在电源入口处的电源线和地线之间跨接一个１０－１００μＦ的电容，可有效降低噪声干扰。

５．１．电源去耦滤波设计

在每块集成电路芯片电源两端跨接一个０．０１－０．１μＦ的去耦电容，能较大程度地减小噪声

，

并能够减少跨板间的浪涌电流。在能够达到电流补偿目的的情况下，去耦电容值越小越好，贴片电容引线电感小，应优先选用

。

最有效的电源滤波方法是在交流电源的进线处安置滤波器，为避免导线相互耦合或形成环路，滤波

器的输入输出线应分别从ＰＣＢ板的两边引出，而且使引线尽可能短。

５．２电源保护设计

电源保护设计包括过流保护、欠压报警、缓启动、过压保护等设计内容。

ＰＣＢ板的电源部分也可以通过保险丝来实现过

流保护，但为了避免保险丝熔断过程中影响其他模

块，还应该设计输入电压保持电容。为防止意外的瞬间过压损坏器件，可以通过放电管、压敏电阻等保护器件在配电线路与地电位之间建立一个等电位，以

达到过压保护的目的。

６接地设计

设备的接地方式主要有浮地、单点接地和多点接地三种。其中浮地容易产生静电积累和静电放电，应

慎重考虑。一般来讲，当电路工作在１ＭＨｚ或更低频率范围时，单点接地是最好的选择；当电路处于１０ＭＨｚ以上的较高频率时，电流返回路径中的有限

阻抗会导致出现不希望有的射频电流，应尽量选用多点接地。对于既有数字电路又有模拟电路的ＰＣＢ，

６３