嵌入式系统重点

第一章

1、嵌入式系统的概念(背诵）

从技术的角度定义：以应用为中心、以计算机技术为基础、软件硬件可裁剪、适应应用系统对功能、可靠性、成本、体积、功耗严格要求的专用计算机系统。

从系统的角度定义：嵌入式系统是设计完成复杂功能的硬件和软件，并使其紧密耦合在一起的计算机系统。术语嵌入式反映了这些系统通常是更大系统中的一个完整的部分，称为嵌入的系统。嵌入的系统中可以共存多个嵌入式系统。

2、实时操作系统（RTOS）(背诵)

实时操作系统是一段在嵌入式系统启动后最先执行的背景程序，而用户的应用程序是运行于RTOS之上的各个任务，RTOS会根据各任务的要求，进行资源(包括存储器、外设等)及消息的管理、任务调度、异常处理等工作。在RTOS 支持的系统中，每个任务均有一个优先级，RTOS会根据各任务的优先级，动态切换任务，保证实时性要求。

3、非占先式内核（理解）（实质上就是CPU非抢占式）

非占先式内核要求每个任务自我放弃CPU 的所有权。非占先式调度法也称作合作型多任务，各个任务彼此合作，共享一个CPU。异步事件还是由中断服务来处理。中断服务可以使一个高优先级的任务由挂起状态变为就绪状态。但中断服务以后控制权还是回到原来被中断了的那个任务，直到该任务主动放弃CPU 的使用权时，那个高优先级的任务才能获得CPU的使用权。

4、占先式内核（理解）（实质上就是CPU抢占式）

当系统响应时间很重要时，要使用占先式内核。最高优先级的任务一旦就绪，总能得到CPU的控制权。当一个运行着的任务使一个比它优先级高的任务进入了就绪状态，当前任务的CPU使用权就被剥夺了，或者说被挂起了，那个高优先级的任务立刻得到了CPU的控制权。如果是中断服务子程序使一个高优先级的任务进入就绪态，中断完成时，中断了的任务被挂起，优先级高的那个任务开始运行。

（注意：OSII 属于占先式内核，因为它有64个优先级；）

第二章

（选择或填空）

1、ARM7TDMI-S 《简称为ARM》

T：支持高密度16位的Thumb指令集；（Thumb）

D: 支持片上调试；（Debug）

M: 支持64位乘法；（Multiple）

I: 支持EmbededICE观察硬件；（ICE）

S: ARM7TDMI 的可综合（synthesizable）版本（软核），对应用工程师来说，其编程模型与ARM7TDMI 一致（Synthesizable）2、ARM指令的长度是一个字（32位，地址最低两位为0）；

Thumb指令的长度是一个半字（16位，地址最低一位为0）。

3、ARM采用3级流水线,PC指向“取指”指令；

4、PC值＝Addr（当前执行）＋8；

（执行时，程序同时会进行“取指”，取指当然是取后面的指令，根据三级流水线可知是下下条指令，故+8）；

故思考题答案如下：（代码分析题1）

因为：PC值＝Addr（当前执行）＋8

由题意可知：Addr（当前执行）=0x4000

所以：当前PC=0x4008

执行ADD PC,PC,#4指令后，PC=PC+4＝0x4008＋4＝0x400C。

5、处理器2种状态：ARM、Thumb；

处理器7种模式：用户模式和系统模式、管理模式、

中止模式、未定义模式、中断模式、快中断模式。

状态的切换不会影响模式

处理器两种状态ARM状态Thumb状态执行方式字执行方式半字执行方式用户模式

特权模

式

系统模式

中断模式

管理

中止

未定义

中断

快速中

断

6、ARM有37个（用户可访问的内部寄存器）

=31个（通用寄存器）+6个（状态寄存器）

7、

寄存器CPSR：为当前程序状态寄存器，在异常模式中，另外一个寄存器“程序状态保存寄存器（SPSR）”可以被访问。每种异常都有自己的SPSR，在进入异常时它保存CPSR的当前值，异常退出时可通过它恢复CPSR。

LR（寄存器R14）：链接寄存器，在结构上有两个特殊功能：

当使用BL指令调用子程序时，返回地址将自动存入R14中；

当发生异常时，将R14对应的异常模式版本设置为异常返回地址（有些异常有一个小的固定偏移量）。

（了解即可）

N 负或小于

Z 零

C 进位、借位或扩展

V 溢出

I IRQ禁止

F FIQ禁止

T 状态位0ARM

1:Thumb

M4------M0 模式位

在发生异常时，处理器自动进入ARM状态。

因此：Thumb中无SPSR

8、异常向量表8个异常

地址异常

0x00000000复位

0x00000004未定义指令

0x00000008 软件中断异常

0x0000000C中止（预取）

0x00000010中止（数据）

0x00000014 保留

0x00000018IRQ（记住地址）

0x0000001C FIQ（记住地址）

9、

异常的进入:(简答题)

1)将异常处理程序的返回地址（加固定的偏移量）保存到相应异常模式下的LR；

2)将CPSR的当前值保存到相应异常模式下的SPSR；

3)设置CPSR为相应的异常模式；

4)设置PC为相应异常处理程序的中断入口向量地址，跳转到相应的异常中断处理程序执行；异常的退出：(简答题)

1) 返回到发生异常中断的指令的下一条指令处执行，即就是说将LR中的值

减去偏移量后移入PC；

2) 将SPSR的值复制回CPSR；

3) 清零在入口处置位的中断禁止标志。

====================================================

注：

(1)中断异常产生时，中断异常模式下的R14保存的是PC的值;

(2)ARM处理器采用冯·诺依曼（Von Neumann）结构，指令、数据和I/O 统一编址（即存在同一个空间）。只有装载、保存和交换指令可访问存储器中的数据;

(3)ARM是Advanced RISC Machines的缩写;（了解即可）

(4)“ARM核”并非芯片，ARM核与其它部件如RAM、ROM、片内外设组合在一起才能构成现实的芯片。（了解即可）

何时进入异常模式，具体规定如下：

（了解即可）

处理器复位之后进入管理模式，操作系统内核通常处于管理模式；

当处理器访问存储器失败时，进入数据访问中止模式；

当处理器遇到没有定义或不支持的指令时，进入未定义模式；

中断模式与快速中断模式分别对ARM处理器2种不同级别的中断作出响应。

====================================================

第三章

1. 小端存储器系统：数据的高字节存放在高地址中。

大端存储器系统：数据的高字节存放在低地址中。

0x12345678

小端存储：

78 56 34 12

A A+1（字）A+2 A+3 大端存储：

12 34 56 78

A A+1（字）A+2 A+3

2、BIC Rd, Rn, operand2

位清除指令——BIC指令将寄存器Rn的值与operand2的值的反码按位作逻辑“与”操作，结果保存到Rd中。指令格式如下：

BIC R1,R1,#0x0F ;将R1的低4位清零，其它位不变

BIC R1,R2,R3 ;将R3的反码和R2相逻辑“与”，;结果保存到R1中

3、寻址方式：

多寄存器寻址：

LDMIA R1!,{R2-R7,R12} ;

将R1指向的单元中的数据读出到R2～R7、R12中(R1自动加1)

STMIA R0!,{R2-R7,R12} ;

将寄存器R2～R7、R12的值保存到R0指向的存储单元中(R0自动加1)

堆栈寻址：

满递增、空递增、满递减、空递减；

相对寻址：由程序计数器PC提供基准地址，指令中的地址码字段作为偏移量，两者相加后得到的地址即为操作数的有效地址。

寄存器寻址：操作数的值在寄存器中

SUBS R0,R0,#1 ;R0减1，结果放入R0，并且影响标志位

寄存器移位寻址：

ANDS R1,R1,R2,LSL R3 ;R2的值左移R3位，然后和R1相“与”操作，结果放入R1

寄存器间接寻址：

LDR R1,[R2] ;将R2指向的存储单元的数据读出;保存在R1中

立即寻址：SUBS R0,R0,#1 ;R0减1，结果放入R0，并且影响标志位

基址寻址：将基址寄存器的内容与指令中给出的偏移量相加，形成操作数的有效地址；

LDR R2,[R3,#0x0C] ;读取R3+0x0C地址上的存储单元;的内容，放入R2

STR R1,[R0,#-4]! ;先R0=R0-4，然后把R1的值寄存;到保存到R0指定的存储单元

Rm,shift——寄存器移位方式

例如：

ADD R1,R1,R1,LSL #3 ;R1=R1+R1*8=9R1

SUB R1,R1,R2,LSR R3 ;R1=R1-(R2/2R3)

ASR 移位操作：

所有单寄存器加载/存储指令可分为“字和无符号字节加载存储指令”和“半字和有符号字节加载存储指令。

LDR Rd,[Rn,#0x04] ；Rn+4---->Rd,而Rn 不变

前索引偏移。 如：LDR Rd,[Rn,#0x04]!； Rn+4---->Rd,Rn+4----->Rn

后索引偏移。

如：LDR Rd,[Rn],#0x04

以下8位图立即数是否合法？ 0x0103C000 错 0x12800000 对

==================================================== 1.加载/存储字和无符号字节指令

LDR R2,[R5] ;将R5指向地址的字数据存入R2

STR R 1,[R0,#0x04] ;将R1的数据存储到R0+0x04地址

LDRB R3,[R2],#1 ;将R2指向地址的字节数据存入R3，R2＝R2+1 STRB R6,[R7] ;将字节数据R6存入R7指向的地址

2.加载/存储半字和有符号字节指令

LDRSB R1,[R0,R3] ;将R0+R3地址上的字节数据存入R1，

;高24位用符号扩展

LDRH R6,[R2],#2

;将R2指向地址的半字数据存入R6，高16位用0扩展

;读出后，R2=R2+2

STRH R1,[R0,#2]!

;将R1的半字数据保存到R0+2地址，

LSL 移位操作：

LSR 移位操作：

ASR 移位操作：

ROR 移位操作：

RRX 移位操作：

C

;只存储低2字节数据，R0=R0+2

STMDA STMED 空递减LDMDA LDMFA 满递减

STMIA STMEA 空递增LDMIA LDMFD 满递增

STMDB STMFD 满递减LDMDB LDMEA 空递减

STMIB STMFA 满递增LDMIB LDMED 空递增

LDMFD SP!,{R0-R7,PC}^ ；在未加^的基础上：SPSR-->CPSR

第四章

1.

1（代码分析题）

ADR伪指令将基于PC相对偏移的地址值或基于寄存器相对偏移的地址值读取到寄存器中。

在汇编编译器编译源程序时，ADR伪指令被编译器替换成一条合适的指令。通常，编译器用一条ADD指令或SUB指令来实现此ADR伪指令的功能，若不能用一条指令实现，则产生错误，编译失败。

(0x20) ADR R1,Delay

……Delay

(0x64) MOV R0,R14 编译后的反汇编代码：

……ADD R1,PC,#0x3C

……MOV R0,R14

PC+0x3C=0x20+0x08+0x3C

=0x64

2.ATPCS（ARM-Thumb Produce Call Standard）

是ARM程序和Thumb程序中子程序调用的基本规则

目的是为了使单独编译的C语言程序和汇编程序之间能够相互调用3.当参数不超过4个时

可以使用寄存器R0～R3来传递参数当参数超过4个时

还可以使用数据栈来传递参数

4

ATPCS规定数据栈为

FD（满递减）类型

并且对数据栈的操作是8字节对齐的5

寄存器R12用作子程序间的scratch寄存器用于保存SP，在函数返回时使用该寄存器出栈，记作ip

寄存器R13

用作数据栈指针，记作sp

寄存器R14

称为链接寄存器，记作lr

寄存器R15 是程序计数器，记作pc

第五章

1片外存储器（包括ROM、FLASH、SRAM等）

有4个Bank

寻址空间：16M字节;

数据宽度：8/16/32位。

2给物理存储器分配逻辑地址的过程称为存储器映射

进行存储器映射及存储器重映射

均有四个区域：引导块、片内Flash、片内RAM和外部存储器

3将已经过映射的存储器再次映射的过程称为存储器重映射，它使同一物理存储单元出现多个不同的逻辑地址。这些存储单元主要包括引导块和用于保存异常向量表的少量存储单元。

（异常向量表可来自4个区域：

区域地址范围

片内FLASH 0x00000000 -------0x0000003C

片内SRAM 0x40000000--------0x40000003C

引导块0x7FFFE000------0x7FFFE03C

片外存储器0x80000000--------0x8000003C

注意：存储器重映射并不是对映射单元的内容进行了复制，而只是将多个地址指向了同一个存储单元，这种效果是通过芯片内部的“存储器管理部件”实现的。

4.功率控制（记住表格）

节电模式处理器系统时钟外设

空闲模式停止执行指令有效正常工作

掉电模式停止执行指令无效无需时钟支持的能正常工作

注：LPC2000系列芯片还允许程序对某个外设进行关闭控制。外设的功率控制特性允许独立关闭应用中不需要的外设，这样进一步降低了功耗。(了解）

第六章

1、中断输入请求可以在VIC 中被设置为以下三类：

FIQ 中断：具有最高优先级；

向量IRQ 中断：具有中等优先级； 非向量IRQ 中断：具有最低优先级；

2、IRQ 中断特点

3、用定时器测量脉冲宽度

T0TC = 0; 定时器设置为0 T0PR = 0;设置预分频值

while((IO0PIN & 0x01) != 0);等待引脚电平变低 T0TCR = 0x01;

while((IO0PIN & 0x01) == 0);等待引脚电平变高 T0TCR = 0x00;关闭定时器0

time = T0TC;读取定时器值，即为脉宽

IRQ 类型 特点

区别

向量IRQ

支持16个向量IRQ 中断； 16个优先级； 每个优先级指定一个服

务程序入口地址。

能为每个非向量IRQ 中断源设置服务程序地址。 非向量IRQ

支持1个非向量IRQ 中断； 所有非向量IRQ 的入口地址都相同。

所有的非向量IRQ 中断都共用一个相同的服务

程序入口地址

4、定时器0初始化操作流程

计算定时器的

计数频率

设置匹配值及

工作模式

设置捕获方式

设置定时器中断

VIC

启动定时器

TCR

5初始化代码分析

第七章

（1）I2C 总线接口均为开漏或开集电极输出，因此需要为总线增加上拉电阻Rp 。

（2）总线速率越高，总线上拉电阻越小，100Kbit/s 总线速率，通常使用5.1K 欧姆的上拉电阻

Rp

Rp

VDD

SCL

SDA SDA出

SDA入

SCL入

SCL出SCL

SDA 器件1器件2

I2C BUS

一、(40分) 简单题

1.(5分) ARM系列处理器ARM7TDMI-S 中各个后缀字母的含义。

2.(5分) 简述Linux在嵌入式系统市场上取得辉煌的成果的原因。

3.(5分) 简述ARM7处理器的工作状态和7种运行模式。

4.(6分) 简述分支指令B、BL和BX的特点及应用场合。

5.(6分) 简述异常向量表中采用LDR指令进行跳转的原因以及有效用户代码的

判别原理。

(7分) 简述使用VIC的IRQ中断处理过程，并说明实现程序向中断服务程序1．嵌入式系统分成哪几类，它们的特点是什么？

2．什么是实时操作系统？它具备哪些条件？

3．简要回答ARM7TDMI处理器流水线处理指令流的情况。

4．ARM7TDMI处理器都有哪几种操作状态，相互之间的切换对处理器的模式和寄存器内容是否有影响？所有异常处理都在哪个状态下执行；处理器在开始执行代码时，是出于什么状态下？

5．请将数据0xf6734bcd在存储器出于大端和小端模式下的存放形式填入下表中。

大端模式小端模式

地址A

地址A+1

地址A+2

地址A+3

6．ARM微处理器有哪些工作模式？哪些是异常模式？

7．请简要叙述ARM处理器中CPSR和SPSR的中文名称及功能。

8．什么是存储器地址映射？什么是存储器地址重新映射？