探索不同的SAR ADC模拟输入架构
8位SARADC设计说明书
8位SAR ADC1关键名词解释文档中描述了12位ADC。
2功能概述图二。
1系统结构ADC子系统2包括一个8通道可配置模拟多路复用器(AMUX2)、一个可编程增益放大器(PGA2)和一个500ksps、8位分辨率逐次逼近型寄存器ADC，其中集成了一个跟踪保持电路。
AMUX2、PGA2和数据转换模式可由软件通过特殊功能寄存器进行配置。
仅当ADC2控制寄存器(ADC2_CN)的AD2EN位设为“1”时，ADC2子系统(8位ADC、采样保持和PGA)才使能。
当AD2EN位为“0”时，ADC2子系统处于低功耗关断模式。
ADC2有8个测量通道，由寄存器MUX_2SL选择通道。
PGA AMUX输出信号的放大系数由ADC2配置寄存器adc2 _ cf中的AMP2GN2-0决定，PGA可以通过软件编程为0.5、1、2、4，复位时的默认增益为0.5。
界面描述●3工作原理及电路性能分析3.1数字部分控制逻辑比较简单，主要总结控制逻辑的主要特点。
1)注意移位寄存器的第一位逻辑。
比较开始时，SAR的第一位设置为1，然后设置为0。
移位寄存器工作时只有一位是1，这就需要移位寄存器第一个触发器的输出Q端和输入D端有反馈逻辑。
2)当移位寄存器移位完成比较时，移位寄存器的下一位会发出完成信号通知数据寄存器，这样之前已经完成比较的位会一起输出。
同时，第一次转换后会通知采样信号，可以进行下一次采样。
3)双端差分输入和单端输入决定解码的最高位，通道配置寄存器提供通道配置信号，与ADC最高位形成决策逻辑。
4)移位寄存器和数据存储寄存器的复位信号也很重要，关系到ADC的启动。
3.2模拟部分3.2.1关于采样精度和采样时间SAR时钟频率为6MHz，所以比较器的延迟应为170ns，参考电压为 2.4v，比较器的分辨率为1/2 LSB = 4.6875mv，因此每级比较器的输出都有一个有限摆幅的反馈电路。
采样建立时间要求由下式给出:SA是建立精度，用LSB的分数表示(例如，0.25的建立精度相当于1/4 LSB)。
sar adc工作原理
sar adc工作原理SAR ADC，全称为成功逼近寻址（Successive Approximation Register）模数转换器，其工作原理是通过逐位逼近的方式对模拟信号进行数字转换。
该转换器通常由比较器、逼近寄存器和数字/模拟转换器等组成。
首先，从输入端获取模拟信号并经过采样保持器进行采样。
接下来，比较器将采样信号与内部电路中的参考电压进行比较，然后将结果提供给逼近寄存器。
逼近寄存器是该转换器中的关键部分，它通过一个控制电路进行控制，决定每一位数字转换的值。
该寄存器开始比较的第一位是最高位，然后是次高位，以此类推到最低位的比较完成。
当比较器的输出与寄存器的控制电路匹配时，就生成了相应的数字输出。
为了更好地理解SAR ADC的工作原理，下面对其三个主要组成部分进行详细介绍：1. 比较器比较器是SAR ADC中最常见的组成部分之一。
它的作用是将输入信号与参考电压进行比较，并将结果提供给逼近寄存器。
比较器通常由操作放大器（Op-Amp）和其他元件组成。
在比较器中，操作放大器接收到输入信号和参考电压后，将这两个信号进行比较，并输出高或低电平。
这个输出信号表示了输入信号与参考电压之间的关系。
2. 逼近寄存器逼近寄存器是SAR ADC转换器中的另一个关键部分。
它通过内部的控制电路来控制数字转换的过程，在每次比较后将输出保存在逼近寄存器中。
逼近寄存器接收到比较器输出信号后，将这个信号与输入信号进行比较，并将比较结果存储在寄存器中。
然后，逼近寄存器通过逐位逼近的方式，将数字输出精度逐渐提高。
这个过程通过一个非常简单的二进制算法来完成，其时间复杂度为O （n）。
3. 数字/模拟转换器数字/模拟转换器将逼近寄存器中存储的数字转换成模拟信号。
这个过程通常通过一个数字/模拟转换器电路来完成。
根据芯片制造商的不同，这个电路有多种实现方式，例如使用相位选择边缘检测器（Phase-Selecting Edge Detector）或者集成运算放大器等。
13位低功耗SAR-SS ADC的研究与设计
13位低功耗SAR-SS ADC的研究与设计13位低功耗SAR-SS ADC的研究与设计引言：随着智能化和物联网的快速发展，对于高分辨率、低功耗的模数转换器（ADC）的需求越来越迫切。
为了满足这一需求，我们进行了13位低功耗逐次逼近寄存器-逐次逼近调整（SAR-SS）ADC的研究与设计。
本文将介绍该ADC的原理、设计方法和性能评估。
一、SAR-SS ADC的原理SAR-SS ADC是一种常见的ADC结构，由逐次逼近寄存器（SAR）和逐次逼近调整（SS）两部分组成。
SAR负责比较电压信号，并通过二分搜索法来得到数字比特。
SS是一种在线的增益校准技术，旨在通过抵消模拟和数字电压的误差来提高ADC的精度。
二、ADC的设计方法1. 比特决策时间的优化为了提高ADC的速度，我们采用了并行比特决策的方法。
通过在每个比特之间引入校准间隙，并行比特决策可以减少比特间的决策时间，从而提高转换速度。
2. 低功耗设计技术为了降低功耗，我们采用了以下设计技术：a) 功耗管理技术：通过有效的电源管理策略，包括引入低功耗模式和限制功耗消耗，实现最低功耗设计。
b) 压缩编码技术：利用压缩编码技术对数据进行编码，从而减少功率消耗。
c) 快速启动技术：通过设计快速启动电路，减少ADC启动时间，从而降低功耗。
三、ADC的性能评估为了评估所设计的ADC的性能，我们进行了以下实验：1. 分辨率测试：通过输入不同幅度的信号，我们测试了ADC 的分辨率，并得到了13位的分辨率。
2. 功耗测试：我们测量了ADC在不同采样频率下的功耗，并且通过对比其他ADC的实验结果，证明了所设计的ADC具有较低的功耗。
3. 精度测试：通过与参考ADC进行比较，我们测试了所设计的ADC的精度。
结果表明，所设计的ADC具有较高的精度。
结论：本文研究了13位低功耗SAR-SS ADC的原理、设计方法和性能评估。
通过优化比特决策时间和采用低功耗设计技术，我们成功地设计了一款功耗低、分辨率高、精度优异的ADC。
SAR ADC的系统级建模与仿真
0
引言
toDigital Converter，ADC ） 作 为 模数转 换 器 （ Analog-
法， 尤为关键 。 当前国内有关 SAＲ ADC 的研究大多着重于具体电路 设计细节 ， 而在系统级设计和建模等顶层设计方面的关注 比较少
［1 ］
连接外界模拟信号和数字信号处理系统的桥梁 ， 得到了广 泛应用 。在 诸 多 不 同 结 构 的 ADC 中 ， 逐 次 逼 近 型 ADC （ SAＲ ADC ） 具有中等精度 、 尺寸小 、 功耗低 、 成本低等优 点， 广泛应用在工业控制 、 消费电子 、 信号采集等场合 。 近 SAＲ ADC 的 年来 ， 随着 CMOS 工艺特征尺寸的不断减小 ， 速度跟精度不断提高 ， 功耗跟电源电压不断降低 ， 如何从 系统级设计角度减小各种非理想因素对 SAＲ ADC 性能的 影响 ， 优化 SAＲ ADC 的架构设计 ， 已成为当前研究热点之 一。 当前 SAＲ ADC 的发展趋势是高速 、 高精度和低功耗 。 然而 ， 由于一些非理想因素的存在 ， 会影响 SAＲ ADC 系统 的性能 。当 SAＲ ADC 趋于高速的时候 ， 任何微小的时钟 抖动都会影响模数转换的精度 。 电源电压不稳定会造成 系统性能的不稳定 。开关非线性 、 器件失配 、 比较器失调 、 噪声等会造成系统精度的下降和功耗的增加 ， 这些都是影 响 SAＲ ADC 系统性能的非理想因素 。 因此 ， 要设计出高 性能的 SAＲ ADC ， 总结降低非理想因素对系统影响的方
Systematic modeling and simulation for SAＲ ADC
Xu Weijia， Tian Junjie， Shi Qin
（ Institute of Science，PLA University of Science and Technology，Nanjing 211101 ，China） Abstract ： In order to achieve successive approximation analogtodigital converter （ SAＲ ADC） ， the ideal model of the SAＲ ADC is set up， using Simulink tools on the platform MATLAB． The digitaltoanalog converter （ DAC） ，comparator，decoder and send latch module are included． The effects of non ideal factors on the performance of the system are analyzed，such as clock jitter，switch nonlinearity，comparator offset， capacitor mismatch and so on． Adding non ideal factors on the basis of ideal model， MATLAB simulation is conducted． Through the analysis of the frequency spectrum of output signal changes，the method for reducing non ideal factors impact on the performance of the system is summarized，and it has guiding significance to the actual circuit design． Key words： SAＲ ADC； MATLAB； non ideal factors
SARADC
综合门级原理图
自动布局布线版图
目前进度－总体
ADC总体版图（未完成）
初步仿真图
ADC总体原理图
设计难点－digital模块
• 数字行为级文件的编写，对其他三部分模 块的时序协调 • 数字后端的探索：从综合到自动布局布线， 版图验证，后仿真的实现 • Foundry提供的各种数字设计文件，标准单 元等的学习和研究
目前进度－S/H模块
采用全差分结构代 替原有的单端到差分 结构，以满足增益， 带宽，以及建立时间 的要求，缺点是面积 增大，功耗增大 采用bandgap基准 源提供更好的温度， 电压稳定性
开关电容版图
目前进度－comparator模块
第一级低增益运放设计为 大的静态电流以 降低总体 热噪声 快速锁存比较器通过正反 馈实现高速度和高增益
比较器原理图
失调消除
跟踪
锁存
比较器瞬态仿真图
Байду номын сангаас
目前进度－digital模块
• 数字设计流程 行为级verilog设计 vi 等编辑器 verilog行为级仿真 modelsim,Verig-XL 综合到门级网表 Design Compiler 布局布线 Astro(Synopsys) 后端验证DRC,LVS Calibre(Mentor) 参数提取和后仿真 Calibre，spectre
SARADC工作原理
主要由采样保持,逐次 逼近寄存器, D/A转换器, 比较器组成. 以数字代码, 采用误差 技术对输入的模拟信号 进行逼近,对所有可能的 量化水平进行二分检索, 直到得到最终的数字输 出. N位寄存器控制转换的 时序, Vin经过采样后与 DAC的输出做比较, 比较 器的输出控制二分检索 的方向, SAR的输出就是 转换得到的数字码.
sar adc的控制逻辑电路
sar adc的控制逻辑电路摘要：1.引言2.sar adc 的工作原理3.sar adc 的控制逻辑电路设计4.控制逻辑电路的工作流程5.总结正文：1.引言在当今的数字电子技术中，模数转换器（ADC）是至关重要的组成部分。
其中，串行接口的逐次逼近型（SAR）模数转换器广泛应用于各种领域。
SAR ADC 具有高速、高精度和低功耗等特点，但它的性能在很大程度上取决于控制逻辑电路的设计。
本文将详细介绍SAR ADC 的控制逻辑电路。
2.SAR ADC 的工作原理SAR ADC 的工作原理是通过逐次逼近的方式，将模拟信号转换为数字信号。
在转换过程中，比较器对输入信号与参考电压进行比较，产生阶梯信号。
控制逻辑电路根据阶梯信号，对SAR ADC 的内部状态进行控制，完成模数转换。
3.SAR ADC 的控制逻辑电路设计SAR ADC 的控制逻辑电路主要包括时钟控制、数据锁存、地址选择和驱动等部分。
时钟控制部分负责产生所需的时钟信号，为整个SAR ADC 提供同步；数据锁存部分用于锁存输入信号，保证数据在传输过程中的稳定性；地址选择部分用于选择需要转换的模拟信号通道；驱动部分负责将控制信号传输至SAR ADC 的各个部分，实现对ADC 的控制。
4.控制逻辑电路的工作流程SAR ADC 的控制逻辑电路工作流程如下：（1）初始化：根据输入信号的幅度和分辨率要求，配置SAR ADC 的相关参数，如基准电压、比较器增益等。
（2）时钟控制：产生所需的时钟信号，为SAR ADC 提供同步。
（3）数据锁存：将输入信号锁存，以保证数据在传输过程中的稳定性。
（4）地址选择：根据需要转换的模拟信号通道，选择相应的地址。
（5）驱动：将控制信号传输至SAR ADC 的各个部分，实现对ADC 的控制。
（6）模数转换：在控制逻辑电路的驱动下，SAR ADC 开始进行模数转换，将模拟信号转换为数字信号。
5.总结SAR ADC 的控制逻辑电路是整个模数转换器的关键部分，影响着SAR ADC 的性能。
放大器驱动SAR ADC的最佳拓扑结构
SAR ADC在模数转换器世界中被广为使用。
一般而言，这类ADC介于高分辨率、低速Δ-Σ（增量累加）ADC和高速、较低分辨率的流水线型ADC之间。
凭借其无延迟特性，在很多应用中，SAR ADC常常是比Δ-ΣADC和流水线ADC 更好的选择，这些应用包括：具有多路复用信号的应用，在任意空闲周期之后需要实现准确首次转换的应用（如自动化测试设备），以及ADC位于需要快速反馈的环路内的应用。
在大多数情况下，传感器的输出都不能直接连接到SAR ADC的输入。
需要一个放大器来获得最佳的SNR（信噪比）和失真性能。
SAR ADC将输入采样至内部电容器上，并以逐次二进制加权序列对输入电压与基准电压进行比较。
当连接至采样电容器的开关打开时，由于采样电容器与输入节点的电压不匹配，电荷被注入输入节点。
在放大器和ADC之间放置了一个简单的单极RC滤波器。
除了能够滤除高频噪声和混叠分量，它还能够帮助吸收这种注入电荷。
在为这种滤波器选择截止频率时，必须谨慎小心。
截止频率应该设定在足够低的频率上，这样才能有效吸收注入电荷并滤除噪声，但是频率又要设定得足够高，以使放大器能够在数据转换器的采样时间内达到稳定。
因为单独使用这种滤波器不足以抑制噪声，所以在放大器输入端，一般还包括一个截止频率更低的滤波器（参见图1）。
图1：LTC2379 18位1.8Msps差分输入SAR ADC。
驱动差分输入SAR ADC很多性能最高的SAR ADC都采用差分输入，以最大限度地扩大低电源电压的动态范围。
图1所示的LTC2379-18就是这样一个例子，该器件以2.5V的电源和高达5V的参考电压工作，以达到10V的峰-峰值差分输入范围。
如果输入信号已是差分信号，那么，仅采用一个低噪声、快速稳定的双通道运算放大器（例如LT6203）也许就能完全满足缓冲信号并驱动ADC的需求。
将这类放大器配置为单位增益缓冲器，可以为输入信号提供高阻抗的输入端。
不过，在很多情况下，输入都采用单端类型，并且必须将其转换成差分信号。
sar adc原理
sar adc原理
逐次逼近型模数转换器（SAR ADC）是一种常用的模拟到数字转换器（ADC）技术。
它通过将模拟输入信号与逐步逼近的数字比较器进行比较，逐位确定输出的数字编码。
SAR ADC基于一个重要的原理：成功逼近。
它使用一个逐次逼近的过程来近
似输入信号的大小。
具体过程如下：
首先，SAR ADC将输入信号与量化电平（参考电压）进行比较。
通过开始时
的第一个比特位，它可以判断输入信号是大于还是小于参考电平。
如果输入信号小于参考电平，比特位则为0，否则为1。
然后，SAR ADC进入逐步逼近过程。
它将继续将参考电平分成两个部分，并
使用上一比特位的值来确定选择哪个部分。
然后，它将继续将所选的部分再次细分，直到最后一个比特位。
整个逼近过程是迭代的，每一步都通过比较输入信号与逼近的电平来确定下一
步的操作。
最终，SAR ADC通过迭代逼近，得出最接近输入信号的数字编码。
SAR ADC具有许多优点。
首先，它提供了高精度的转换结果。
其次，SAR ADC的转换速度相对较快，适用于高速数据处理和实时应用。
此外，它也具备较
低的功耗和较小的面积需求，适合集成在芯片中。
总结起来，SAR ADC是一种基于逐步逼近的模数转换器，通过迭代比较输入
信号和逼近电平，最终得出准确的数字编码。
它广泛应用于诸如通信系统、传感器接口以及嵌入式系统等领域。
sar adc的控制逻辑电路
sar adc的控制逻辑电路随着科技的不断发展，各种数字信号处理设备在我们的日常生活中发挥着越来越重要的作用。
其中，模数转换器（ADC）作为将模拟信号转换为数字信号的关键设备，在数字信号处理领域起着举足轻重的作用。
而其中的一种类型——逐次逼近寻址（SAR）ADC，因其高效、精准的性能而备受青睐。
但是，SAR ADC的控制逻辑电路却是其性能的关键所在，对于SAR ADC的控制逻辑电路有着怎样的结构和原理呢？让我们一起深入探讨。
1. SAR ADC的基本原理SAR ADC是一种通过逐位比较的方式来进行模数转换的ADC，其基本原理是将模拟输入信号不断与一个参考电压进行比较，根据比较结果逐位确定数字输出。
而SAR ADC的控制逻辑电路，则是负责协调和控制这一比较过程的关键。
2. SAR ADC的控制逻辑电路结构在SAR ADC的控制逻辑电路中，主要包含比较器、数字逻辑和控制电路三个部分。
比较器用于将模拟输入信号与参考电压进行比较，数字逻辑则负责根据比较结果进行逐位进行确定数字输出，而控制电路则是用于协调并控制整个转换过程的关键。
3. SAR ADC的控制逻辑电路原理在SAR ADC的控制逻辑电路中，最关键的部分是数字逻辑部分。
其基本原理是通过不断逼近的方式来确定每一位的数字输出，具体来说，就是将每一位的比较结果作为控制信号，根据逼近算法（如二分逼近）来不断缩小最终输出结果的误差，直至达到预定精度。
4. 对SAR ADC的控制逻辑电路的个人理解在我看来，SAR ADC的控制逻辑电路是整个SAR ADC系统中最核心的部分，它直接影响着整个系统的性能和精度。
通过合理的控制逻辑设计和优化，可以有效地提高SAR ADC的速度和精度，从而更好地满足不同应用领域的需求。
总结SAR ADC的控制逻辑电路是其性能的决定因素，其合理的设计和优化可以有效提高SAR ADC的性能和精度。
通过对控制逻辑电路的深入理解，我们可以更好地应用SAR ADC，并在数字信号处理领域发挥更大的作用。
16位sar adc数字校准算法及数字电路设计
16位sar adc数字校准算法及数字电路设计16位SAR ADC数字校准算法及数字电路设计1. 前言16位SAR ADC（Successive Approximation Register Analog-to-Digital Converter）是一种高精度、高速度的模数转换器，广泛应用于工业控制、医疗仪器、通信设备等领域。
数字校准算法和数字电路设计对于提高16位SAR ADC的性能至关重要。
2. SAR ADC工作原理SAR ADC是一种逐次逼近寄存器型模数转换器，其工作原理是通过逐步逼近对模拟输入信号进行量化。
SAR ADC将输入信号与一个DAC （数模转换器）的输出进行比较，得到一个比较结果，然后将这个比较结果送入一个寄存器中进行逐位逼近。
每次比较完成后，SAR ADC 会得到一个近似的数字输出，经过多次迭代后，得到最终的数字输出结果。
3. SAR ADC数字校准算法为了提高16位SAR ADC的精度和稳定性，数字校准算法至关重要。
数字校准算法主要包括零点和增益校准两个方面。
在零点校准中，通过降低输入失调和增益误差，减小偏差并消除误差。
在增益校准中，通过修正不稳定的增益和零点漂移，提高转换器的稳定性。
4. 数字电路设计16位SAR ADC的数字电路设计需要考虑多个方面，包括输入电路设计、时序分析、功耗优化等。
在输入电路设计中，需要考虑输入阻抗匹配、信号放大和滤波等问题。
时序分析则需要确保各个模块之间的数据传输和控制信号的正确性和稳定性。
另外，功耗优化也是数字电路设计的重要任务，需要合理布局电路结构、选择合适的工艺参数和优化布线等。
5. 个人观点和理解对于16位SAR ADC数字校准算法及数字电路设计，我认为数字校准算法是关键的技术之一，能有效提高16位SAR ADC的性能。
而在数字电路设计中，要考虑的因素很多，需要全面考虑各个方面的需求，并在设计中做出合理的权衡。
只有在数字校准算法和数字电路设计两个方面都做到精益求精，才能生产出高性能的16位SAR ADC。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
悉
【 ！ ｉ Ｊ ｊ ｊ
探索不同的 Ｓ ＡＲ ＡＤ Ｃ模拟输入架构
Ｒｙ ａ ｎ Ｃｕ ｒ ｒ ａ ｎ
（ Ａ ＤＩ 公 司）
该 丈英 丈稿 出处 为 Ａ Ｄ Ｉ 公司， 翻译 Ｓ ｔ ｅ ｖ ｅ ｎ
逐次逼近型模数转换器又称 Ｓ Ａ Ｒ Ａ Ｄ Ｃ， 是通用
了 ： 输 入信 接地 电 ， ｔ ｆ － Ｎ量 的单 端输 入信号 单端 输
入被驱 动 至 Ａ Ｉ ） Ｃ的 输 入端 （ Ｉ Ｎ ＋） ， 输 入接 地 电平
被 驱 动至 Ａ Ｉ ） Ｃ的负输 入端 （ １ Ｎ 一） 、需要 沣 意 的是 ，
况 相 同 ，伪双极 性 负输 入 儿仃 仃 的输 人范 … 小 过， 此 时 电 将 在 Ｖ ／ ２而 接地 序 变化 罔 ５址 伪 双极 性输 入 范 、 小例 ｒ ｆ Ｊ ＿ Ｖ ＝Ｖ ／ ２ 提供 伪
面积 考虑 因素 ， 影 响模 拟 输入类 型 决 策 。 我 们来 了解
一
Ｖ ｏｒ ｒ ＡＧＮＤ
ｖｍ
ｐ－ Ｐ
Ｖ Ｆ
下不 同 的可用 模拟 输入 类 型 。
图 １ 单 端 单极 性
如果 Ｓ Ａ Ｒ Ａ Ｄ Ｃ是 双 极 性 单 端 配置 ，容 许 信 号
单 端
最 简单 的模 拟 输人类 型是单 端 输入 。 此时 ， 信号
出一些选择 。 本文具体讨论 Ａ Ｄ Ｉ Ｓ Ａ Ｒ Ａ Ｄ Ｃ产品组合
提 供 的模拟 输 入信 号类 型 。 但应 注 意 ， 尽 管本 文关 注
输入设置 。 单端单极性输入的直观表示可参见 图 １ 。 采 用 单 端 单 极 性 输 入 的器 件 有 Ａ Ｄ ７ ０ ９ １ Ｒ 和
ｈ ¨ ｈ ．，＾ …
＾…
； …
…
一
ｃ ￣ ： ： ： Ｆ 兰 ｓ Ｉ － － － － － ＿ － － － ＿ ・２ Ｖ ｎ ｅ Ｆ
ｐ ｐ
－
＋ Ｆ Ｓ
Ｖ ＯＦ Ｆ ０ Ｖ
Ｖ Ｒ Ｅ ＦＰ Ｉ ） ＶＯ Ｆ Ｆ
：
ｖ。
图 ２ 单端 双 极 性 图 ４ 单极 性 伪 差 分
垃结 粜 ，信号链 设 计人 员可 能考 虑迁移 至 伪差 分输
入 结 构 伪 差 分 器 件 本 质 Ｉ 是 带 参 考 地 的 单 端 Ａ Ｄ Ｃ 器件执 行 差 分测量 ， ｆ ｝ ＝ Ｉ 榆 洲 的差 分 电压足 相对
中， 输 入范 围 为 ±Ｖ ／ ２ ． 而． Ｉ ｆ ０至 Ｖ 术…现 动态 罔增加 ，单 极性 情况 伪 蚁檄 Ｈ － ： 情 况之 ｎ ｌ Ｊ 的 蚌址 测 量正 输 入所依 靠 的卡 Ｈ 刈‘ 电¨ ｉ ｒ Ｌ 假性 伪 蓐 分情
对于 Ａ ＤＣ的 接地 引脚 产 生 转换 结 果 。根 据 特 定 器
ห้องสมุดไป่ตู้
级模数转换器 ，可产生连续模拟波形 的数字离散时 件 ， 输入可能为单极性或双极性。单端情况下 ， 简单 间表示 。 它们通过电荷再分配过程完成这一任务 ； 在 是其优点。信号从来源到达 Ａ Ｄ Ｃ仅需要一条走线。
此 过程 中 ， 已知 的定 量 电荷 与 Ａ Ｄ Ｃ输 入端 获 取 的 电 荷 量 相 比较 。期 间针 对 所有 可 能 的数 字 代码 （ 量 化
测量 ， 信号源接地与 Ａ Ｄ Ｃ接地之 间的电压差异可能 出现在转换结果 中。而且 ， 设置更易受耦合噪声影 响。 因此 ， 信号源和 Ａ Ｄ Ｃ应彼此靠 近 ， 以缓解这些效
幅介 于接地 与 正满 量程 之 间 ， 通常 由 Ａ Ｄ Ｃ基 准 电压
器。但是 ， 决定特定应用使用哪种转换器时 ， 仍需做 应 。如果 Ｓ Ａ Ｒ Ａ Ｄ Ｃ是单极性单端配置 ， 容许信号摆
ＡＤ７ ０ ９１ Ｒ一８
巾Ｆ Ｓ
的是 Ｓ Ａ Ｒ Ａ Ｄ Ｃ ， 输人类型通用于所有 Ａ Ｄ Ｃ架构。 根 据所考虑电路的信号源类型或总体 目标 ，需要做 出
特定 没 汁 决 策 和权 衡 。最 简 单 的解 决 方 案 是 匹配
Ａ Ｄ Ｃ输入类型与信号源输 出配置。不过 ， 源信号可 能需要改变信号类型的调理 ， 或者存在成本 、 功率或
这可 以减少系统复杂性 ， 同时降低总信号链 的功耗。 当然简单也可能有代价 。单端设 置不会抑制信号链
内的直 流失调 。单 端 系统 需要 相对 于 载流 地层 执行
电平 ） 执行二进制搜索 ， 最终结果收敛至某一代码 ，
使 内部集 成 的 比较 器返 回平衡 状 态 。０和 １的组合 表示 电路 产生 的决策 序列 ， 使 系统 回到均衡 状 态 。 Ｓ Ａ Ｒ Ａ Ｄ Ｃ是通 用 、 易用 、 完 全 异 步 的数 据 转换
信 号链 没¨ 人 员必须 沣 意 负输 入 的模 拟 输 入 范 围 。
一
双极性 输 入选项 的 件 彳 ｒ Ａ １ ） ７ ６ ８ ９
＋ Ｆ Ｓ
些情 况 ｌ ｛ 】 ，负输 入引 脚棚 对于 正输 入具有 有 限 的
输 入范
这 些情 况下 ，正输 入 可在 容 输入 电压
伪 差 分
如粜 要感 洲 信号地 或 从载 流地层 解耦 相 对测
伪 双极性 设 中 ， 端 傲性
徵驱 动
Ａ Ｄ Ｃ的正输 入端 。然而 ， 信 号源地 术被！ 动至 Ａ Ｉ ） （ ： 的负输 入端 ，此输 入到 达满 Ｈ Ｌ ￣ － Ｅ 电Ｊ ｔ ￣ ｆ ｌ ， ＇ Ｊ 一 小例
摆 幅介 于对 地 正满 量程 与 负满 量 程 之 间 。同 样 ， 满 量程通 常 由 Ａ Ｄ Ｃ基 准 电压输 入设 置 。 单 端双 极性 输 入 的直 观表 示 可参 见 图 ２ 。采用 单 端 双极 性 输入 的 器件 有 Ａ Ｄ ７ ６ ５ ６ Ａ 一 １ 。
从来源到达 Ａ Ｄ Ｃ仅需要一条线路 。 这种情况下将使 用单个输入引脚 ， 无信号源直接返回或感测路径 。 相