《计算机组成原理》第7至第10章
合集下载
【2020计算机组成原理】Chapter7 中央处理器
控制命令 或
状态反馈
寄存器传输语言RTL（续）
主存储器与CPU异步
MAR ← (PC) PC ← (PC) + 1 IR ← M[MAR] ; MemR=1, Untile Ready=1
寄存器传输语言RTL（续）
主存储器与CPU同步
MAR ← (PC) PC ← (PC) + 1 IR ← M[MAR] ; MemR=1
目录
第七章 中央处理器
7.1 CPU的功能和组成 7.2 CPU的设计方法 7.3 CPU数据通路的结构和组成 7.4 中断系统
7.5 单周期CPU数据通路 7.6 多周期数据通路 7.7 指令流水处理器
数据通路操作分析
通过分析指令周期操作过程，确定数据通路基本组成。 取指令 该阶段的任务是将一条指令从主存取出送到CPU。 CPU中设置程序计数器PC，将PC的内容作为地址 读取主存单元的内容； 将取出的指令存入CPU中的指令寄存器IR； 修正PC的内容使其指向下一条指令。
数据通路操作分析（续）
执行操作 该阶段的任务是完成指令的具体功能。算术逻辑运算 单元ALU的基本功能包括：
定点数四则运算； 浮点数四则运算； 逻辑运算； 移位运算。
存放结果 该阶段的任务是保存处理后的数据（目的操作数）。
RR型，目的操作数存放在通用寄存器； RS型，目的操作数存放在通用寄存器或存储器。
目标指令（续）
MIPS 32 格式如下：
目录
第七章 中央处理器
7.1 CPU的功能和组成 7.2 CPU的设计方法 7.3 CPU数据通路的结构和组成 7.4 中断系统
7.5 单周期CPU数据通路 7.6 多周期数据通路 7.7 指令流水处理器
《计算机组成原理》第7章：存储系统
/webnew/
7.1 存储系统概论
所谓速度，通常用存取时间(访问时间)和存取周期 来表示。存取时间是指从启动一次存取操作到完成 该操作所经历的时间；存取周期是指对存储器进行 连续两次存取操作所需要的最小时间间隔。由于有 些存储器在一次存取操作后需要有一定的恢复时间， 所以通常存取周期大于或等于取数时间。单位容量 的价格是指每位的价格。数据传输率是指在单位时 间内可以存取的二进制信息的位数，在数值上等于 存储器总线宽度除以存取周期，所以又可称为存储 器总线带宽或频宽。除此之外，存储器件还有一个 十分重要的性能，就是它是否是挥发性的。
图7-6 2114的读/写周期波形图
/webnew/
7.2.2 静态MOS RAM芯片举例
4. 静态存储器的组织 1)位扩展
图7-7 位扩展连接方式
/webnew/
/webnew/
性 能 存储信息 破坏性读出 需要刷新 行列地址 运行速度
SRAM 触发器 否 否 同时送 快 电容 是 需要 分两次送 慢
DRAM
集成度
发热量 存储成本
低
大 高
高
小 低
表7-1 静态存储器和动态存储器性能比较
/webnew/
7.2 主 存 储 器
7.2.1 7.2.2 7.2.3 7.2.4 7.2.5 7.2.6 7.2.7
基本概念 静态MOS RAM芯片举例 动态MOS RAM 2164芯片 动态MOS RAM 4116芯片 动态RAM的刷新 只读存储器举例 主存储器与CPU的连接
/webnew/
/webnew/
7.2.2 静态MOS RAM芯片举例
3. 读写时序 为了使芯片正常工作，必须按所要求的时序关系 提供地址信息、数据信息和有关控制信号，2114 的读/写周期波形图如图7-6所示。 1) 读周期 2) 写周期
计算机组成原理7清华
5）MMX寄存器
浮点寄存器在浮点运算中是作为堆栈来对待。但在MMX 操作中，这些寄存器是直接寻址的。 在任何浮点运算之后开始执行MMX指令时，浮点寄存器 的相应标记字字段的值为有效。这反映了对浮点寄存器的 访问方式由堆栈操作方式变换到直接寄存器寻址方式。 EMMS（消除MMX状态）指令设置浮点寄存器标记字字段 的各位，令其指示所有寄存器都是空的。程序员在一个 MMX代码块结束时插入这条指令是至关重要的，这样才 能使后面的浮点运算正常运行。 当一个值写入MMX寄存器时，浮点寄存器的79位～64位 （符号和指数位）被置为全1。这种设置使得以浮点数来 看待这些寄存器时，这些浮点寄存器的值是无穷大或NaN。 这保证了任何MMX数据都不会被看成有效的浮点数。
7.3.3 数据通路及其基本要素
7.3.4 指令子周期的数据通路
7.4 Pentium处理器
1、Pentium处理器的结构框图
Biblioteka 2、Pentium处理器的寄存器组 1）用户可见寄存器 用户可见寄存器又可以分为通用寄存器、指令指针寄存器、 标志寄存器和段寄存器，还有特别用于浮点运算的浮点数 寄存器、浮点标记寄存器、浮点指令指针、数据指针和控 制字寄存器。 2）系统级寄存器 系统级寄存器包含4个控制寄存器和4个系统地址寄存器。 它们控制着微处理器的片内Cache、运算部分的浮点附件 以及存储管理部分。这些寄存器只在系统程序中才能使用。 3）调试寄存器和测试寄存器 4）用于浮点单元的寄存器组
CPU的基本功能，主要有：
指令控制：控制程序的运行，如条件转移等。 操作控制：控制指令的操作步骤。组成程序的 各条指令在执行期间，分别需要多个操作步骤 来完成。 时序控制：对每条指令的操作控制信号实施时 序控制。完成一条指令运行的各种操作控制信 号在时间上有严格的时序关系，这一时序关系 是由CPU产生的。 处理数据：完成指令要求的各个功能操作，如 逻辑运算等。 中断处理和异常处理：对存储器和外设提及的 中断请求和非正常情况下产生异常进行响应。
计算机组成原理 [袁春风]chap7
![计算机组成原理 [袁春风]chap7](https://img.taocdn.com/s3/m/ac873e617e21af45b307a8cc.png)
14
南京大学计算机系 多媒体技术研究所 袁春风
7.3.1 总线的基本概念
• 总线的数据传输方式 总线的数据传输方式有：串行、并行
– 串行传输：在数据线上按位进行传输，只需一根数据线，线 路成本低，适合于远距离数据传输。
• 连接慢速设备 、近年也出现了中高速串行总线。如：P1394，可传 输多媒体信息。 • 波特率：每秒钟通过信道传输的码元数.也称码元传输速率，单位为 位/秒（b/s）。 • 可分为同步和异步两种方式。
19
南京大学计算机系 多媒体技术研究所 袁春风
7.3.2 总线设计要素- 总线裁决-集中式
常用的集中裁决方式有以下三种： 菊花链查询、计数器定时查询、独立请求 (1)菊花链查询方式
基本思想：总线上有三根线用于总线控制（BS-总线忙、BR-总线请求、 BG-总线允许）。BG从最高优先权的设备依次向最低优先权的设备串 行相连。如果BG到达的设备有总线请求，则BG信号就不再往下传，该 设备建立总线忙BS信号，表示它已获得了总线使用权。 优点：① 简单，只需几根线就能按一定优先次序实现总线裁决。 ② 易扩充设备。 缺点：① 不能保证公正性，即低优先级请求可能永远得不到允许。 ② 对电路故障敏感，即设备故障会影响到后面设备的操作。 ③ 菊花链的使用限制了总线速度（习题4）。
– 总线标准
• ISA / EISA / VL / PCI / VME / Multibus
– 总线结构
• 单总线结构 / 多总线结构
2
南京大学计算机系 多媒体技术研究所 袁春风
7.1 计算机的部件和功能
部件的互连 部件的外部特征 部件的功能
• CPU ：指令执行和数据加工 • MM ：存放指令和数据 • I/O：输入数据和指令，输出运算结果
南京大学计算机系 多媒体技术研究所 袁春风
7.3.1 总线的基本概念
• 总线的数据传输方式 总线的数据传输方式有：串行、并行
– 串行传输：在数据线上按位进行传输，只需一根数据线，线 路成本低，适合于远距离数据传输。
• 连接慢速设备 、近年也出现了中高速串行总线。如：P1394，可传 输多媒体信息。 • 波特率：每秒钟通过信道传输的码元数.也称码元传输速率，单位为 位/秒（b/s）。 • 可分为同步和异步两种方式。
19
南京大学计算机系 多媒体技术研究所 袁春风
7.3.2 总线设计要素- 总线裁决-集中式
常用的集中裁决方式有以下三种： 菊花链查询、计数器定时查询、独立请求 (1)菊花链查询方式
基本思想：总线上有三根线用于总线控制（BS-总线忙、BR-总线请求、 BG-总线允许）。BG从最高优先权的设备依次向最低优先权的设备串 行相连。如果BG到达的设备有总线请求，则BG信号就不再往下传，该 设备建立总线忙BS信号，表示它已获得了总线使用权。 优点：① 简单，只需几根线就能按一定优先次序实现总线裁决。 ② 易扩充设备。 缺点：① 不能保证公正性，即低优先级请求可能永远得不到允许。 ② 对电路故障敏感，即设备故障会影响到后面设备的操作。 ③ 菊花链的使用限制了总线速度（习题4）。
– 总线标准
• ISA / EISA / VL / PCI / VME / Multibus
– 总线结构
• 单总线结构 / 多总线结构
2
南京大学计算机系 多媒体技术研究所 袁春风
7.1 计算机的部件和功能
部件的互连 部件的外部特征 部件的功能
• CPU ：指令执行和数据加工 • MM ：存放指令和数据 • I/O：输入数据和指令，输出运算结果
计算机组成原理第7章习题指导
第7章 指 令 系 统例7.1 假设指令字长为16位，操作数的地址码为6位，指令有零地址、一地址、二地址三种格式。
（1）设操作码固定，若零地址指令有P 种，一地址指令有Q 种，则二地址指令最多有几种？（2）采用扩展操作码技术，若二地址指令有X 种，零地址指令有Y 种，则一地址指令最多有几种？解:（1）根据操作数地址码为6位，则二地址指令中操作码的位数为16 – 6 – 6 = 4。
这4位操作码可有24=16种操作。
由于操作码固定，则除去了零地址指令P 种，一地址指令Q 种，剩下二地址指令最多有16 – P – Q 种。
（2）采用扩展操作码技术，操作码位数可变，则二地址、一地址和零地址的操作码长度分别为4位、10位和16位。
可见二地址指令操作码每减少一种，就可多构成26种一地址指令操作码；一地址指令操作码每减少一种，就可多构成26种零地址指令操作码。
因二地址指令有X 种，则一地址指令最多有()6422×−X 种。
设一地址指令有M 种，则零地址指令最多有()[]664222×−×−M X 种。
根据题中给出零地址指令有Y 种，即()[]664222×−×−=M X Y则一地址指令 ()664222−×−×−=Y X M例7.2 设相对寻址的转移指令占3个字节，第一字节为操作码，第二、三字节为相对位移量（补码表示），而且数据在存储器中采用以低字节地址为字地址的存放方式。
每当CPU 从存储器取出一个字节时，即自动完成 (PC) + 1 → PC 。
（1）若PC 当前值为240（十进制），要求转移到290（十进制），则转移指令的第二、三字节的机器代码是什么？（2）若PC 当前值为240（十进制），要求转移到200（十进制），则转移指令的第二、三字节的机器代码是什么？解：（1）PC 当前值为240，该指令取出后PC 值为243，要求转移到290，即相对位移量为290 –243 = 47，转换成补码为2FH 。
计算机组成原理课件第07章
用于改变程序执行顺序，如条件 转移、无条件转移等。
02
控制器设计原理
控制器基本功能与组成
控制器的基本功能
按照预定顺序改变主电路或控制电路的接线和改变电路中电阻值来控制电动机 的启动、调速、制动和反向的主令装置。
控制器的组成
由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成，是 发布命令的“决策机构”，即完成协调和指挥整个计算机系统的操作。
计算机组成原理课件第07章
• 指令系统概述 • 控制器设计原理 • 存储器层次结构 • 输入输出系统概述 • 总线技术原理及应用 • 计算机组成原理课程总结与展望
01
指令系统概述
指令系统基本概念
01
02
03
指令
计算机执行某种操作的命 令，是程序员用来控制计 算机的基本手段。
指令系统
一台计算机中所有指令的 集合，反映了计算机的基 本功能。
指令类型与功能
数据传送类指令
用于在寄存器之间、寄存器与内 存之间传送数据。
算术运算类指令
用于执行加、减、乘、除等算术 运算。
逻辑运算类指令
用于执行与、或、非等逻辑运算 。
系统控制类指令
用于管理计算机系统资源，如内 存分配、中断处理等。
输入输出类指令
用于与外部设备交换数据，实现 数据的输入和输出。
程序控制类指令
指令格式
指令的表示形式，通常由 操作码和操作数地址码两 部分组成。
指令格式与寻址方式
指令格式
包括操作码、地址码等部分，用 于表示指令的操作性质和操作对
象。
寻址方式
确定操作数有效地址的方式，包括 立即寻址、直接寻址、间接寻址等。
寻址空间
指令能够访问的存储空间范围，与 计算机的地址结构和寻址方式有关。
02
控制器设计原理
控制器基本功能与组成
控制器的基本功能
按照预定顺序改变主电路或控制电路的接线和改变电路中电阻值来控制电动机 的启动、调速、制动和反向的主令装置。
控制器的组成
由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成，是 发布命令的“决策机构”，即完成协调和指挥整个计算机系统的操作。
计算机组成原理课件第07章
• 指令系统概述 • 控制器设计原理 • 存储器层次结构 • 输入输出系统概述 • 总线技术原理及应用 • 计算机组成原理课程总结与展望
01
指令系统概述
指令系统基本概念
01
02
03
指令
计算机执行某种操作的命 令，是程序员用来控制计 算机的基本手段。
指令系统
一台计算机中所有指令的 集合，反映了计算机的基 本功能。
指令类型与功能
数据传送类指令
用于在寄存器之间、寄存器与内 存之间传送数据。
算术运算类指令
用于执行加、减、乘、除等算术 运算。
逻辑运算类指令
用于执行与、或、非等逻辑运算 。
系统控制类指令
用于管理计算机系统资源，如内 存分配、中断处理等。
输入输出类指令
用于与外部设备交换数据，实现 数据的输入和输出。
程序控制类指令
指令格式
指令的表示形式，通常由 操作码和操作数地址码两 部分组成。
指令格式与寻址方式
指令格式
包括操作码、地址码等部分，用 于表示指令的操作性质和操作对
象。
寻址方式
确定操作数有效地址的方式，包括 立即寻址、直接寻址、间接寻址等。
寻址空间
指令能够访问的存储空间范围，与 计算机的地址结构和寻址方式有关。
计算机组成原理第7章作业答案PPT培训课件
虚拟存储器
一种将内存和外存统一管理的技术，使得用 户无需关心物理内存和外存的界限，方便程 序的编写和运行。
04 指令系统
指令格式与寻址方式
指令格式
指令格式包括操作码和地址码两部分，操作 码表示指令的操作类型，地址码表示操作数 所在内存单元的地址。
寻址方式
寻址方式是指确定操作数所在内存单元地址 的方式，包括直接寻址、间接寻址、寄存器
要点二
指令优化
为了提高指令执行效率，可以采用多种优化技术，如流水 线技术、分支预测、动态调度等。其中流水线技术可以将 指令执行过程划分为多个阶段，并行处理多个指令；分支 预测可以预测分支指令的执行路径，减少分支带来的时间 开销；动态调度可以根据指令的特性动态调整指令执行顺 序，提高指令的并行度。
05 中央处理器
重点与难点回顾
重点回顾
该部分对本章的重点内容进行了回顾，包括计算机组成 原理的基本概念、计算机系统的层次结构、指令系统、 中央处理器、存储器等。
难点回顾
该部分对本章的难点内容进行了回顾，包括计算机组成 原理的实现细节、指令执行的时序控制、流水线技术等 。
学习建议与展望
学习建议
该部分给出了一些学习建议，包括如何加深对计算机 组成原理的理解、如何提高解题能力等。
寻址、基址寻址和变址寻址等。
指令集与指令的功能
指令集
指令集是计算机中所有指令的集合，包括算术运算、 逻辑运算、控制转移等指令。
指令的功能
指令的功能是指指令所能完成的操作类型，如加法、 减法、乘法、除法、逻辑运算、控制转移等。
指令执行流程与优化
要点一
指令执行流程
指令执行流程包括取指令、解码、执行、访存和写回等阶 段，其中取指令阶段是从内存中取出指令并存放到CPU的 指令寄存器中；解码阶段是将指令操作码转换成相应的控 制信号；执行阶段是完成指令所描述的操作；访存阶段是 访问内存以获取操作数；写回阶段是将结果写回到内存或 寄存器中。
计算机组成原理第7章2指令系统
ISA定义及重要性
定义
指令集架构（ISA）是计算机硬件与软件之间的接口，它定义了计算机可以执行的所 有指令的格式和功能。
重要性
ISA是计算机系统设计的核心，它直接影响了计算机的性能、功耗、代码密度、 兼容性以及安全性等方面。
常见ISA类型及其特点
特点
指令功能复杂，指令数量多，使用微程序控制技术实现。
第三代计算机
第四代计算机
中小规模集成电路代替晶体管，采用半导 体存储器，高级语言得到发展，操作系统 出现。
大规模和超大规模集成电路代替中小规模 集成电路，采用大规模集成电路存储器， 微处理器和微型计算机出现。
指令系统分类及特点
01
复杂指令集（CISC）
02
精简指令集（RISC）
指令数量多且复杂，包括许多不常用 的特殊指令和复杂的寻址方式。
典型指令系统介绍
包括x86、ARM、MIPS等典型指令 系统的特点和应用。
未来发展趋势预测
指令系统的融合与统一
随着计算机体系结构的发展，未来可能会出现更加通用的指令集架构， 以适应不同应用场景的需求。
指令系统的优化与创新
针对特定应用领域，如人工智能、大数据等，未来可能会涌现出更加 高效、创新的指令系统。
指令执行
根据操作码和操作数执行相应的操作，如算术运算、逻辑运算、数据传输等。
结果写回
将执行结果写回到寄存器或存储器中。
流水线技术原理及应用
流水线技术原理
将一条指令的执行过程拆分成多个阶段，每个阶段由不同的 硬件部件完成，使得多条指令可以并行执行，提高处理器的 吞吐率。
流水线技术应用
在现代处理器中广泛应用，如超标量处理器、超线程技术等 ，通过增加流水线的深度和宽度，提高处理器的并行度和效 率。
计算机组成原理第七章
⑸ 控制器采用组合逻辑控制，不用微程序控制； ⑹ CPU中设计多个通用寄存器。
本章小结
1. 指令的一般格式
2. 寻址方式
指令格式: 操作码 操作数地址
固定长度
零地址
可变长度
一地址
（操作码扩展） 二地址
三地址
寄存器寻址：寄存器直接寻址、寄存器间接寻址
主存寻址
直接寻址 变址寻址 寄存器间址
间接寻址 基址寻址 堆栈寻址
（2）若采用扩展操作码技术，若二地址指令有X种，零地址 指令有Y种，则一地址指令最多有几种？
7.2 操作数类型和操作类型
7.2.1 操作数类型
地 址：指令中为了获得操作数，可看作无符 号整数。
数 字：包括定点数、浮点数和十进制数。 字 符：包括单字符、字符串和文本。 逻辑数：逻辑数形式上与数值数据无区别，但 逻辑数n位间无数值和位权关系，运算时按位进行。
﹕ 111111
000000 000001
﹕ 111111
？条 零地址指令
总结：二地址格式的指令操作码每减少一种，就可多构成 2n（n为操作数地址码的长度）种一地址指令操作码，以 此类推。
例：假设指令字长为16位，操作数地址码为6位，指令有零 地址、一地址、二地址三种格式
（1）设操作码固定，若零地址指令有P种，一地址指令有Q 种，则二地址指令最多有几种？
7.1 机器指令 指令的一般格式：
操作码字段 地址码字段
操作码 ：表示指令的操作性质，即指令要 完成的功能。
地址码 ：指出操作数的地址，即指令操 作对象所在的位置。
7.1.1 地址码字段（）
指令地址码字段的格式通常按给出的操作数地址 的个数进行安排。常用的有以下格式。
1、三地址指令
本章小结
1. 指令的一般格式
2. 寻址方式
指令格式: 操作码 操作数地址
固定长度
零地址
可变长度
一地址
（操作码扩展） 二地址
三地址
寄存器寻址：寄存器直接寻址、寄存器间接寻址
主存寻址
直接寻址 变址寻址 寄存器间址
间接寻址 基址寻址 堆栈寻址
（2）若采用扩展操作码技术，若二地址指令有X种，零地址 指令有Y种，则一地址指令最多有几种？
7.2 操作数类型和操作类型
7.2.1 操作数类型
地 址：指令中为了获得操作数，可看作无符 号整数。
数 字：包括定点数、浮点数和十进制数。 字 符：包括单字符、字符串和文本。 逻辑数：逻辑数形式上与数值数据无区别，但 逻辑数n位间无数值和位权关系，运算时按位进行。
﹕ 111111
000000 000001
﹕ 111111
？条 零地址指令
总结：二地址格式的指令操作码每减少一种，就可多构成 2n（n为操作数地址码的长度）种一地址指令操作码，以 此类推。
例：假设指令字长为16位，操作数地址码为6位，指令有零 地址、一地址、二地址三种格式
（1）设操作码固定，若零地址指令有P种，一地址指令有Q 种，则二地址指令最多有几种？
7.1 机器指令 指令的一般格式：
操作码字段 地址码字段
操作码 ：表示指令的操作性质，即指令要 完成的功能。
地址码 ：指出操作数的地址，即指令操 作对象所在的位置。
7.1.1 地址码字段（）
指令地址码字段的格式通常按给出的操作数地址 的个数进行安排。常用的有以下格式。
1、三地址指令
计算机组成原理教案(第七章)
中央部分是CPU和主存，通过总线与第二层的适配器(接口) 部件相连，第三层是各种外围设备控制器，最外层则是外围 设备。
外围设备可分为输入设备、输出设备、外存设备、数据通信 输入设备、输出设备、外存设备、 输入设备 设备和过程控制设备几大类。 设备和过程控制设备
显示器 1.分辨率和灰度级
分辨率是指显示器所能表示的像素个数 分辨率
7.4.5 磁盘存储器的技术指标
找道完成后至磁道上需要访问的信息到达磁头下的时间， 称为等待时间 等待时间
平均等待时间和磁盘转速有关，它用磁盘旋转一周所需时间 一半来表示。 的一半 一半
7.7.2 CD-ROM光盘
★ 只读型光盘 主要用作计算机外存储器，
8.1.2 信息交换方式
外围设备的I/O控制方式分类及特点： （1） 程序查询方式：CPU的操作和外围设备的操作能 够同步，而且硬件结构比较简单 （2） 程序中断方式：一般适用于随机出现的服务，且 一旦提出要求应立即进行，节省了CPU的时间，但硬件结 构相对复杂一些。除非计算机等待数据 ， 其它时候不能输 除非计算机等待数据， 除非计算机等待数据 入数据。 入数据。 （3） 直接内存访问（DMA）方式：数据传输速度很高 ，传输速率仅受内存访问时间的限制。需更多硬件，适用 于内存和高速外设之间大批交换数据的场合。 （4） 通道方式：可以实现对外设的统一管理和外设与 内存之间的数据传送，大大提高了CPU的工作效率。 外围处理机方式：通道方式的进一步发展，基本上独立于 主机工作，结果更接近一般处理机。
(1)∵ 刷新所需带宽=分辨率×每个像素点颜色深度×刷新速率 ∴ 1024×768×3B×72/s=165888KB/s=162MB/s 刷存总带宽应为162MB/s×100/50=324MB/s
外围设备可分为输入设备、输出设备、外存设备、数据通信 输入设备、输出设备、外存设备、 输入设备 设备和过程控制设备几大类。 设备和过程控制设备
显示器 1.分辨率和灰度级
分辨率是指显示器所能表示的像素个数 分辨率
7.4.5 磁盘存储器的技术指标
找道完成后至磁道上需要访问的信息到达磁头下的时间， 称为等待时间 等待时间
平均等待时间和磁盘转速有关，它用磁盘旋转一周所需时间 一半来表示。 的一半 一半
7.7.2 CD-ROM光盘
★ 只读型光盘 主要用作计算机外存储器，
8.1.2 信息交换方式
外围设备的I/O控制方式分类及特点： （1） 程序查询方式：CPU的操作和外围设备的操作能 够同步，而且硬件结构比较简单 （2） 程序中断方式：一般适用于随机出现的服务，且 一旦提出要求应立即进行，节省了CPU的时间，但硬件结 构相对复杂一些。除非计算机等待数据 ， 其它时候不能输 除非计算机等待数据， 除非计算机等待数据 入数据。 入数据。 （3） 直接内存访问（DMA）方式：数据传输速度很高 ，传输速率仅受内存访问时间的限制。需更多硬件，适用 于内存和高速外设之间大批交换数据的场合。 （4） 通道方式：可以实现对外设的统一管理和外设与 内存之间的数据传送，大大提高了CPU的工作效率。 外围处理机方式：通道方式的进一步发展，基本上独立于 主机工作，结果更接近一般处理机。
(1)∵ 刷新所需带宽=分辨率×每个像素点颜色深度×刷新速率 ∴ 1024×768×3B×72/s=165888KB/s=162MB/s 刷存总带宽应为162MB/s×100/50=324MB/s