项目二一位十进制加法计算器的逻辑电路设计与制作
设计一个一位十进制加减法++数字电路课程设计报告
课程设计报告课程：微机系统与接口课程设计学号：姓名：班级：教师：******大学计算机科学与技术学院设计名称：设计一个一位十进制加减法器日期：2010年1月 23日设计内容：1、0-9十个字符和“+”“-”分别对应一个按键，用于数据输入。
2、用一个开关控制加减法器的开关状态。
3、要求在数码显示管上显示结果。
设计目的与要求：1、学习数字逻辑等电路设计方法，熟知加减法器、编码器、译码显示的工作原理及特点；2、培养勤奋认真、分析故障和解决问题的能力。
设计环境或器材、原理与说明：环境：利用多功能虚拟软件Multism8进行电路的制作、调试，并生成文件。
器材：74LS283或者4008， 4个异或门（一片74LS86）（减法）；74LS08，3输入或门（加法）设计原理:图1二进制加减运算原理框图分析：如图1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。
设计过程（步骤）或程序代码：实验电路：1:减法电路的实现：（1）：原理：如图1所示（如下），该电路功能为计算A-B。
若n位二进制原码为N原，则与它相对应的补码为N补=2n-N原，补码与反码的关系式为N补=N反+1，A-B=A+B补-2n=A+B反+1-2n(2)：因为B○+1= B非，B○+0=B，所以通过异或门74LS86对输入的数B求其反码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。
加法器相加的结果为：A+B反+1，(3)：由于2n=24=(10000)2,相加结果与相2n减只能由加法器进位输出信号完成。
当进位输出信号为1时，它与2n的差为0；当进位输出信号为0时，它与2n差值为1，同时还要发出借位信号。
《数字电子技术》项目化教学研究
《数字电子技术》项目化教学研究摘要:在《数字电子技术》的项目化教学过程中，以项目中的实际电子产品为教学载体，整合学生应该掌握的所有数字电子技术知识点。
每一项目都要求学生完成一个实际的产品或功能部件，要完成这一项目，学生必须完成若干项目任务，而每一任务的技能目标和知识目标，都对学生有着明确的要求。
学生首先应明确学习任务，然后学习与任务相关的知识点，在主动完成项目任务的过程中，学生一边做，一边学，在做中学，在学中做，这样在实际动手制作电路的过程中自然掌握了应掌握的数字电子技术知识点。
关键词:数字电子技术项目化教学课程设计《数字电子技术》课程是高职院校电子信息类专业的一门核心的专业基础课，课程内容承上启下，《数字电子技术》之前所开课程是《电路分析》和《模拟电子技术》，后续课程是《单片机应用》和《传感器技术》等专业核心课程。
本文试图通过几个典型的数字电路设计与制作项目，对《数字电子技术》课程的核心知识点进行有机整合，对教学进行综合化的项目化教学改革。
努力培养、激发学生的学习兴趣，提高学生的学习效率。
同时教师也要不断提高自己的专业素养，增强自己的项目课程引导能力。
通过项目化学习，学生应掌握数字电子技术的基本概念、基本电路、基本分析方法和基本实验技能；应能用所学知识对数字电路进行安装、测试和调试；还能利用所学知识对电路进行正确分析，并能解决相应电路问题，具备一定的综合分析及设计能力。
1 《数字电子技术》项目化教学课程设计在《数字电子技术》的教学中，我以项目中的实际电子产品为中心，始终围绕项目任务进行数电课程的项目化教学工作。
引导学生主动学习、整合应该掌握的所有数电知识点并进行相关实践。
通过项目化教学的手段要努力的把理论教学和实践教学有力的统一且融合起来，真正把职业教育中的能力和素质教育落到实处。
在教学的过程中，要注意利用学生课内和课外两条主线，相当多的东西是学生独立在课外时间完成，正常上课时间老师要起到引导和答疑的作用。
设计一个一位十进制加减法++数字电路课程设计报告
课程设计报告课程：微机系统与接口课程设计学号：姓名：班级：教师：******大学计算机科学与技术学院设计名称：设计一个一位十进制加减法器日期：2010年1月 23日设计内容：1、0-9十个字符和“+”“-”分别对应一个按键，用于数据输入。
2、用一个开关控制加减法器的开关状态。
3、要求在数码显示管上显示结果。
设计目的与要求：1、学习数字逻辑等电路设计方法，熟知加减法器、编码器、译码显示的工作原理及特点；2、培养勤奋认真、分析故障和解决问题的能力。
设计环境或器材、原理与说明：环境：利用多功能虚拟软件Multism8进行电路的制作、调试，并生成文件。
器材：74LS283或者4008， 4个异或门（一片74LS86）（减法）；74LS08，3输入或门（加法）设计原理:图1二进制加减运算原理框图分析：如图1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。
设计过程（步骤）或程序代码：实验电路：1:减法电路的实现：（1）：原理：如图1所示（如下），该电路功能为计算A-B。
若n位二进制原码为N原，则与它相对应的补码为N补=2n-N原，补码与反码的关系式为N补=N反+1，A-B=A+B补-2n=A+B反+1-2n(2)：因为B○+1= B非，B○+0=B，所以通过异或门74LS86对输入的数B求其反码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。
加法器相加的结果为：A+B反+1，(3)：由于2n=24=(10000)2,相加结果与相2n减只能由加法器进位输出信号完成。
当进位输出信号为1时，它与2n的差为0；当进位输出信号为0时，它与2n差值为1，同时还要发出借位信号。
项目2一位加法计算器的设计与制作
根据编码的概念，编码器的输入端子数N和输出端子数n应满足 如下关系：
N
≤
2
n
编码器按编码方式不同，可分为普通编码器和优先编码器。按 输出代码的种类不同，又可分为二进制编码器和二-十进制编码器等。
图2-3 三位二进制普通编码器的逻辑图
1．普通编码器 普通编码器的特点是在任一时刻，只允许输入一个编码信号， 否则输出发生混乱。如图2-3所示的电路是用与非门及非门组成的 三位二进制普通编码器的逻辑图。该电路的输入端子数为7，输出 端子数为3。
[项目实施]
工作任务 名称一位加法Biblioteka 算器的设计与制作元器件选择
仪器设备 1．直流稳电源 2．万用表 3．面包板（或者印制电路板和电烙 铁） 4．集成电路测试装置（配16脚和14脚的集成电路插座） 5．示波 器
序 号
型号规 个 序号 名称 型号规格 个数 格 数 6×6×1 2套， 显示译码 按键S1～ 0mm 1 18 5 74LS48 2 器IC6、 S9 （标注 IC7 个 1～9） LED显示 LG5011A 编码器IC1、 2 74LS147 2 6 2 器IC8、 IC2 H IC9 名称 3 六反相器 IC3、IC4 74LS04 2 7 编码器限 流电阻R 1kΩ 18
74LS147的功能见表2-3所示。 表2-3 74LS147的功能表
3．编码器的应用 74LS148优先编码器的功能扩展。 【例2-1】 用两片74LS148优先编码器扩展成为16线-4线优先 译码器。 解设16线-4线优先编码器的编码输入端为 I15 ~ I 0 ，二进制代码 的输出端为 Y ~ Y 0 。
该编码器任何时刻都不允许有两个或两个以上输入信号同时 请求编码，否则输出将发生混乱。
十进制加法器
十进制加法器引言十进制加法器是一种用于实现十进制数字相加的电路或程序。
在计算机科学和数字电路设计中，十进制加法器是一项重要的基础技术。
本文将介绍十进制加法器的原理、实现方法以及应用领域。
原理十进制加法器的原理是根据十进制加法规则，将两个十进制数的各位依次相加，并将进位传递到下一位上。
具体步骤如下：1.从个位开始，将两个加数的个位相加，得到个位的和以及进位；2.将两个加数的十位和上一步的进位相加，得到十位的和以及进位；3.重复上述步骤，直到所有位上的数字相加完成。
实现方法1. 数字电路实现十进制加法器可以通过数字电路来实现。
常用的实现方法有传统的加法器和带有进位预测（Carry Look Ahead）的加法器。
传统的十进制加法器由10个全加器（Full Adder）组成，其中每个全加器用于相加两位数的一个位以及传递进位。
全加器的输入包括两个加数和上一位的进位，输出包括该位的和以及进位。
带有进位预测的十进制加法器通过预测进位的方式，减少了计算过程中需要的级数和门延时，从而提高了运算速度。
这种加法器通过先计算进位的状态，然后再求和，实现了进位和求和两个部分的并行计算。
2. 数字模拟实现除了数字电路外，十进制加法器还可以通过计算机程序来实现。
使用编程语言如C、C++、Python等编写程序，可以模拟实现十进制加法器的功能。
在程序中，加数和被加数通常被表示为数组形式，每个元素代表一位数字。
通过循环迭代相加各位，并考虑进位的情况，可以得到相加的结果。
3. 软硬件结合实现在实际应用中，十进制加法器常常通过软硬件结合的方式来实现。
利用FPGA（Field Programmable Gate Array）等可编程硬件，可以灵活地设计和实现十进制加法器的功能。
通过编写硬件描述语言（HDL）如Verilog或VHDL来描述加法器的原理和功能，然后通过FPGA编程工具进行编译和实现。
这种方法可以同时发挥硬件的并行计算能力和软件的灵活性。
浅谈两位十进制加法器的设计
浅谈两位十进制加法器的设计十进制加法器是一种常见的逻辑电路，用于对两个十进制数字进行加法运算。
在设计过程中，人们通常会考虑以下几个方面：1.系统架构在设计十进制加法器时，可以采用并行加法器（Parallel Adder）或串行加法器（Serial Adder）的架构。
众所周知，并行加法器的速度比串行加法器快，但它需要更多的硬件资源。
因此，在实际应用中，需要根据具体要求权衡两者的优缺点。
2.加法器的规模加法器的规模取决于要处理的十进制数字的位数。
在设计过程中，需要根据输入位数确定所需的逻辑门数量。
通常情况下，采用四位二进制加法器设计十进制加法器是较常见的选择。
通过级联多个四位二进制加法器即可实现较大规模的十进制加法器。
3.输入电路在设计十进制加法器时，需要确定输入电路。
输入电路可以通过开关、触发器等设计实现，以将输入的十进制数字转换为适合加法运算的二进制码。
这样，加法器就可以接收二进制数作为输入。
4.输出电路设计十进制加法器的另一个重要方面是输出电路的设计。
输出电路将加法器的结果从二进制码转换为十进制数字，以便用户理解。
通常，输出电路采用BCD码（二进制编码十进制）来表示结果。
BCD码将四个二进制位编码为一个十进制数，其范围为0~95.进位处理在十进制加法运算中，进位处理是一个关键问题。
当两个位相加时，如果产生进位，则需要将进位加到下一位。
因此，对于加法器的设计来说，进位的处理是一个重要的方面。
传统的加法器使用了全加器电路，该电路可以处理进位问题。
在设计中，需要合理地使用全加器电路，确保正确处理进位。
6.测试和验证设计完十进制加法器后，需要进行测试和验证。
验证的主要目的是确认加法器在不同情况下的输出是否准确。
可以通过创建测试用例，模拟各种输入和运算来验证加法器的正确性。
总结起来，设计十进制加法器需要考虑系统架构、加法器规模、输入电路、输出电路、进位处理等多个方面。
合理的设计能够提高加法器的效率和准确性。
课程设计-十进制加法计算器设计
课程设计(论文)任务书电气学院电力系统专业12（1 ）班一、课程设计(论文)题目：十进制加法计算器设计二、课程设计(论文)工作自2015年1 月12 日起至2015 年1月16 日止。
三、课程设计(论文) 地点: 电气学院机房10-303四、课程设计(论文)容要求：1．课程设计的目的（1）综合运用单片机原理及应用相关课程的理论知识和实际应用知识，进行单片机应用系统电路及程序设计，从而使这些知识得到进一步的巩固，加深和发展；（2）熟悉和掌握单片机控制系统的设计方法，汇编语言程序设计及proteus 软件的使用；（3）通过查阅图书资料、以及书写课程设计报告可提高综合应用设计能力，培养独立分析问题和解决问题的能力。
2．课程设计的容及任务课程设计容:利用单片机及一些外围电路设计一个简易的十进制加法计算器，硬件电路设计大概主要包括：键盘电路，显示电路以及复位电路和晶振电路。
软件方面的设计主要包括：LED显示程序设计、数值送显示缓存程序设计、读键子程序设计、运算程序的设计。
课程设计任务：设计一个键盘显示装置，键盘上除了定义0~9共10个数字键外，还要相应的功能健，其它键不定义无响应。
利用此系统可分别输入十进制被加数和加数，实现两个数相加并将结果以十进制形式显示出来。
3.课程设计说明书编写要求（1）设计说明书用A4纸统一规格，论述清晰，字迹端正，应用资料应说明出处。
（2）说明书容应包括（装订次序）：题目、目录、正文、设计总结、参考文献等。
应阐述整个设计容，要重点突出，图文并茂，文字通畅。
（3）报告容应包括方案分析;方案对比;整体设计论述;硬件设计（电路接线，元器件说明，硬件资源分配）;软件设计（软件流程，编程思想，程序注释，）调试结果;收获与体会;附录（设计代码放在附录部分，必须加上合理的注释）（4）学生签名：2015年1月16 日课程设计(论文)评审意见（1）总体方案的选择是否正确；正确（）、较正确（）、基本正确（）（2）程序仿真能满足基本要求；满足（）、较满足（）、基本满足（）（3）设计功能是否完善；完善（）、较完善（）、基本完善（）（4）元器件选择是否合理；合理（）、较合理（）、基本合理（）（5）动手实践能力；强（）、较强（）、一般（）（6）学习态度；好（）、良好（）、一般（）（7）基础知识掌握程度；好（）、良好（）、一般（）（8）回答问题是否正确；正确（）、较正确（）、基本正确（）、不正确（）（9）程序代码是否具有创新性；全部（）、部分（）、无（）（10）书写整洁、条理清楚、格式规；规（）、较规（）、一般（）总评成绩优（）、良（）、中（）、及格（）、不及格（）评阅人：年月日摘要随着社会科技的发展和进步，计算器因其功能强大而早已成为人们日常生活中必不可少的工具，最简单的计算器就能实现简单的加减乘除运算，这让人们免去了复杂的计算过程，大大提高了工作效率。
10进制加法计数器课程设计
10进制加法计数器课程设计⽬录第1章前⾔ (1)1.1 摘要 (1)1.2 设计⽬的 (1)1.3 设计内容及要求 (1)第2章设计⽅案 (2)2.1 系统框图 (2)2．2主要芯⽚功能介绍 (2)2.2.1 四位⼆进制计数器74191介绍 (2)2.2.2七段显⽰译码器7448介绍 (3)2.3 ⼯作原理 (4)第3章硬件设计 (5)3.1 单元电路设计 (5)3.2 总硬件电路图 (7)第4章仿真与试验 (8)4.1 仿真结果 (8)4.2 调试中遇到的问题 (8)第5章结论和体会 (9)第6章参考⽂献 (10)第1章前⾔1.1 摘要在数字电路技术的课程中，计数器的功能是记忆脉冲的个数,它是数字系统中应⽤最⼴泛的基本时序逻辑构件。
计数器在微型计算机系统中的主要作⽤就是为CPU和I/O设备提供实时时钟，以实现定时中断、定时检测、定时扫描、定时显⽰等定时控制，或者对外部事件进⾏计数。
⼀般的微机系统和微机应⽤系统中均配置了定时器/计数器电路，它既可当作计数器作⽤，⼜可当作定时器使⽤，其基本的⼯作原理就是"减1"计数。
计数器：CLK输⼊脉冲是⼀个⾮周期事件计数脉冲，当计算单元为零时，OUT输出⼀个脉冲信号，以⽰计数完毕。
本⼗进制加法计数器是基于74191芯⽚⽽设计的，其有两个按钮，⼀个起加⼀的作⽤，另⼀个起清零的作⽤，还有⼀个两位的数字管显⽰。
当检测到有加⼀键按下时，会⾃动加⼀，并将在数码管上显⽰。
当检测到有清零键按下时，数码管上显⽰清零。
该⼗进制加法计数器⽤途⼴泛，在各种⽐赛中能够当计分器使⽤，这样⽐赛得分更加清晰1.2 设计⽬的1、综合运⽤相关课程中所学到的理论知识去独⽴完成某⼀设计课题；2、学习⽤集成触发器构成计数器的⽅法；3、进⼀步熟悉常⽤芯⽚和电⼦器件的类型及特性，并掌握合理选⽤器件的原则；5、初步了解电路设计、仿真的过程和⽅法；4、锻炼分析问题解决问题的能⼒；1.3 设计内容及要求1、具有10进制计数功能；2、设置外部操作开关，控制计数器的直接清零、加⼀功能；3、计时器为10进制加法计数，加⼀键每按⼀次加⼀；4、具有显⽰功能；5、并⽤相关仿真软件对电路进⾏仿真。