基于FPGA的频率计的文献综述
基于单片机和FPGA的任意频率发生器设计【文献综述】
毕业设计开题报告电子信息工程基于单片机和FPGA的任意频率发生器设计1前言单片机诞生于20世纪70年代末，经历了SCM、MCU、SoC三大阶段。
目前单片机渗透到我们生活的各个领域，几乎很难找到哪个领域没有单片机的踪迹。
导弹的导航装置，飞机上各种仪表的控制，计算机的网络通讯与数据传输，工业自动化过程的实时控制和数据处理，广泛使用的各种智能IC卡，民用豪华轿车的安全保障系统，录象机、摄象机、全自动洗衣机的控制，以及程控玩具、电子宠物等等，这些都离不开单片机。
更不用说自动控制领域的机器人、智能仪表、医疗器械了。
因此，单片机的学习、开发与应用将造就一批计算机应用与智能化控制的科学家、工程师。
单片机又称单片微控制器,它不是完成某一个逻辑功能的芯片,而是把一个计算机系统集成到一个芯片上。
概括的讲：一块芯片就成了一台计算机。
它的体积小、质量轻、价格便宜、为学习、应用和开发提供了便利条件。
同时，学习使用单片机是了解计算机原理与结构的最佳选择。
单片机内部也用和电脑功能类似的模块，比如CPU，内存，并行总线，还有和硬盘作用相同的存储器件，不同的是它的这些部件性能都相对我们的家用电脑弱很多，不过价钱也是低的，一般不超过10元即可......用它来做一些控制电器一类不是很复杂的工作足矣了。
我们现在用的全自动滚筒洗衣机、排烟罩、VCD等等的家电里面都可以看到它的身影！......它主要是作为控制部分的核心部件。
[9-13]直接数字频率合成（简称DDS）是一种新的频率合成技术，同传统的直接频率合成（DS），锁相环间接频率合成（PLL）方法相比，它具有很多优点，如频率切换时间短，频率分辨率高，相位变化连续，容易实现对输出信号的多种调制等。
近几年来，疙瘩芯片制造厂商都继续推出各种各样的高性能，多功能的DDS 专用芯片，为电路设计者提供了多种选择，满足了工程的实际需要。
但DDS专用芯片确实固定的，使用不灵活。
二用FPGA设计的DDS电路只需要改变FPGA 中的ROM数据，DDS就可以产生任意波形，而且FPGA芯片要比专用DDS专用芯片便宜很多倍。
计算机毕业论文_基于FPGA的等精度频率计的设计与实现
目录前言．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．1 第一章 FPGA及Verilog HDL．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．2 1.1 FPGA简介．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．2 1.2 Verilog HDL 概述．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．2 第二章数字频率计的设计原理．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．3 2.1 设计要求．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．3 2.2 频率测量．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．3 2.3．系统的硬件框架设计．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．4 2.4系统设计与方案论证．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．5 第三章数字频率计的设计．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．8 3.1系统设计顶层电路原理图．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．8 3.2频率计的VHDL设计．...．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．9 第四章软件的测试．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．15 4.1测试的环境——MAX+plusII．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．15 4.2调试和器件编程．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．15 4.3频率测试．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．16基于FPGA的等精度频率计的设计与实现摘要：本文详细介绍了一种基于FPGA的高精度频率计。
基于FPGA的等精度频率计设计
基于FPGA的等精度频率计设计摘要频率计是实验室和科研、生产中最常用的测量仪器之一。
本文介绍了一种基于FPGA 芯片设计的等精度频率计。
对传统的等精度测量方法进行了改进，采用SOPC设计技术和基于NIOS II嵌入式软核处理器的系统设计方案，通过在FPGA芯片上配置NIOS II 软核处理器进行数据运算处理，利用液晶显示器对测量的频率进行实时显示，可读性好。
整个系统在一片FPGA芯片上实现，系统测量精度高，实时性好，具有灵活的现场可更改性。
本频率测量仪是以Altera公司生产的CycloneII系列EP2C35F672C6器件为核心实现高精度计数功能。
整个电路采用模块化设计，调试制作方便。
经过仿真并下载验证，能够实现等精度测频功能，频率测量范围为1HZ--200MHZ。
关键词：等精度，频率计，FPGA，SOPC，NiosIIDesign of Equal Precision Frequency MeterBased on FPGAABSTRACTFrequency meter is one of the most commonly used measuring instruments which can be used in laboratory, scientific research and production . An equal precision frequency meter designed with FPGA is introduced in this article. It adopts Very-High-Speed Integrated Circuit HardwareDescription Language to implement function module in frequency meter base on traditional frequency measurement. SOPC designing technique and system designing plan based on Nios II soft core CPU are used in the design. It also adopts Niosll soft core CPU as data processing unit, uses LCD 1602 equipment to display frequency in real- time. The whole system is in the realization of a FPGA chip. So it has a high- precision measurement, real- time and flexible change of scene.The frequency meter is based on CycloneII EP2C35F672C6 Altera device as the core to achieve high-precision counting. Because of the modular design of this circuit, it is facilitate to debug. After the simulation, and downloads the confirmation, can realize equal-precision frequency measurement function. Frequency measurement scope is 1--200MHZ.KEY WORDS：equal precision measurement, frequency meter, FPGA, SOPC, NiosII目录摘要 (I)ABSTRACT (II)1 绪论 (1)1.1 课题提出的背景 (1)1.2 课题选择意义 (1)2 EDA及其开发平台简介 (3)2.1 EDA的具体开发流程 (3)2.1.1设计输入 (3)2.1.2综合 (3)2.1.3 适配 (4)2.1.4 仿真 (4)2.1.5 编程下载和硬件测试 (4)2.2简介NIOS II IDE (4)2.2.1工程管理器 (5)2.2.2 编辑器和编译器 (6)2.2.3调试器 (6)2.2.4闪存编程器 (7)3 课题方案选择 (8)3.1 频率测量方案选择 (8)3.1.1 直接测频法 (8)3.1.2 间接测频法 (8)3.1.3 等精度测频 (9)3.2 基于单片机的测频方案 (10)3.3 基于FPGA的测频方案 (11)4 基于FPGA等精度频率计的单元模块设计 (13)4.1 放大整形模块设计 (13)4.2 标准信号产生模块设计 (14)4.3 FPGA芯片模块设计 (14)4.3.1 D型触发器的设计 (15)4.3.2 计数器的设计 (16)4.3.3 锁存器的设计 (19)4.3.4 NIOS II 软核CPU的设计 (20)IV4.4 LCD液晶显示模块 (23)5 系统综合及其测试 (24)5.1 放大整形模块 (24)5.2等精度计数模块 (24)5.3 整体系统 (25)5.4 软件编写与测试 (27)5.5 系统的扩展 (33)5.5.1 分频器设计 (33)5.5.2 选择器设计 (35)6 总结 (38)致谢 (39)参考文献 (40)基于FPGA的等精度频率计设计 11 绪论1.1 课题提出的背景现代数字系统的设计离不开各种先进的仪器，比如数字示波器、逻辑分析仪、频谱分析仪、信号发生器、数字频率计等。
基于FPGA的数字频率计的设计
1200 引言电子技术中,频率是最基本的参数之一,且与许多电参量的测量方案、测量结果都有十分密切的关系。
数字频率计是电子测量与仪表技术最基础的电子仪器之一,是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。
与传统的频率计相比,数字频率计具有精度高、测量范围大、可靠性好等优点,是频率测量的重要手段之一。
1 设计方案工作原理1.1 系统方案1.1.1 宽带通道放大器方案一:OPA690固定增益直接放大。
由于待测信号频率范围广,电压范围大,故选用宽带运算放大器OPA69,5V双电源供电,对所有待测信号进行较大倍数的固定增益。
对于输入的正弦波信号,经过OPA690的固定增益,小信号得到放大,大信号削顶失真,所以均可达到后级滞回比较器电路的窗口电压。
方案二:基于VCA810的自动增益控制(AGC)。
AGC电路实时调整高带宽压控运算放大器VCA810的增益控制电压,通过负反馈使得放大后的信号幅度基本保持恒定。
尽管方案一中的OPA690是高速放大器,但是单级增益仅能满足本题基本部分的要求,而在放大高频段的小信号时,增益带宽积的限制使得该方案无法达到发挥部分在频率和幅度上的要求[1]。
方案二中采用VCA810与OPA690级联放大,并通过外围负反馈电路实现自动增益控制。
该方案不仅能够实现稳定可调的输出电压,而且可以解决高频小信号单级放大时的带宽问题。
故采用基于VCA810的自动增益控制方案。
1.1.2 脉冲整形电路因为输入脉冲信号幅度值不固定,当幅值较小时无法进入FPGA进行频率的测量,故采用轨至轨高速比较器TLV3501,响应时间为4.5ns,输出高电平5V,输出低电平0V,这样无需AGC放大即可进入FPGA进行频率测量。
1.1.3 主控电路方案一:采用诸如MSP430、STM32等传统单片机作为主控芯片。
单片机在现实中与FPGA连接,建立并口通信,完成命令与数据的传输。
方案二:在FPGA内部利用逻辑单元搭建片内单片机Avalon,在片内将单片机和测量参数的数字电路系统连接,不连接外部接线[2]。
基于FPGA的高精度频率计设计
基于FPGA的高精度频率计设计摘要频率计是一种应用非常广泛的电子仪器，也是电子测量领域中的一项重要内容，而高精度的频率计的应用尤为广泛。
目前宽范围、高精度数字式频率计的设计方法大都采用单片机加高速、专用计数器芯片来实现。
传统的频率测量利用分立器件比较麻烦，精度又比较低，输入信号要求过高，很不利于高性能场合应用。
本论文完成了高精度数字频率计硬件设计和软件设计。
该数字频率计主要包括FPGA和单片机两大部分。
其中FPGA部分又可分为数据测量模块、FPGA和单片机接口模块、FPGA和数码管动态扫描部分。
FPGA部分采用verilog语言编写了电路的各模块电路，选用了当前比较流行的EDA开发软件Quartus II作为开发平台，所有模块程序均通过了编译和功能仿真验证。
对测频系统的设计流程、模型的建立和仿真做出了具体详细的研究，验证了该系统的正确性。
单片机部分采用C51编写了控制软件。
本设计中以FPGA器件作为系统控制的核心，其灵活的现场可更改性，可再配置能力，对系统的各种改进非常方便，在不更改硬件电路的基础上还可以进一步提高系统的性能。
关键词：频率计，单片机，FPGA，电子设计自动化Design of High-accuracy Digital Frequency MeterBased on FPGAABSTRACTFrequency meter is a kind of electronic instrument applied widely. A kind of high-accuracy digital frequency meter is designed based on FPGA in this paper.At present extends the scope,the high accuracy digital frequency meter's design method to use the monolithic integrated circuit to add, the special-purpose counter chip mostly to realize high speed.The design of system hardware and system software is accomplished in the paper. System consists of FGPA and MCU. The circuit based on FPGA includes following some parts: data acquisition module, interface between FPGA and MCU, module scanning number tube. Every circuit module is realized by verilog.The platform of development is Quartus II and all modules procedure is demonstrated by compiling and simulation. Detailed research of design flow, model establishment and system simulation is done. The correctness of the system is demonstrated. The software based on MCU is programmed by C51.In this design takes the systems control by the FPGA component the core, its nimble scene alterability, may dispose ability again, is convenient to system's each kind of improvement, in does not change in hardware circuit's foundation also to be possible to further enhance system's performance.The system has the advantage of high-accuracy and convenience. It’s practicability of frequency meter is well.KEY WORDS: Frequency meter, MCU, FPGA, electronic design automation目录摘要........................................................................................................................................ I ABSTRACT .............................................................................................................................. I I 第1章绪论 (1)1.1研究背景及意义 (1)1.2国内外研究现状 (1)1.2.1 频率计的测量方法 (1)1.3EDA技术简介 (3)1.4本论文内容及安排 (4)第2章频率测量方法与原理 (6)2.1直接测频法 (6)2.2利用电路的频率特性进行测量 (7)2.2.1 电桥法测频 (8)2.2.2 谐振法测频 (8)2.2.3 频率—电压转换法测频 (8)2.3等精度测量法 (8)2.4本章小结 (10)第3章系统总体设计方案 (11)3.1频率计系统设计任务与分析 (11)3.1.1 频率计系统设计任务要求 (11)3.1.2 频率计系统设计任务分析 (11)3.2系统总体设计方案 (11)3.3FPGA内部功能模块设计 (12)3.4本章小结 (14)第4章系统的硬件电路设计 (15)4.1FPGA部分的硬件设计 (15)4.1.1 FPGA简介 (15)4.1.2 FPGA芯片的选型 (15)4.2单片机部分的硬件电路设计 (17)4.2.1 单片机的选型原则 (17)4.2.2 单片机控制电路的设计 (18)4.3外围电路设计 (19)4.3.1 键盘接口电路 (19)4.3.2 显示电路 (19)4.3.3 电源电路 (20)4.3.4 信号放大整形电路 (20)4.3.4 其它电路 (21)4.4本章小结 (22)第5章系统的软件设计 (23)5.1VERILOG HDL语言简介 (23)5.2QUARTUS II软件简介 (24)5.3基于EDA技术的设计方法 (25)5.3.1 自底向上的设计方法 (25)5.3.2 自顶向下的设计方法 (26)5.4FPGA内部功能模块设计 (26)5.4.1 D触发器模块 (27)5.4.2 32位高速计数器模块 (28)5.4.3 二选一选择器模块 (29)5.4.4 并—串转换接口模块 (31)5.4.5 串—并转换接口模块 (31)5.4.6 二进制数到8421BCD码转换模块 (32)5.4.7 LED动态扫描显示控制模块 (33)5.5单片机部分的软件设计 (35)5.6本章小结 (36)第6章结论 (37)致谢 (39)参考文献 (40)附录I 顶层原理图 (42)附录II VERILOG程序源代码 (43)基于FPGA的高精度频率计设计 1第1章绪论1.1 研究背景及意义在电子测量技术领域内，频率是一个最基本的参数。
基于fpga的数字频率计设计
基于FPGA的数字频率计设计随着科学技术的不断进步，数字电子技术在各个领域都得到了广泛的应用。
其中，FPGA（现场可编程门阵列）作为一种灵活、可编程、可重构的数字电路设备，具有较高的性能和灵活性，被广泛应用于数字信号处理、通信、图像处理等各个领域。
本篇文章将介绍基于FPGA的数字频率计设计。
一、概述数字频率计是一种用于测量信号频率的设备，可以方便快速地获取信号的频率信息。
传统的数字频率计通常采用微处理器或专用集成电路来实现，但是这些方案在某些应用场景下存在着局限性。
使用FPGA来设计数字频率计，既可以充分利用FPGA的灵活性和并行性，又可以实现高性能和低功耗的设计。
二、基于FPGA的数字频率计设计原理基于FPGA的数字频率计主要通过计数器和时钟信号来实现。
其设计原理可以分为以下几个步骤：1. 时钟信号同步：通过FPGA内部的PLL（锁相环）模块，可以实现时钟信号的同步和稳定。
2. 信号输入：将待测信号输入FPGA，可以通过外部接口或模拟输入模块实现。
3. 计数器设计：利用FPGA内部的计数器模块，对输入信号进行计数，从而获取信号的频率信息。
4. 频率计算：根据计数器的计数值和时钟信号的周期，可以计算出输入信号的频率信息。
三、基于FPGA的数字频率计设计实现基于上述原理，可以利用FPGA内部的逻辑资源，设计出一个高性能的数字频率计。
具体实现步骤如下：1. 确定输入信号的接口：选择适合的输入接口，可以是数字信号接口、模拟信号接口或者通用IO口。
2. 设计计数器模块：根据待测信号的频率范围和精度要求，设计合适的计数器模块，可以结合FPGA的时钟管理模块实现高精度计数。
3. 编写频率计算算法：根据计数器得到的计数值和时钟信号的周期，设计频率计算算法，可以采用移位运算、累加运算等实现高效的频率计算。
4. 实现显示与输出：设计合适的显示模块和输出接口，将测得的频率信息在显示屏或者外部设备上进行输出。
四、基于FPGA的数字频率计设计应用基于FPGA的数字频率计设计可以广泛应用于各种领域，如通信、测控、仪器仪表等。
基于FPGA的数字频率计的设计
基于FPGA的数字频率计的设计摘要：数字频率计（FREQ）是一种用于计算信号频率的设备。
本文提出了一种基于FPGA的数字频率计的设计方案，使用Verilog HDL实现了数字频率计，可以实现输入信号频率的测量和显示。
该数字频率计的设计具有快速响应、低延迟、高精度的特点，并且适用于各种频率范围的输入信号。
关键词：数字频率计；FPGA；Verilog HDL；测量；显示；精度1. 简介数字频率计是一种用于测量信号频率的设备，广泛应用于电子、通信、计算机等领域。
传统的频率计一般采用模拟电路实现，但其精度和速度有限，且易受到噪声和温度等因素的影响，难以应用于高精度和高速测量。
随着FPGA技术的不断发展，基于FPGA的数字频率计逐渐成为一种新的解决方案。
2. 设计方案本文提出了一种基于FPGA的数字频率计的设计方案，使用Verilog HDL实现了数字频率计，可以实现输入信号频率的测量和显示。
数字频率计的核心是计数器，通过计数器来测量输入信号的周期，并计算出信号的频率。
本设计方案采用了高速计数器的设计思路，具体步骤如下：(1) 输入信号经过芯片引脚电路，进入FPGA芯片。
(2) FPGA内置的输入输出模块将输入信号进行采样和滤波处理，得到纯净的数字信号。
(3) 数字信号经过计数器进行计数，计数值存储在计数器的寄存器中。
(4) 计数值经过时钟分频和计算，得到输入信号的周期和频率。
(5) 输入信号的频率通过显示模块在数码管或LCD显示屏上显示，同时可以通过按键或旋转编码器进行设置和控制。
3. 实验结果本设计方案采用ALTERA CYCLONE III系列FPGA芯片，频率范围从1Hz到50MHz，精度为0.01Hz。
实验结果表明，数字频率计响应速度快，延迟较低（约为100ns），精度高（误差小于0.1%），同时可以适应各种信号频率范围的测量。
4. 总结本文提出了一种基于FPGA的数字频率计的设计方案，采用了高速计数器的设计思路，具有快速响应、低延迟、高精度的特点，并且适用于各种频率范围的输入信号。
基于FPGA的数字频率计--2012021750--陈嘉明
华南师范大学课程论文题目：基于FPGA的数字频率计院（系）：物理与电信工程学院专业：电子与通信工程学生姓名：陈嘉明学号：2012021750指导老师：周卫星基于FPGA的数字频率计摘要介绍了一种运用FPGA开发软件QuartusⅡ设计的数字频率计。
使用Verilog HDL硬件描述语言编程，该数字频率计能够准确的测量1Hz~ 50MHz脉冲信号, 测量误差较小。
关键词: 数字频率计FPGA Verilog HDL引言频率测量是电子测量领域里的一项重要内容，而高精度频率计的应用尤为广泛。
目前，宽范围、高精度数字式频率计的设计方法大都采用单片机加高速、专用计数器芯片来实现。
本文设计的高精度频率计除了对被测信号的整形部分、键输入和最后的数码显示部分必须用硬件实现以外，其余全部采用Verilog HDL编程设计，并下载在一片FPGA(Field Programmable Gates Array——现场可编程门阵列)芯片上，整个系统非常精简，并能够达到同样的技术指标。
根据不同的需要还可以重新编程下载，进行升级。
FPGA 器件作为系统控制的核心，其灵活的现场可更改性，可再配置能力，对系统的各种改进非常方便，在不更改硬件电路的基础上还可以进一步提高系统的性能。
具有高速、精确、可靠、抗干扰性强和现场可编程等优点。
设计原理本文设计了一个数字频率计的模型，其接口信号如图1所示。
图1数字频率计模型方框图数字频率计设计框图如图1 所示, 主要由分频器、测量频率控制电路、十进制计数器、寄存器、液晶驱动等六个模块组成。
当系统正常工作时,系统时钟经分频得到1Hz;标准方波信号, 作为频率测量控制电路的输人信号,用1S的时间使能计数器计数,将结果保存到锁存器, 就可以保证输出显示稳定。
将计数值转换为ASCII码，采用LCD1602显示待测信号的频率。
设计内容一）源程序1. 分频计数模块本模块主要是把50M的信号分频为1hz和1/1.2khz。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
文献综述
一．课题来源及研究的目的和意义
数字频率计已经广泛应用于高科技等产品上面，可以不无夸张的说没有不包含有频率计的电子产品。
我国的CD、VCD、DVD和数字音响广播等新技术已开始大量进入市场；而在今天这些行业中都必须用到频率计。
到今天频率计已开始并正在向智能、精细方向的发展，因此系统对电路的要求越来越高，传统的集成电路设计技术已经无法满足性能日益提高的系统要求。
在信息技术高度发展的今天，电子系统数字化已成为有目共睹的趋势。
从传统的应用中小规模芯片构成系统到广泛地应用单片机，直至今天FPGA/CPLD在系统设计中的应用，电子技术已迈入一个全新的阶段。
而在电子技术中，频率是最基本的参数之一，而信号的频率往往与测量方案的制定、测量结果都有十分密切的关系，所以测频率方法的研究越来越受到重视。
数字频率计属于时序电路，它主要由具有记忆功能的触发器构成。
在计算机及各种数字仪表中，都得到了广泛的应用。
在CMOS电路系列产品中，数字频率计是用量最大、品种很多的产品，是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。
EDA技术是面向解决电子系统最基本最底层硬件实现问题的技术，通过设计输入编辑、仿真、适配、下载实现整个系统硬件软件的设计过程。
通过EDA技术设计者不但可以不必了解硬件结构设计, 而且将使系统大大简化, 提高整体的可靠性，再加上其设计的灵活性使得EDA技术得以快速发展和广泛应用。
二、主要研究内容
1、研究内容
数字频率计用于对方波、正弦波、三角波的测量，并将结果用十进制数字显示，本设计的应达到的技术指标有：
1)频率测量范围：10HZ~100MHZ；
2)测量分辨率：1HZ；
3)测量通道灵敏度：50mVpp；
4)通道输入阻抗：不小于100KΩ；
5)测量误差：±1；
2、测量方案
（1）测频原理选择
目前常用测量频率原理有三种：直接测量频率方法、直接与间接测量相结合
的方法和多周期同步测量法。
直接测量法是通过测量标准闸门时间内待测信号的脉冲数而计算出待测信号频率的，它误差大，但电路简单；直接与间接测量相结合的方法及多周期同步测量法测量精度高，但电路复杂。
直接测量法电路简单，不需要很复杂的调试过程，其测量的关键是在秒控制信号，如果有高精度的秒控制信号，其测量误差可做到很小，因此采用直接测量法比较合理和可行（2）测频方案选择
频率计的设计大致可分为三种方案：
方案一：采用小规模数字集成电路制作
被测信号经过放大整形变换为脉冲信号后加到主控门的输入端，时基信号经控制电路产生闸门信号送至主控门，只有在闸门信号采样期间输入信号才通过主控门，若时基信号周期为T，进入计数器的输入脉冲数为N，则被信号的测频率其频率F=N/T。
方案二：采用单片机为控制中心进行测频控制
单片机技术比较成熟，功能也比较强大，被测信号经放大整形后送入测频电路，由单片机对测频电路的输入信号进行处理，得出相应的数据送至显示器显示。
采用这种方案优点是成熟的单片机技术、运算功能较强、软件编程灵活、自由度大、设计成本也较低、缺点是显而易见的，在传统的单片机设计系统中必须使用许多分立元件组成单片机的外围电路，整个系统显得十分复杂，并且单品机的频率不能做的很高，使得测量精度大大降低。
方案三：采用FPGA作为控制中心的数字频率计
FPGA的结构灵活，其逻辑单元、可编程内部连线和I/O单元都可以由用户编程，可以实现任何逻辑功能，满足各种设计需求，其速度快、功耗低，通用性强，特别适用于复杂系统的设计。
利用VHDL（超高速集成电路硬件描述语言) 工业标准硬件描述语言, 采用自顶向下( Top to Down)和基于库( Library- based)的设计, 设计者不但可以不必了解硬件结构设计, 而且将使系统大大简化, 提高整体的性能和可靠性。
通过三种方案的比较发现，方案三为数字频率计设计的最佳选择方案
（3）三角波、正弦波的测量
由于输入的信号可以是正弦波，三角波。
而后面的闸门或计数电路要求被测信号为矩形波，所以需要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成矩形波。
在整形之前由于不清楚被测信号的强弱的情况。
所以在通过整形之前通过放大衰减处理。
当输入信号电压幅度较大时，通过输入衰减电路将电压幅度降低。
当输入信号电压幅度较小时，前级输入衰减为零时若不能驱动后面的整形电路，则调节输入放大的增益，使被测信号得以放大。
三、数字频率计的设计
在本次设计中，采用FPGA作为数字频率计的控制中心，通过测量标准闸门时间内待测信号的脉冲数而计算出待测信号频率的。
根据频率定义，测量1 s内被测信号经过的周期数即为该信号的频率。
因此，本设计应主要解决三个问题：产生一个标准的时钟信号作为闸门信号；在闸门信号有效时间范围内对输入的信号进行计数；对所得的数据进行处理，并将其显示。
针对上述问题，可以通过以下方法解决：依靠脉冲发生器产生的标准时钟信号，产生1s的闸门信号，当测频控制信号发生器电路产生的1s 的闸门信号为有效电平状态时，开始计算被测信号的周期数，当闸门信号回到无效电平状态时其值即为所求频率，将得到的结果保存到锁存器并转换成相应的能够在七段数码显示管上可以显示的十进制结果。
这样，在数码显示管上便能看到计数结果。
采用VHDL语言设计一个复杂的电路系统, 运用自顶向下的设计思想, 将系统按功能逐层分割的层次化设计方法进行设计。
在顶层对内部各功能块的连接关系和对外的接口关系进行了描述, 而功能块的逻辑功能和具体实现形式则由下一层模块来描述。
根据频率计的系统原理框图，如图1所示。
图1 频率计的系统原理框图
运用自顶向下的设计思想, 编程时分别对控制、计数、锁存、译码等电路模块进行VHDL文本描述,使每个电路模块以及器件都以文本的形式出现,然后通过编译、波形分析、仿真、调试来完善每个器件的功能。
单个器件制作完成后, 然后将它们生成库文件,并产生相应的符号,最后用语言将各个已生成库文件的器件的各个端口连接在一起,从而形成了系统主电路的软件结构。
在上述工作的基础上,再进行波形分析、仿真调试便完成整个软件设计。
当系统正常工作时, 脉冲发生器提供的1 Hz 的输入信号, 经过测频控制信号发生器进行信号的变换, 产生计数信号, 被测信号通过信号整形电路产生同频率的矩形波, 送入计数模块, 计数模块对输入的矩形波进行计数, 将计数结果送入锁存器中, 保证系统可以稳定显示数据, 显示译码驱动电路将二进制表示的计数结果转换成相应的能够在七段数码显示管上可以显示的十进制结果。