广东海洋大学微机原理与接口复习提纲
(word完整版)微机原理及接口技术期末复习资料重点归纳,文档
微机重点总结第一章计算机中数的表示方法：真值、原码、反码〔-127—+127〕、补码〔 -128— +127〕、BCD 码，1000 的原码为 -0，补码为-8，反码为 -7。
ASCII 码：7 位二进制编码，空格20，回车 0D，换行 0A，0-9〔30-39〕，A-Z〔41-5A〕，a-z〔61-7A〕。
模型机结构介绍1、程序计数器PC： 4 位计数器，每次运行前先复位至0000，取出一条指令后PC自动加 1，指向下一条指令；2、储藏地址存放器MAR：接收来自 PC 的二进制数，作为地址码送入储藏器；3、可编程只读储藏器PROM4、指令存放器 IR：从 PROM接收指令字，同时将指令字分别送到控制器CON和总线上，模型机指令字长为8 位，高 4 位为操作码，低 4 位为地址码〔操作数地址〕；5、控制器 CON：〔1〕每次运行前 CON先发出 CLR=1，使有关部件清零，此时 PC=0000，IR=0000 0000；〔2〕CON有一个同步时钟输出，发出脉冲信号 CLK到各部件，使它们同步运行；〔3〕控制矩阵 CM 依照 IR 送来的指令发出 12 位控制字， CON=C P E P L M E R L I E I L A E A S U E U L B I O；6、累加器 A：能从总线接收数据，也能向总线送数据，其数据输出端能将数据送至 ALU进行算数运算〔双态，不受 E门控制〕；7、算数逻辑部件 ALU：当 S U=0 时，A+B，当 S U =1 时，A-B；8、存放器 B：将要与 A 相加或相减的数据暂存于此存放器，它到 ALU的输出也是双态的；9、输出存放器 O：装入累加器 A 的结果；10、二进制显示器D。
中央办理器CPU：PC、IR、CON、ALU、A、B；储藏器：MAR、PROM；输入 / 输出系统： O、D。
执行指令过程：指令周期〔机器周期〕包括取指周期和执行周期，两者均为3 个机器节拍〔模型机〕，其中，取指周期的3 个机器节拍分别为送地址节拍、读储藏节拍和增量节拍。
微机原理与接口技术复习提纲 2016版
《微机原理与接口技术》复习提纲
注意事项：本复习提纲只给出较难理解的部分，其余部分复习课本！
一、8086 微处理器
1、8086 是一种单片微处理芯片，其内部数据总线的宽度是 16 位，外部数据总线宽度也是 16 位，
片内包含有控制计算机所有功能的各种电路。8086 地址总线的宽度为 20 位，有 1MB（220 个存储单元）
例：PUSH AX ；将 AX 内容压栈
执行操作：（SP）-1←高字节 AH
（SP）-2←低字节 AL
(SP)←（SP）- 2
注意进栈方向是高地址向低地址发展。`
② 弹出指令 POP
POP dest
例：POP BX ；将栈顶内容弹至 BX
执行操作：（BL）←（SP）
（BH）←（SP）+1
（SP）←（SP）+2
2) 目的操作数必须是一个 16 位的通用寄存器。
例：LEA BX，[SI+10H]
设：（SI）=1000H
则执行该指令后，（BX）=1010H
注意以下二条指令差别：
LEA BX，BUFFER
MOV BX，BUFFER
前者表示将符号地址为 BUFFER 的存储单元的偏移地址取到 BX 中;后者表示将 BUFFER 存储单元
要求：两操作数中必须有一个在寄存器中；
操作数不能为段寄存器和立即数；
源和目地操作数类型要一致。
举例： XCHG AX，BX
XCHG [2000]，CL
2、输入输出指令
只限于用累加器 AL 或 AX 来传送信息。
功能: (累加器)←→I/O 端口
（1） 输入指令 IN
格式:
IN acc,PORT ;PORT 端口号 0～255H
微机原理及接口复习提纲
第1章绪论1.二进制、十进制、八进制、十六进制整数小数之间的转换；2.十进制数的8421BCD码表示以及数字和字母的ASCII码；3.带符号数的原码、反码和补码表示以及给定位数补码表示范围；4.冯.依曼结构计算机的组成以及工作原理；5.微型计算机的组成；6.微处理器、微型计算机和微型计算机系统三者之间联系和区别。
第2章8086CPU1.8086、8088CPU数据线、地址线数目以及内存和I/O端口寻找空间的大小；2.8086CPU由哪两部分组成；3.8086CPU内部有哪些寄存器以及各自作用；4.8086CPU标志寄存器有哪些标志位以及各自的含义；5.8086CPU引脚（p28-31中的1、2、3、4、5、、8、、18）作用；6.8086系统中存储器分段原因，逻辑地址和物理地址的转换，默认段地址和偏移地址寄存器规定，堆栈的设置和操作;7.8086CPU有哪两种工作模式及它们的工作特点；第3章8086的寻址方式和指令系统1.什么是寻址方式？8086有哪些寻址方式？2.数据传送类指令MOV、PUSH、POP、XCHG、IN、OUT、LEA，算术运算类指令ADD、ADC、INC、SUB、DEC、CMP，逻辑运算指令和移位指令，控制转移指令等指令的含义及使用。
8086开关中断指令3.段超越前缀第4章汇编语言程序设计1.指令语句和伪指令语句的组成以及它们的区别；2.各种运算符的作用；（逻辑运算符、算术运算符、SEG、OFFSET、DUP、PTR、$）3.段定义语句SEGMENT、ENDS,段分配语句ASSUME,过程定义语句PROC、ENDP变量定义语句，等值伪指令EQU的使用，其他常用伪指令如DB,DW；4.完整汇编语言程序的框架以及返回操作系统的方法；5.汇编语言上机的过程，各个阶段生成文件后缀名（图4.1）6.DOS功能调用的方法和1、2、9号功能的使用；7.统计数列中正数、负数以及0的个数，找出数列中的最大值、最小值以及求和和平均值，大小写字母的转换，利用查表指令进行数据的变换。
微机原理与接口技术复习提纲
第4章
1、数据的7种寻址方式，包括指令的格式， 指令的正误判断（课后作业） 2、操作数的四种类型 3、指令系统，包括指令的格式，功能以及 ADD,SUB,CMP,TEST对标志位的影响。
第5章
1、伪指令（END,SEGMENT,ENDS,ASSUME)， 完整汇编语言源程序的结构。 2、数据定义伪指令（DB，DW）的格式， 数据、字符串变量的定义，？的用法，复 制操作符DUP的用法。 3、汇编源程序调试步骤。 4、DOS系统功能调用方法。（P188）
第7章
1、I/O接口的作用 2、接口与端口的概念，端口的类型（数据 口，状态口，控制口），CPU与外设交换 的三种信息 3、I/O端口的两种编址方式，各自的特点 4、查询传送方式的传送过程 5、8086的中断系统，包括中断源的两种分 类，即外部中断和内部中断（或硬中断、 软中断）， CPU的与外部中断有关的引脚
第6章
1、存储器的分类 2、存储器芯片的存储容量的表示（能根据 芯片引脚计算出存储容量，也能根据容量 反推出地址引脚，数据引脚数目） 3、给出首地址，能根据芯片容量算出末地 址。 4、16位微型计算机系统中的存储器接口 （能根据硬件图，推算存储容量，存储器 芯片的地址范围）（P238例6.1、例6.2）
第3章
1、8086的两个独立功能部件的名称及功能。 2 、了解8086内部14个寄存器 3、标志寄存器中的状态标志位（OF、CF、 ZF、SF） 4、存储单元地址的表示方式？逻辑地址与 物理地址的换算？
5、8086的引脚中控制引脚的作用，（要求 的引脚有RD,WR,M/IO,INTA,,NMI,INTR)， 控制引脚高低电平所表示的状态或操作。 6、指令周期、总线周期和时钟周期的概念 及其关系。 7、堆栈操作原理（P51）
微机原理与接口技术-复习提纲扩展
微机原理与接⼝技术-复习提纲扩展《微机原理与接⼝技术》复习提纲题型及⽐例：填空题25%选择30%判断10%简答题25%综合、编程题10%第⼀章1、⼏种进制之间的相互转换第⼆章 80X86微处理器和体系结构1、计算机系统的组成及三总线计算机系统分：硬件和软件；硬件包括：控制器、存储器、外设三总线:地址总线、数据总线、控制总线，功能：⽤于cpu与外设进⾏地址、数据、状态的传递。
2、CPU的组成：控制器与运算器3、8086内部结构的两部分（EU和BIU）EU作⽤：执⾏指令；BIU作⽤：取指令。
重点是 8086 寄存器组寄存器分类：通⽤寄存器— AX，BX，CX，DX，BP，SI，DI（基址寄存器BP变址寄存器SI、DI）专⽤寄存器— IP，SP，FLAGS各寄存器的含义及作⽤FLAGS寄存器常⽤的标志位SF、OF、CF的含义IP：⽤于存放下⼀条指令的偏移地址。
SP：压栈，减2；出栈：加2；SF：符号标志位；SF=1，表⽰本次运算结果最⾼位为1；否则SF=0。
OF 溢出标志位OF=1表⽰本次运算结果溢出，否则OF=0;CF：进位标志位，CF=1表⽰本次运算中最⾼位有进位或者借位。
段寄存器— CS，DS，ES，SSCS：存放代码段起始地址；DS:存放数据段起始地址；ES：存放附加段起始地址；SS存放堆栈段起始地址AX，BX，CX，DX可作为16位⼜可拆分作为8位的寄存器4、存储器存储器的编址⽅式，存储单元的地址：：按照字节编址数在存储器中的存储格式：⼤部分数据以字节为单位表⽰，⼀个字存⼊存储器占有相继的⼆个单元：低位字节存⼊低地址，⾼位字节存⼊⾼地址。
字单元的地址采⽤它的低地址来表⽰。
同⼀个地址既可以看作字节单元地址，⼜可看作字单元地址，需要根据使⽤情况确定。
字单元地址：可以是偶数也可以是奇数8086CPU的地址线有多少？能寻址的存储器空间？8086CPU有20条地址线最⼤可寻址空间为220＝1MB物理地址范围从00000H～FFFFFH8086CPU将1MB空间分成许多逻辑段（Segment）每个段最⼤限制为64KB；段地址的低4位为0000B；这样，⼀个存储单元除具有⼀个唯⼀的物理地址外，还具有多个逻辑地址5、存储器分段和物理地址的形成：（1）在 8086/8088 系统中，存储器是分段组织的，存储器物理地址计算公式。
微机原理与接口复习提纲
微机原理与接口复习提纲一、单项选择题1.CPU与外设间数据传送的控制方式有( D)A.中断方式B.DMA方式C.程序控制方式D.以上三种都是2.8086 CPU内标志寄存器中的控制标志位占(C )A.9位B.6位C.3位D.16位3.CPU与I∕O设备间传送的信号有(D )A.数据信息B.控制信息C.状态信息D.以上三种都是4.8255A这既可作数据输入、出端口，又可提供控制信息、状态信息的端口是( D)A.B口B.A口C.A、B、C三端口均可以D.C口5.设串行异步通信的数据格式是：1个起始位，7个数据位，1个校验位，1个停止位，若传输率为1200，则每秒钟传输的最大字符数为(C )A.10个B.110个C.120个D.240个6.在数据传输率相同的情况下，同步字符传输的速度要高于异步字符传输，其原因是( D)A.字符间无间隔B.双方通信同步C.发生错误的概率少D.附加的辅助信息总量少7.采用高速缓存Cache的目的是(B )A.提高总线速度B.提高主存速度C.使CPU全速运行D.扩大寻址空间8.在中断方式下，外设数据输入到内存的路径是(D )A.外设→数据总线→内存B.外设→数据总线→CPU→内存C.外设→CPU→DMAC →内存D.外设→I∕O接口→CPU→内存9.CPU响应中断请求和响应DMA请求的本质区别是(B )A.中断响应靠软件实现B.响应中断时CPU仍然仍控制总线，而响应DMA请求时，CPU要让出总线C.速度慢D.控制简单10.堆栈的工作方式是(D )A.先进先出B.随机读写C.只能读出，不能写入D.后进先出11.指令MOV AX，[3070H]中源操作数的寻址方式为( D)A.寄存器寻址B.直接地寻址C.立即寻址D.间接寻址12.Reset信号到来后，8086 CPU的启动址为(C )A.00000HB.FFFFFHC.FFFF0HD.0FFFFH13.用3片8259A级联，最多可管理的中断是数( B)A.24级B.22级C.23级D.21级14．在8086 CPU内部，总线接口单元和执行单元两者的工作方式为（B）。
《微机原理与接口技术》总复习必备提纲
总复习 第7章 中断控制接口
第九章 并行接口电路
• 8255A的工作原理（全部都看） • 8255A的编程应用（ppt中前两个例题）
• 重点：控制字、工作方式、初始化程序、 编程应用
总复习 第7章 中断控制接口
预祝大家考试顺利！
第三章 8086/8088的指令系统
• 串操作指令（了解，其中数据串检索指 令可以不看） • 控制转移指令（1、无条件段内直接转移 指令1、段内直接过程调用指令5、过程 返回指令） • 条件转移指令 • 循环控制指令（1、LOOP指令） • 处理器控制类指令（1.标志位操作指令）
总复习 第7章 中断控制接口
总复习 第7章 中断控制接口
第一章 微机概述
• 进位计数制之间的转换 • 原码、反码、补码（掌握计算方法） • ASCII码（几个特殊的，如：数字、大小 写字母、回车、换行、ESC、空格） • 微机的基本结构（冯诺·依曼结构、总线）
总复习 第7章 中断控制接口
第二章 8086/8088微处理器
• 8284引脚（可不看） • 8086CPU在最大、最小模式下的典型配 置（可不看） • 读、写总线周期操作时序（理解即可） • 其余（掌握）
类别 无符号 数比较 测试
指令助记符 JA/JNBE JAE/JNB JB/JNAE JBE/JNA 带符号 JG/JNLE 数比较 JGE/JNL JL/JNGE 测试 JLE/JNG
测试条件 CF=0 AND ZF=0 CF=0 OR ZF=1 CF=1 AND ZF=0 CF=1 OR ZF=1 SF=OF AND ZF=0 SF=OF OR ZF=1 SF≠OF AND ZF=0 SF≠OF OR ZF=1
第七章 中断控制接口
《微机原理及接口技术》期末复习提纲
《微机原理及接口技术》（闭卷）期末复习提纲一、考试章节范围：考试范围大体为：教材第1-10章，为减轻大家复习负担，以下内容不用复习：第1章：1.2-1.6第2章：2.6第3章：3.2.1、3.2.2(五)第4章：4.1.1每个并行口的内部结构和工作原理第5章：无第6章：6.4、6.6第7章：7.2、7.3第8章：8.4第9章：9.2二、考试题型：A卷（期末试卷），考试时间90分钟一．填空题（20分）: 20空，每空1分（注意后面知识点中带红色标记的文字）二．选择题（10分）：10小题，每题1分三．综合题（10分）10空，每空1分考点1：指出给定汇编指令的寻址方式（注意题意是指源操作数还是目的操作数），5小题，每题1分考点2：指出给定汇编指令的错误，并改正，5小题，每题1分四．简答题（24分）：4小题，每题6分五．程序阅读填空题（20分）：2个小题，共10空，每空2分考点：给出两段完整的汇编程序和C51程序，要求指出其中某些语句的作用及整个程序的功能。
汇编程序：在片内RAM之间、或片外RAM之间、或片内与片外RAM之间进行N个数据的批量传送（3选1）。
C51程序：某并行口外接八个LED灯的控制，例如按键未按下时流水灯轮流点亮，流水时间可通过定时/计数器进行硬软件结合延时，按键一旦按下则通过中断函数实现八个灯同时闪烁多次。
六．编程题（16分）：1题，（要求编出完整的程序，汇编或C51任选）考点：给定单片机的晶振频率，利用定时/计数器工作于某给定方式，实现要求的延时，并通过中断方式由P1.0输出一方波。
具体包括定时/计数器和中断相关的寄存器（如TMOD、TCON、IE、IP等）的设置、计数初值的计算、定时器的初始化和启动、中断函数的编写、以及如何实现方波等。
B卷（补考试卷），考试时间90分钟和A卷题型、分值和考点均类似。
三、成绩比例：期末考试成绩：65％平时考勤、作业等：15％实验：20%四、各章需掌握的知识点：第1章单片机概述1.掌握单片机应用系统的开发过程（步骤：设计电路图→制作电路板→程序设计→硬软件联调→程序下载→产品测试）。
微机原理与接口技术复习提纲简
微机原理与接口技术复习提纲（简）复习要点第一章微型计算机基础1。
1 计算机中的编码与数的表示1.２微型计算机系统１。
3微型计算机的发展重点难点１、掌握计算机中编码和数的概念及数制之间的转换２、了解微型计算机系统的基本构成4、掌握微型计算机系统的性能指标5、了解微型计算机的发展第二章微处理器的结构2.１ 8086微处理器２．２ 80４86微处理器2．3 Penｔiｕm处理器2.4 双核处理器重点难点1、掌握８０８6/80486的内部结构及寄存器组、工作模式2、掌握８0８６/８04８6的引脚功能３、了解80８６／8048６的工作时序4、了解Ｐentｉum处理器的性能特点和内部结构５、了解双核处理器第三章指令系统3。
1 指令的格式3。
2 寻址方式３。
3 指令系统重点难点１、了解指令的概念2、掌握寻址方式3、了解指令对标志位的影响4、掌握算术运算逻辑运算指令对标志位的影响５、掌握主要常用指令功能第四章汇编语言及其程序设计4.1 程序设计语言概述4。
２汇编语言的语句格式４。
3 汇编语言中的符号、数据和表达式4。
4 宏指令４．5 DＯＳ功能调用与BIＯS功能调用重点难点1、掌握常用伪指令2、了解DOS、ＢＩＯS功能调用3、了解顺序程序、分支程序、循环程序、子程序的结构第五章存储器5。
1存储器的分类及性能指标５.2ＲOM存储器５.３RＡM存储器５.4 存储器扩展技术5．６虚拟存储器及其管理技术重点难点1、掌握存储器的分类和性能指标2、了解RＡM和ＲOM存储器技术3、掌握存储器的扩展技术4、高速缓存技术、虚拟存储器及其管理技术第六章中断技术6．1中断概述6.280X8６中断系统６.3 中断控制器８2５9Ａ及其应用重点难点1、了解中断的概念、分类和系统功能2、掌握中断的处理过程3、结合８０x8６的中断结构学会使用中断与在实模式下的调用4、会使用中断控制器82５9A第九章微机总线9。
1总线概述9。
２ＩSＡ总线９。
３PCＩ总线９.４通用串行总线USＢ9。
微机原理与接口接口技术--复习提纲
第一章微型计算机基础概论本章内容都需要学习1.1.1冯.诺依曼计算机的核心——存储程序的工作原理1.1.2计算机工作过程，就是执行程序的工作，取指令和执行指令的两个过程1.1.3微机系统组成，包括硬件和软件两个方面，其中硬件包括哪些（需要掌握）1.2.1二进制、十进制、十六进制的转换（考查）1.2.3计算机的二进制表示（浮点数不要求）1.2.4 BCD码和字符和数字的ASCII码（了解）1.3.二进制的算术运算（加减乘除）和逻辑运算（与门、或门、非门，74lS138译码器）（考查）1.4.1补码：正数的原码、反码、补码都是一致的，符号位为0；负数的原码，反码（符号位不变，其余为在原码基础上取反），补码（在反码的基础上加1）；补码换成真值，X=[[X]补]补1..4.2补码运算，[X+Y]补=[X]补+[Y]补[X-Y]补=[X]补+[-Y]补1.4.4 有符号数的表示范围与溢出（不考查）课外试题1.一个完整的计算机系统包括系统硬件和系统软件2.微处理器、微机、和微机系统之间的不同答：微处理器是构成微机的核心部件，通常由运算器和控制器的一块集成电路，具有执行指令和与外界交换数据的能力，也被称为CPU微机包括CPU、内存、存储器I/O接口电路等组合成的一个计算机物体微机系统包括硬件和软件能完成一定工作的一个系统课本试题1.数制转换，以下无符号数的转换（1）10100110B=（166）D=（A6）H（2）0.11B=（0.75）D（3）253.25=（11111101.01）B=（FD.4）H（4）1011011.101B=（5B.A）H=（10010001.00110 0010 0101）BCD2.原码和补码（1）X=-1110011B 原码11110011；补码10001101（2）X=-71D 原码11000111 ；补码10111001（3）X=+1001001B 原码01001001；补码010010013.符号数的反码和补码【10110101B】反=11001010B，补码11001011B4.补码运算【X+Y】补；【X-Y】补（1）X=-1110111B Y=+1011010B 【X】补=10001001；【Y】补=01011010B 【X+Y】补=【X】补+【Y】补=111000111B（2）X=56 Y=-21 【X】补=00111000B；【Y】补=11101011B【X+Y】补=【X】补+【Y】补=00100011B（3）X=-1101001B ，Y=-1010110B【X+Y】补=【X】补+【-Y】补=10010111B+01010110=11101101B5.译码器此题答案为Y1，跟课本有不同第二章微处理器与总线2.1 微处理器包括运算器、控制器、寄存器2.1.1 运算器由算术逻辑单元、通用或专用寄存器、内部总线2.1.2 控制器程序计数器、指令寄存器、指令译码器、时序控制部件、微操作控制部件2.2 8088/8086微处理器2.2.1 指令流水线，内存分段管理（了解）2.2.2 8088CPU的外部引脚及其功能（要了解最小模式下的方式，最大模式不作要求）2.2.3 8088CPU 的功能结构包含执行单元EU和总线接口单元BIU2.2.4 内部寄存器（需掌握）2.2.5 存储器的物理地址和逻辑地址、段寄存器2.3 8036微处理器（不考查）2.4 奔腾处理器（不考查）课本习题2.1 微处理器主要组成部分微处理器包括运算器、控制器、内部寄存器2.2 8088CPU中EU和BIU的主要功能，在执行指令时，BIU能直接访问存储器吗？可以，EU和BIU可以并行工作，EU需要的指令可以从指令队列中获得，这是BIU预先从存储器中取出并放入指令队列的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
微机原理与接口复习提纲一、单项选择题1.CPU与外设间数据传送的控制方式有( D)A.中断方式B.DMA方式C.程序控制方式D.以上三种都是2.8086 CPU内标志寄存器中的控制标志位占(C )A.9位B.6位C.3位D.16位3.CPU与I∕O设备间传送的信号有(D )A.数据信息B.控制信息C.状态信息D.以上三种都是4.8255A这既可作数据输入、出端口，又可提供控制信息、状态信息的端口是( D)A.B口B.A口C.A、B、C三端口均可以D.C口5.设串行异步通信的数据格式是：1个起始位，7个数据位，1个校验位，1个停止位，若传输率为1200，则每秒钟传输的最大字符数为(C )A.10个B.110个C.120个D.240个6.在数据传输率相同的情况下，同步字符传输的速度要高于异步字符传输，其原因是( A)A.字符间无间隔B.双方通信同步C.发生错误的概率少D.附加的辅助信息总量少7.采用高速缓存Cache的目的是(B )A.提高总线速度B.提高主存速度C.使CPU全速运行D.扩大寻址空间8.在中断方式下，外设数据输入到内存的路径是(D )A.外设→数据总线→内存B.外设→数据总线→CPU→内存C.外设→CPU→DMAC →内存D.外设→I∕O接口→CPU→内存9.CPU响应中断请求和响应DMA请求的本质区别是(B )A.中断响应靠软件实现B.响应中断时CPU仍然仍控制总线，而响应DMA请求时，CPU要让出总线C.速度慢D.控制简单10.堆栈的工作方式是(D )A.先进先出B.随机读写C.只能读出，不能写入D.后进先出11.指令MOV AX，[3070H]中源操作数的寻址方式为( D)A.寄存器寻址B.直接寻址C.立即寻址D.间接寻址12.Reset信号到来后，8086 CPU的启动地址为(C )A.00000HB.FFFFFHC.FFFF0HD.0FFFFH13.用3片8259A级联，最多可管理的中断数是( B)A.24级B.22级C.23级D.21级14．在8086 CPU内部，总线接口单元和执行单元两者的工作方式为（B）。
A、串行且同步B、并行但不同步C、并行且同步D、串行但不同步18．8253的计数器的最大计数初值是( D )A.65536B.FFFFHC.FFF0HD.0000H19．擦除EPROM中的信息可用的方式是（ C ）。
A、加12.5V电压B、加5V电压C、紫外线照射D、红外线照射20．某微机字长16位，其存储器容量为64KB，如果按字节编址，其寻址范围是( D )A.0～16K字B.0～32K字C.0～16KBD.0～64KB字21．在DMA方式下，将内存数据传送到外设的路径是( D )A.CPU→DMAC→外设B.内存→数据总线→外设C.内存→CPU→总线→外设D.内存→DMAC→数据总线→外设22．要使8253输出1个时钟周期（1CLK）宽度的负脉冲，可选择哪几种工作方式( D )A.方式2，4，0B.方式0，4，5C.方式2，4，5D.方式1，4，523．通常，中断服务程序中的一条CLI指令目的是( B )A.禁止低一级中断产生B.禁止所有可屏蔽中断C.禁止同级中断产生D.禁止高一级中断产生24．8086/8088CPU为了保证在有多个中断源的中断系统中，确定一个中断源并转入相应的中断服务程序，采用的方法是（ C ）。
A.中断向量B.向量中断C.优先排队D.并行工作25．若8086 CPU主频为5MHz，则其基本总线周期为( A )A.200nsB.500nsC.125nsD.250ns26．8255A的方式选择控制字为80H，其含义是(D )A. A、B、C口全为输入B. A口为输出，其他为输入C. A、B为方式0D. A、B、C口均为方式0，输出27. 对可编程接口芯片进行读/写操作的必要条件是(C )A.RD=0B.WR=0C.RD=0或WR=0D.CS=028.要管理64级可屏蔽中断，需要级联的8259A芯片数为( D )A. 4片B.8片C.10片D.9片29．CPU响应两个硬中段INTR和NMI时，相同的必要条件是（ B ）A：允许中断 B：当前指令执行结束C：总线空闲 D：当前访存操作结束30．已知SRAM2114芯片容量为1K×4位，若要组成16KB的系统存储器，则共需芯片数和组成的芯片组数为（ A ）。
（1）32和16；（2）16和32；（3）32和3；（4）16和1631．已知SRAM2114芯片容量为16K×1位，若需组成64KB的系统存储器，则组成的芯片组数和每个芯片组的芯片数为（ D ）。
（1）2和8；（2）1和16；（3）4和16；（4）4和832．若8086/8088系统采用单片8259A，其中断类型号为46H时，试问其中断矢量指针是（ B ）。
Ａ：１８４ＨＢ：１７８ＨＣ：１１８ＨＤ：２８０Ｈ33．8088CPU内部的数据总线有（ B ）条。
（1）8条；（2）16条；（3）20条；（4）32条34．若（AL）=0FH，（BL）=04H，则执行CMP AL，BL后，AL和BL的内容为（ A ）。
（1）OFH和04H；（2）0B和04H；（3）0F和0BH；（4）04和0FH35．在并行可编程电路8255中，8位的I/O端口共有（ C ）。
（1）1个；（2）2个；（3）3个；（4）4个36．可编程计数/定时器电路8253的工作方式共有（ D ）。
（1）3种；（2）4种；（3）5种；（4）6种37．在PC/XT中，NMI中断的中断矢量在中断矢量中的位置。
（ C ）A：是由程序指定的 B：是由ＤＯＳ自动分配的C：固定在０００８Ｈ开始的４个字节中D：固定在中断矢量表的表首二、填空题1.用2K×8的SRAM芯片组成32K×16的存储器，共需SRAM芯片____32______片，产生片选信号的地址需要____4______位2.在8086中，一条指令的物理地址是由_基地址左移四位与偏移地址______________相加得到的。
3.8086 CPU只在_和内存或I/O接口之间传输数据，以及填充指令队列_____________________________时，才执行总线周期。
4.从CPU的NMI引脚产生的中断叫做_非屏蔽中断_______，他的响应不受__IF____的影响。
5.中断类型码为15H的中断，其服务程序的入口地址一定存放在_54H、55H、56H、57H___________________四个连续的单元中，若这四个单元的的内容为：66H、50H、88H、30H，则其服务程序的入口地址为_3088：5066H___________________。
6.在8086系统中，最小模式下CPU通过_HOLD_________引脚接收DMA控制器的总线请求，而从__HLDA________引脚上向DMA控制器发总线请求允许。
7.设微机的地址总线为16位，其RAM存储器容量为32KB，首地址为4000H，且地址是连续的，则可用的最高地址是___BFFFH_________________。
8. CPU响应两个硬中段INTR和NMI时，相同的必要条件是（B）。
A、允许中断B、当前指令执行结束C、总线空闲D、当前访存结束9.设8253的计数器1的输入时钟频率为1MHz，以BCD码计数，要求该通道每隔5ms输出一个正跳变信号，则其方式控制字应为_________71H ___________。
10.若要可编程并行芯片8255A三个端口均作为输入口，则其方式选择控制字应为____________9BH________。
11. 类型码为_____16H________的中断所对应的中断向量存放在0000H：0058H 开始的4个连续单元中，若这4个单元的内容分别为_80H、70H、60H、50H________________，则相应的中断服务程序入口地址为5060H：7080H。
12. 如果8086 CPU对I∕O端口进行读操作，则至少应使_RD非、M/IO非、BHE 非__________________________三个控制信号有效。
13. SRAM靠_双稳态触发器____________存储信息，DRAM靠___电容器__________存储信息，为保证DRAM中内容不丢失，需要进行_周期性刷新________________操作。
14. CPU在指令的最后一个时钟周期检测INTR引脚，若测得INTR为_高电平_______且IF为___1______，则CPU在结束当前指令后响应中断请求。
15. 时钟周期是CPU的时间基准，它由计算机的__主频______________决定，若8086的时钟周期为250ns，则基本总线周期为__1us______________。
16. 系统堆栈是按__后进先出____________的原则工作的，堆栈指示器总是指向_当前栈顶的偏移地址_____________。
17. 从CPU的NMI引脚产生的中断叫做_非屏蔽中断_____，他的响应不受_IF_____的影响。
18. 8255A工作于方式1输入时，通过_INTR___________信号表示端口已准备好向CPU输入数据。
19. 设主片8259A的IR2上接有一从片，IR5上引入了一个中断申请。
那么初始化时，主、从片的ICW3分别是_03H、05H________________。
20. 8086管理着___1M_______的内存空间和_64K________的I/O端口空间。
21． I/O端口的地址采用_独立________编码方式，访问端口时使用专门的I/O 指令，有2种寻址方式，其具体形式是__统一编址、I/O单独编址___________________。
22. 在存储器系统中实现片选的方法有_线选________、_部分译码__________、和____全译码_________三种。
23．共阴数码管显示3的显示代码是__4F_______。
24.8086CPU从内部功能上可分为__EU________和____BIU_____两个独立的功能部件。
25. 8086CPU通过数据总线对__存储器或I/O端口________进行一次访问所需的时间为一个总线周期，一个总线周期至少包括______4_____时钟周期。
26.在8086CPU系统中，设某中断源的中断类型码为08H,中断矢量为0100H:1000H,则相应的中断矢量存储地址为__20H___________;从该地址开始,连续的4个存储单元存放的内容依次为. __00H、10H、00H、01H__________ 27. 8086CPU的内存寻址空间最大为____1M________字节,I/O接口寻址能力为____256_______个8位端口.28.接口的功能：_转换信息格式____________、__实现电平转换___________、____具备时序控制_________、_提供联系信息____________、____协调定时差异_________、___进行译码选址__________、_____________29. CPU经I/O口与外设进行信息交换的数据传送方式有以下程序控制方式； DMA ；输入\输出处理方式；中断控制方式种。