Michael quirk_半导体制造技术-第15章_光刻_光刻胶显影和先进的光刻技术
ppt课件-西安交通大学_微电子制造技术_第十五章_光刻3
微电子制造技术
电信学院 微电子学系 22
谢谢观看
对正胶而言，余下不可溶解的光P刻AC胶应该PAC是与掩膜版完全相同的图案。 因此在大规模生产的今天，此方法已PA不C 再适P用AC。
硅片图形必须转移为一种可替换的PA光C 刻工P艺AC，即下一代光刻技术。
显连影续要 喷求雾的显重影点是用产于生连的续关喷(键雾c)尺显寸影PE达的B到设引规备格和起要光求刻PA，胶C因喷为涂扩如系散果统相CD似达。到了规格要求，那么(d所）有的P特EB征的都认结为果是可以接受的。
PAC
PAC
PAC
PAC
PAC
对于负胶，溶解率随温度的增加而增加PA。C
PAC
PAC PAC
显影要求的重点是产生的关键尺寸PAC达到规格PAC要求，因PA为C 如果CD达到了规格要求，那么所有的特PAC征都认为是可以接受的。
坚膜的起始温度由光刻胶生产厂商的P推AC荐设置决PA定C 。
PAC PAC
PAC
• 显影时间 时间短会出现显影不足或不完全显影 ，时间长容易出现过腐蚀导致不能接受的CD尺寸 值。一般通过在线自动检测控制装置实现最好的 时间控制。
• 显影液量 喷洒在硅片上的显影液量也会影响光 刻胶的显影质量。因为不充分的显影液会导致显 影不足并且在硅片表面留有光刻胶的剩余残膜。
• 当量浓度 当量浓度反应了显影液的准确化学组 分，决定显影液碱性的强弱。
后烘的温度均匀性和时间是影响光刻质量的 主要因素，在光刻胶的产品说明书中，生产商会 提供后烘的时间和温度。
微电子制造技术
电信学院 微电子学系 4
未被曝光 的光刻胶
区
中性化的 光刻胶区
}
H+ H+ H+
半导体光刻原理
半导体光刻原理
一、光刻原理概述
光刻是一种微影技术，是半导体工业重要的制造工艺之一。
其基本原
理是使用一个模板将光投影到光敏材料表面，形成所需的微结构图案。
光刻技术可以提高芯片集成度和性能，也可以在新一代微电子设备制
造上起到重要作用。
二、光刻技术的步骤
光刻技术的具体操作步骤如下：
1.准备掩模和光刻胶：首先制作掩模，并且将掩模和光刻胶放在一起。
2.曝光：将光源照射到掩模上，形成所需的微结构。
3.显影：将曝光后的光刻胶进行显影处理，去除未形成型的部分。
4.涂覆：涂覆镀层，用于接下来的刻蚀。
5.刻蚀：采用刻蚀技术，去除多余的金属或硅材料。
三、光刻原理详解
1.曝光：激光或光源照射到掩模上，掩模上的光线重新聚焦形成所需结构图样，并聚焦在光刻胶表面形成暴露的区域。
2.显影：将照射后的光刻胶进行显影处理，去除暴露的部分，保留未暴露的区域。
3.涂覆：涂覆镀层，用于接下来的刻蚀。
4.刻蚀：利用刻蚀技术，去除多余的金属或硅材料，从而形成所需的微结构。
四、光刻的优缺点
光刻技术的优点是制造复杂的微结构比较容易，在处理芯片上表现突出，同时也适合大量生产。
然而，随着工艺的发展，光刻技术的限制
也变得明显。
它不能刻写小于光波长的微结构，而且它涉及到更多的
光速率和温度处理条件的控制。
五、光刻技术的应用
光刻技术应用于半导体和微电子技术中，以制造LED、光纤通信器件、微机械医疗器械等。
在生产出来的领域中，光刻技术的不断创新和发
展已经成为了微电子产业中的重要基石。
Michaelquirk半导体制造技术附录图解读
Flammable: Any liquid or gas that is capable of igniting into fire.
Pyrophoric: Any material that ignites spontaneously in air below 55C (130F). An examplical name • Date prepared • PEL & TLV • Health effects
1 Above 200ºF
2 Below 200ºF
3 Below 100ºF 4 Below 73ºF
3
Reactivity
0 Stable, nonreactive
1 Unstable if heated 2 Violently reactive 3 May detonate with
heat or shock
• Solvents
• Mechanical hazards
• High temperatures • Radiation
– UV – Laser – X-ray
• Freezing temperatures
Hazard Warning Sign
Fire Hazard
0 Nonflammable
Red
Chemicals absorbed through the pores of the skin can enter the body and cause damage to vital organs. • Use full face shield when pouring or mixing chemicals.
• The workplace must be well-ventilated. If unusual odors are detected, notify someone in charge and leave the area. Sound an alarm if appropriate.
干刻蚀对于不同负载效应造成选择比差异导致的缺陷分析与解决方案
随着工艺尺寸的逐渐缩小，不同的薄膜材质和结构使得干法刻蚀的制程的复杂性和工艺 难度大大提高。对于干法刻蚀的制程的四大研究对象的深入研究和探讨对进入纳米级的微电 子工艺显得越来越重要。然而负载效应的机理研究要基于其他三个研究对象。让我们先从干 法刻蚀的非等向蚀刻性，刻蚀率和选择比的研究来引出负载效应的成因。
作者简介： 赵弘鑫：男，1978 年 11 月出生，吉林人，上海交通大学硕士研究生，中芯国际集成电路制 造（上海）有限公司，Line C MFG Photo/Etch Section Manager. 程秀兰，女，1971 年 12 月出生，重庆市人，上海交通大学微电子学与固体电子学博士，上 海交通大学微电子学院副教授，主要研究方向：先进半导体器件与工艺技术、先进封装结构 设计与制造技术。
摘 要: 在半导体制造工艺的干法刻蚀（Dry Etching）中，对于刻蚀薄膜表面面积大小的差 异性会造成负载效应（Loading effect）。然而这种负载效应影响到干刻蚀的蚀刻率（Etch Rate） 和选择比(Selectivity)而在产品上出现严重的缺陷。本文阐述了负载效应的基本原理和造成选 择比差异性的成因以及对于由此产生产品缺陷的具体解决方案。 关键词：半导体制造, 干法刻蚀, 负载效应, 选择比, 缺陷 中图分类号：TN4; 文献标识码：B
Dry Etching Loading Effect Analysis and Solve Methods
Zhao hongxin1，2, Cheng Xiulan1
1Institute of Microelectronics, Shanghai JiaoTong University, Shanghai (200030) 2Semiconductor Manufacture International Corporation (Shanghai) LineC MFG, Shanghai
Michael-quirk-半导体制造技术-第15章-光刻-光刻胶显影和先进的光刻技术
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
© 2001 by Prentice Hall
Objectives
After studying the material in this chapter, you will be able to:
Figure 15.2
© 2001 by Prenticeative Resist • Positive Resist • Development Methods • Resist Development Parameters
PAC PAC
PAC PAC
Standing waves
(a) Exposure to UV light
Unexposed Exposed photoresist photoresist
PAC PAC
PAC PAC
PAC
PAC PAC
PAC
PAC PAC
PAC
PAC
PAC
PAC
PAC
PAC
PAC
(b) Striations in resist
© 2001 by Prentice Hall
Amine Contamination of DUV Resist leading to “T-top” Formation
H+ H+ H+
H+ H+
Region of unexposed photoresist
Neutralized photoresist
7. Describe and give the benefit for the advanced resist process of top surface imaging.
半导体制造技术导论萧宏台译本
半导体制造技术导论萧宏台译本《半导体制造技术导论》是一本关于半导体制造技术的经典著作，本书由Stephen A. Campbell所著，是目前该领域的权威之作。
该书详细介绍了半导体材料、制造工艺、设备和技术在半导体工业中的应用。
以下是萧宏台老师在2000年所翻译的内容。
第一章半导体引论半导体材料是介于导体和绝缘体之间的一类材料。
常见的半导体材料包括硅、锗、砷化镓等。
半导体的电学特性可以通过掺杂和施加外场的方式来控制，因此被广泛应用在电子器件中。
本章将介绍半导体的基本概念和性质，为后续内容打下基础。
第二章固态材料半导体材料属于固态材料的范畴，因此理解固态物理、结构和性质对于研究半导体材料至关重要。
本章将详细介绍固态材料的结构、晶体学、缺陷和杂质等内容，并探讨这些因素对半导体材料性能的影响。
第三章半导体材料在这一章中，我们将深入研究半导体材料的种类、特性和制备方法。
着重介绍了硅和III-V族化合物半导体材料的性质和应用，分析了它们在半导体器件中的作用和地位。
第四章掺杂掺杂是操控半导体材料电学性质的重要手段，本章将阐述掺杂技术的原理和方法，包括n型掺杂、p型掺杂以及掺杂剂的选择和特性。
第五章半导体器件本章将介绍半导体器件的种类、结构和工作原理，包括二极管、场效应管、晶体管等常见器件。
深入分析了器件制造工艺和性能优化的关键技术。
第六章半导体器件制造工艺半导体器件的制造过程是非常复杂且精细的，本章将详细介绍半导体器件的制造工艺，包括光刻、沉积、腐蚀、离子注入等关键工艺步骤。
第七章半导体器件测试与可靠性制造出的半导体器件需要进行测试和可靠性评估，以确保其性能符合要求并具有良好的稳定性。
本章将介绍半导体器件测试方法和可靠性评估技术。
第八章半导体制造工厂半导体制造工厂是半导体产业链中的核心环节，本章将介绍半导体制造工厂的结构、设备和流程，以及工厂管理和自动化技术的发展。
第九章其他半导体材料和器件除了硅和III-V族化合物半导体材料，本章还将介绍其他新型半导体材料的研究进展及其在器件中的应用，如碳化硅、氮化镓等。
第15章光刻-光刻胶显影和先进的光刻技术【课件】
• 显影液通常是一种有机溶剂（如二甲苯）。显影 后用清洗液去除剩余的显影液，以确保显影工艺 停止。
2019/2/16 集成电路工艺 10
正胶
• 由于提高了线宽分辨率，正胶是亚微米工艺制造中最普遍 的光刻胶。 • 两种类型的正胶：常规DNQ I线胶和化学放大DUV光刻胶。 • 显影液溶解光刻胶的速度称为溶解率或者显影速度。高的 溶解率有助于生产率的提高，但太高的溶解率会影响光刻 胶的特性。 • 显影液具有选择性，高的显影选择比意味着显影液与曝光 的光刻胶反应得快，而与未曝光的光刻胶反应得慢。高密 度的图形需要高选择比的显影液。
8
光刻胶显影问题
2019/2/16
集成电路工艺
9
负胶
• 负胶通过紫外线曝光发生交联(crosslink)或变硬， 使曝光的光刻胶变得在显影液中不可溶解。
• 对于负胶显影工艺，显影过程中几乎不需要化学 反应，主要包括未曝光的光刻胶的溶剂清洗。未 曝光的光刻胶由于没有发生交联，因此很软而且 可溶解。
显影时间过长或显影液过强
曝光或显影步骤中工艺不正确
2019/2/16
集成电路工艺
28
沾污
• 来自微粒或光刻胶表面外来的污染
• 可能原因： 设备需要清洗，特别是轨道类设备 硅片清洗不干净 显影化学药品或冲洗用水需要过滤去除沾 污源
2019/2/16 集成电路工艺 29
表面缺陷
缺陷类型 光刻胶表面划伤 微粒、污点或瑕疵 可能原因 硅片传送错误或与片盒分格和自动 传送系统有关的微调错误 腔体排风、喷涂器对准、喷涂压力、 硅片水平、水滴、旋转速度等 不正确的旋覆浸没时间 胶缺少、胶过多或胶有残渣 不正确的显影液量和位置 显影工艺后不正确的冲洗过程 不正确或不均匀的烘培 光刻胶图形的测墙条痕
半导体制造技术导论萧宏台译本
半导体制造技术导论介绍半导体制造技术是现代电子行业的核心，广泛应用于计算机、通信、消费电子等领域。
本文将介绍半导体制造技术的基本概念、工艺流程以及相关的前沿发展。
基本概念半导体材料半导体材料是指在温度较低时（通常是室温）具有介于导体和绝缘体之间电阻特性的材料。
常见的半导体材料包括硅（Si）和砷化镓（GaAs）等。
PN结PN结是由N型半导体和P型半导体通过扩散或外加电压连接而成的结构。
PN结具有整流特性，可用于制作二极管、晶体管等元件。
MOSFETMOSFET（金属-氧化物-半导体场效应晶体管）是一种重要的半导体器件，由金属栅极、氧化物绝缘层和半导体材料组成。
MOSFET具有高集成度、低功耗和快速开关速度等优点，在现代集成电路中得到广泛应用。
工艺流程半导体制造技术的工艺流程包括晶圆制备、光刻、化学气相沉积（CVD）、离子注入、薄膜沉积等多个步骤。
晶圆制备晶圆是半导体器件制造的基础，通常由硅材料制成。
晶圆制备包括单晶生长、切割和抛光等步骤，确保晶圆表面平整度和纯度。
光刻光刻是一种重要的微影技术，通过将光影射到覆盖在晶圆上的光刻胶上，形成图案。
光刻胶可选择性地保护或暴露下方的材料，用于制作电路的图案。
化学气相沉积（CVD）化学气相沉积是一种常用的薄膜沉积技术，通过在反应室中加热气体混合物，在晶圆表面形成所需的材料层。
CVD可用于生长绝缘层、金属层等。
离子注入离子注入是一种掺杂技术，通过加速离子束使其穿过晶圆表面，改变半导体材料的电性能。
离子注入可用于形成导电层、控制PN结等。
薄膜沉积薄膜沉积是一种在晶圆表面形成薄膜的技术，常用的方法包括物理气相沉积（PVD）和化学气相沉积（CVD）。
薄膜沉积可用于制作金属线路、绝缘层等。
前沿发展三维集成电路三维集成电路是一种新型的集成电路结构，通过将多个晶圆垂直堆叠或互连，实现更高的集成度和性能。
三维集成电路可以提高芯片性能，减小尺寸，并且有助于解决摩尔定律面临的挑战。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
© 2001 by Prentice Hall
Photoresist Development Problems
Resist Substrate
X
X
X
Under develop
Incomplete develop
Correct develop
Severe overdevelop
Semiconductor Manufacturing Technology
Semiconductor Manufacturing Technology
Michael Quirk & Julian Serda © October 2001 by Prentice Hall
Chapter 15
Photolithography: Resist Development and Advanced Lithography
PAC
PAC
PAC
PAC PAC PAC PAC PAC PAC
PAC
PAC
PAC
(a) Exposure to UV light
PAC PAC PAC PAC PAC PAC PAC PAC PAC PAC PAC PAC PAC PAC PAC
(b) Striations in resist
PAC
• Continuous Spray Development • Puddle Development
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
© 2001 by Prentice Hall
Resist Development with Continuous Spray
Develop
• • • •
Negative Resist Positive Resist Development Methods Resist Development Parameters
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
Photoresist
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
Figure 15.8
© 2001 by Prentice Hall
Develop Inspect • • • • Post-Develop Inspection to Find Defects Find Defects before Etching or Implanting Prevents Scrap Characterizes the Photo Process by Providing Feedback Regarding Quality of the Lithography Process • Develop Inspect Rework Flow
– Evaporates Residual Solvent in Photoresist
– Hardens the Resist
– Improves Resist-to-Wafer Adhesion – Prepares Resist for Subsequent Processing
– Higher Temperature than Soft Bake, but not to Point Where Resist Softens and Flows
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
© 2001 by Prentice Hall
Objectives
After studying the material in this chapter, you will be able to: 1. Explain why and how a post exposure bake is done for conventional and Chemically amplified DUV resist. 2. Describe the negative and positive resist development process for conventional and chemically amplified DUV resist. 3. List and discuss the two most common resist development methods and the critical development parameters. 4. State why a hard bake is done after resist development. 5. Explain the benefits of a post-develop inspection. 6. List and describe the four different alternatives for advanced lithography, including the challenges for introducing each alternative into production. 7. Describe and give the benefit for the advanced resist process of top surface imaging.
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
© 2001 by Prentice Hall
Amine Contamination of DUV Resist leading to “T-top” Formation
• Resist Hardening with Deep UV
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
© 2001 by Prentice Hall
Softened Resist Flow at High Temperature
by Michael Quirk and Julian Serda
Figure 15.4
© 2001 by Prentice Hall
Development of Positive Resist
Resist exposed to light dissolves in the develop chemical.
PAC
(c) PEB causes PAC diffusion
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
(d) Result of PEB
Figure 15.2 © 2001 by Prentice Hall
Region of unexposed photoresist
Neutralized photoresist
}
H+ H+
Resist T-topping
H+ PAG H+ H+ H+ PAG
PAG PAG PAG PAG PAG
Development
H+
H+ H+
H+
PAG
Acid-catalyzed reaction of exposed resist (post PEB)
(a) Wafer track system
(b) Developer spray dispenser
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
Figure 15.6
© 2001 by Prentice Hall
Unexposed positive resist
Crosslinked resist
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
Figure 15.5
© 2001 by Prentice Hall
Development Methods
by Michael Quirk and Julian Serda
Table 15.1
© 2001 by Prentice Hall
Post Exposure Bake
• Deep UV Exposure Bake
– Temperature Uniformity – PEB Delay
• Conventional I-Line PEB
Puddle Resist Development
Puddle formation Developer dispenser
(a) Puddle dispense
(b) Spin-off excess developer
(c) DI H2O rinse
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
(d) Spin dry
Figure 15.7 © 2001 by Prentice Hall
Resist Developmeveloper Temperature Developer Time Developer Volume Normality Rinse Exhaust Flow Wafer Chuck