10-4编码器(74HC147)的芯片设计
4位数字密码锁毕业设计
4位数字密码锁毕业设计华中科技大学文华学院毕业设计（论文）题目：4位数字密码锁设计（密码设置及验证电路）学生姓名：学号：学部（系）：信息科学与技术学部专业年级： 08通信工程指导教师：陈超原职称或学位：摘要：本设计利用FPGA作为核心控制板，用Verilog 硬件描述语言进行编程，利用计算机软硬件控制技术，设计一个基于FPGA的数字密码锁，能实现密码设定（如果密码没设定则默认密码为0000），密码输入及验证，当密码输入错误时报警或则指示灯亮；反之，密码输入正确时，另外一个指示灯亮。
将程序下载到Altera公司的Cyclone系列目标芯片EP2C5T144C8上调试通过，并观察实际现象，满足设计要求。
关键词：FPGA Verilog 数字密码锁AbstractThe design using the FPGA as the core of the control panel, Verilog hardware description language for programming, Computer hardware and software control technology, design an FPGA-based digital code lock, Set the password(if the password is not set then the default password is 000000), Password input and verification, Alarm or the light when the password input error; On the contrary, enter the correct password , a light. Program downloaded to the target chip EP2C5T144C8 Altera’s Cyclone series through debugging , and to observe the actual phenomenon , to meet the design requirements.Keywords: FPGA Verilog Digital code lock引言随着人们生活水平的提高，如何实现家庭防盗这一问题也变得尤其的突出，传统的机械锁由于其构造的简单，被撬的事件屡见不鲜，电子锁由于其保密性高，使用灵活性好，安全系数高，受到了广大用户的青睐，电子密码锁的使用体现了人们消费水平、保安意识和科技水平的提高，而且避免了携带甚至丢失钥匙的麻烦。
74HC14芯片中文资料文档
2009 年 07 月 08 日星期三 16:1974HC14的作用：六反相斯密特触发器真值表： Y=AInput 输入output 输出A YL HH L图 1引脚功能极限参数：Supply Voltage电源电压7VInput Voltage输入电压7VOperating Free Air Temperature Range自由空气温度范围0℃ to +70 ℃Storage Temperature Range储存温度范围- 65℃ to +150 ℃Recommended Operating Conditions建议操作条件SymbolParameter参数最小典型符号单VCC Supply Voltage电源电压 4.755VT+Positive-Going Input Threshold Voltage正向输入阈值电压 (Note 2) 1.4 1.6VT-Negative-Going Input Threshold Voltage反向输入阈值电压 (Note 2)0.50.8HYS Input Hysteresis输入滞后 (Note 2)0.40.8-V IOH HIGH Level Output Current高电平输出电流---0.4mA IOL LOW Level Output Current低电平输出电流--8mA TA Free Air Operating Temperature工作温度0-70℃Note 2: VCC = 5V.Electrical Characteristics电气特性over recommended operating free air temperature range (unless otherwise noted)SymbolParameter 参数Conditions条件最小典型最大UNIT符号单位VI Input Clamp Voltage输入钳位电压VCC = 最小 , II = -18mA---1.5VVOH HIGH Level Output Voltage输出高电平电VCC=最小 ,IOH= 最大 VIL= 最大 2.7 3.4-V 压VOL LOW Level 输出低电平电压VCC= 最小,IOL=最大-0.350.5--Output Voltage 输出电压VIH = 最小---V VCC = 最小 , IOL = 4mA-0.250.4IT+Input Current at Positive-GoingVCC = 5V, VI = VT+--0.14-mA Threshold 正向阈值输入电流IT-Input Current at Negative-GoingVCC = 5V, VI = VT---0.18-mA Threshold 反向阈值输入电流II Input Current @ MAX Input Voltage输入VCC= 最大,VI=7V--0.1mA 电流 @最大输入电压IIH HIGH Level Input Current输入高电平电VCC = 最大 , VI = 2.7V--20μ A 流IIL LOW Level Input Current输入低电平电流VCC = 最大 , VI = 0.4V---0.4mAIOS Short Circuit Output Current短路输出VCC = 最大 (Note 4)-20--100mA 电流Supply Current with Out puts HIGH高电ICCH VCC = 最大平输出电源电流Supply Current with Outputs LOW低电平ICCL VCC = 最大输出电源电流--8.616mA1221mANote 3: VCC = 5V, TA = 25℃.Note 4: Not more than one output should be shorted at a time, and the duration should notexceed one second.Switching Characteristics开关特性at VCC = 5V and TA = 25℃Switching Characteristics开关特性at VCC = 5V and TA = 25℃Symbol Parameter参数RL = 2k Ω符号CL = 15pF CL = 50pF单位最小最大最小最大Propagation Delay Time LOW-to-HIGH Level Output低到高电平22825ns tPLH5输出传递延迟时间Propagation Delay Time HIGH-to-LOW Level Output高到低电平221033ns tPHL5输出传递延迟时间应用电路：图 2 光电藕合器接收整形电路图 3 方波振荡器。
7447资料
tPHL－输出由高到低电平传输延迟时间
‘147 ‘LS147 单 最大 最大 位
14
18
ns
11
18
19
33
ns
19
23
极限值 电源电压------------------------------------------------7V 输入电压 54/74147-----------------------------------------5.5V 54/74LS147--------------------------------------7V 工作环境温度 54×××------------------------------ －55～125℃ 74×××------------------------------------0～70℃ 贮存温度-------------------------------------- －65～150℃
Vcc=最小，VIH=2V，VIL=最大，
54 2.4
2.5
V
IOH=最大
74 2.4
2.7
VOL 输出低电平电压
II 最大输入电压时输入电流 IIH 输入高电平电流 VIH 输入低电平电流 IOS 输出短路电流
54
0.4
VCC=最小,VIH=2V,VIL=最大,IOL=最大
74
0.4
0.4 V
0.5
15ns
60mW
147 将 9 条数据线（1－9）进行 4 线 BCD 编码，即对最高位数据线进
行译码。当 1－9 均为高电平时，编码输出（ABCD）为十进制零。故不
需单设/IN0 输入端。
管脚图：
引出端符号： 1－9 ABCD
74HC147
RECOMMENDED OPERATING CONDITIONS
Symbol VCC VI VO Top
tr, tf
Supply Voltage Input Voltage Output Voltage Operating Temperature Input Rise and Fall Time
H
H
L
H
L
H
H
H
H
H
H
H
H
H
H
H
L
X : Don’t Care
LOGIC DIAGRAM
This logic diagram has not be used to estimate propagation delays
2/10
M74HC147
ABSOLUTE MAXIMUM RATINGS
Symbol
6.0 VI = VCC or GND
Value
TA = 25°C
-40 to 85°C -55 to 125°C Unit
Min. Typ. Max. Min. Max. Min. Max.
1.5
1.5
1.5
3.15
3.15
3.15
V
4.2
4.2
4.2
0.5
0.5
0.5
1.35
1.35
1.35 V
IOK
DC Output Diode Current
± 20
mA
IO
DC Output Current
74ls147
学号09700117数字电路与逻辑设计设计说明书题目十翻二运算电路设计起止日期：2011 年 6 月23日至2011 年7 月 1 日学生姓名李龙川班级09电信1班成绩指导教师(签字)电子与信息工程系2011年6 月30 日目录一、设计依据 (1)二、设计要求 (1)1.功能 (1)2.器件 (2)三、主要集成电路芯片 (2)1.74LS147 (2)2.74LS194 (3)四、主要内容 (4)1.总体概括 (4)五、十翻二运算电路设计图 (6)六、设计总结与体会 (6)十翻二运算电路设计一、设计依据在向计算机输送数据时，首先把十进制数变成二—十进制数码即 BCD 码，运算器在接受到二一十进制数码后，必须要将它转换成二进制数才能参加运算。
这种把十进制数转换成二进制数的过程称为“十翻二”运算。
例如：125→【0001,0010,0101】→【111101】。
系统结构方框如图1.1所示：图1.1 系统结构框图二、设计要求1.功能(1) 具有十翻二功能。
(2) 能完成三位数十进制数到二进制数的转换。
(3) 能自动显示十进制数及二进制数。
(4) 移位寄存器选用八位移位寄存器。
(5)具有手动和自动清零功能。
2.器件集成电路TTL 10线-4线优先编码器(74LS147)、TTL 四位双向通用移位寄存器(74LS194)、TTL 六反相器(74LS04)、TTL 2输入端四与门(74LS08)、TTL 2输入端四或门(74LS32)、TTL 13输入端与非门(74LS133)等。
三、主要集成电路芯片1.74LS14774LS147优先编码器有9个输入端和4个输出端。
某个输入端为0，代表输入某一个十进制数。
当9个输入端全为1时，代表输入的是十进制数0。
4个输出端反映输入十进制数的BCD码编码输出。
74LS147优先编码器的输入端和输出端都是低电平有效，即当某一个输入端低电平0时，4个输出端就以低电平0的输出其对应的8421 BCD编码。
(完整word版)《电子技术基础》第五版课后答案
第一章数字逻辑习题1．1数字电路与数字信号1。
1.2 图形代表的二进制数0101101001．1．4一周期性数字波形如图题所示，试计算：(1）周期；(2)频率；（3）占空比例MSB LSB0 1 2 11 12 （ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期,T=10ms频率为周期的倒数，f=1/T=1/0。
01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms＊100%=10％1。
2数制21.2。
2将下列十进制数转换为二进制数，八进制数和十六进制数(要求转换误差不大于4（2）127 （4）2.718解：（2）（127）D=72-1=(10000000）B-1=(1111111）B=（177）O=（7F）H（4)（2。
718）D=(10。
1011)B=（2。
54)O=(2.B)H1。
4二进制代码1.4.1将下列十进制数转换为8421BCD码：（1）43 （3）254.25解:（43）D=(01000011）BCD1。
4。
3试用十六进制写书下列字符繁荣ASCⅡ码的表示:P28（1）+ （2）＠（3）you （4）43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。
(1）“+"的ASCⅡ码为0101011,则（00101011）B=(2B）H（2）@的ASCⅡ码为1000000,（01000000)B=（40)H（3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F，75(4）43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34，331。
6逻辑函数及其表示方法1。
6.1在图题1。
6。
1中，已知输入信号A,B`的波形，画出各门电路输出L的波形.解: (a）为与非, （b）为同或非，即异或第二章 逻辑代数 习题解答2.1.1 用真值表证明下列恒等式 （3）A B AB AB ⊕=+(A ⊕B ）=AB+AB A B A B ⊕AB AB A B ⊕ AB +AB 0 0 0 1 0 1 1 0 1 1 0 0 0 0 1 0 1 0 0 0 0 11111由最右边2栏可知，A B ⊕与AB +AB 的真值表完全相同。
74ls147引脚图管脚图和功能真值表
74ls147引脚图管脚图和功能真值表优先编码器是当多个输入端同时有信号时,电路只对其中优先级别最高的输入信号进行编码。
常用的集成优先编码器IC有10线-4线、8线-3线两种。
10线-4线优先编码器常见的型号为54/74147、54/74LS147，8线-3线优先编码器常见的型号为54/74148、54/74LS148。
下面我们以TTL中规模集成电路74LS147为例介绍8421→BCD码优先编码器的功能。
10线-4线8421 BCD码优先编码器74LS147的真值表见表3.5。
74LS147的引脚图如图3.5所示，其中第9脚NC为空。
74LS147优先编码器有9个输入端和4个输出端。
某个输入端为0，代表输入某一个十进制数。
当9个输入端全为1时，代表输入的是十进制数0。
4个输出端反映输入十进制数的BCD 码编码输出。
74LS147优先编码器的输入端和输出端都是低电平有效，即当某一个输入端低电平0时，4个输出端就以低电平0的输出其对应的8421 BCD编码。
当9个输入全为1时，4个输入出也全为1，代表输入十进制数0的8421 BCD编码输出。
表3.5 74LS147的真值表数字电路CD4511的原理（引脚及功能）CD4511是一个用于驱动共阴极 LED （数码管）显示器的 BCD 码—七段码译码器，特点：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。
可直接驱动LED显示器。
CD4511 是一片 CMOS BCD—锁存/7 段译码/驱动器，引脚排列如图 2 所示。
其中a b c d 为 BCD 码输入，a为最低位。
LT为灯测试端，加高电平时，显示器正常显示，加低电平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。
BI为消隐功能端，低电平时使所有笔段均消隐，正常显示时， B1端应加高电平。
另外 CD4511有拒绝伪码的特点，当输入数据越过十进制数9(1001)时，显示字形也自行消隐。
74系列芯片详细功能介绍
74系列数数字电路7400、74H00、74L00、74LS00、74S00、74HC00、74C00、74F00、74ALS00四2输入与非门Y=\AB。
7401、74LS01、74HC01、74ALS01四2输入与非门(OCY=\AB。
7402、74L02、74LS02、74S02、74HC02、74C02、74ALS02、74F02四2输入或非门。
Y=/A+B。
7403、74L03、74LS03、74ALS03、74S03、74HC037404、74H04、74L04、74S04、74HC04、74C04、74F04、74ALS04六反相器Y=/A。
7405、74H05、74LS05、74S05、74HC05、74F05、74ALS05六反相器(OCY=/A。
7406、74LS06六反相缓冲器/驱动器(OC、高压输出Y=/A;是7405高耐压输出型,耐压30V。
7407、74LS07、74HC07六缓冲器/驱动器(OC、高压输出Y=A; 30V耐高压输出。
7408、74LS08、74F08、74ALS08、74S08、74HC08、74C08四2输入与门Y=AB。
7409、74LS09、74F09、74ALS09、74S09、74HC09四2输入与门(OC Y=AB。
7410、74H10、74L10、74LS10、74ALS10、74S10、74HC10、74C10 74H11、74LS11、74S11、74F11、74ALS11、74HC11三3输入与门Y=ABC。
7412、74LS12、74ALS12三3输入与非门(OCY=\ABC。
7413、74LS13双4输入与非门Y=\ABCD。
7414、74LS14、74HC14、74C1474H15、74LS15、74ALS15、74S15三3输入与门(OCY=ABC。
7416、74LS16六反相缓冲器/驱动器Y=/A;7417、74LS17六缓冲器/驱动器(OC、高压输出Y=A;15V耐压输出。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4.9整体电路
建立schematic view
图4.9.1整体电路的原理图
测试电路
图4.9.2测试电路的原理图
仿真波பைடு நூலகம்图
1,2,3,4,5,6,7,8,9的输入延时分别为:0,10,20,30,40,50,60,70,80ns;周期分别为:20,40,60,80,100,120,140,160,180.上图输出分别为:D,C,B,A.
设计过程演示，问题答辩。(10分)
工作报告（30分）
文本结构规范，格式统一。行文表述规范准确，文理通顺流畅，打印或书写工整；标点、符号、计量单位正确；图表、曲线等符合国家标准或工程要求。（10分）
理论分析与计算正确，实验数据准确可靠，结构严谨，逻辑性强，论述层次清晰。（10分）
报告有独特见解，富有新意或有较深刻的分析，有较高的学术价值或较强的应用价值。（10分）
5.2二输入与非门
图5.2二输入与非门的版图
5.
图5.3三输入与非门的版图
5.4四输入与非门
图5.4四输入与非门的版图
5.
图5.5五输入与非门的版图
5.
图5.6输入反相器的版图
5.
图5.7内部反相器的版图
5.
图5.8输出反相器的版图
5.9整体电路
图
5.10本章小结
通过本次实验，我了解了工具Virtuso的使用，开始学会画版图,知道版图正mos管的S/D判断和连线规则.
项目
评分标准
得分
工作态度（20分）
熟知并遵守实验室的各项规章制度,有责任感，团队协作能力强。（10分）
精益求精，善于学习与课程有关的新知识，提高学习能力。（10分）
工作成果（50分）
明确了解设计任务的目标。（10分）
掌握数字芯片的工作原理。（10分）
完成数字芯片的设计。（10分）
完成数字芯片的验证，满足设计要求。（10分）
第六章
由于是初次接触版图设计,所以在了解版图绘制的规则上耗费了许多时间.但是由于组员们的互相帮助,基本上没遇到比较大的困难就完成了本次实验的要求.在整个实验过程中,老师提供了许多帮助,帮助我们解决了许多难题.
参考文献
[1]阎石．数字电子技术基础．北京：高等教育出版社，2006．5．194-196
[2]曾庆贵．集成电路版图设计．北京：机械工业出版社，2008，2
•培养学生的团队协作能力
1.2
1.2.1
10-4编码器（74HC147）的芯片设计
1.2.2 设计要求
Vdd=5V，VoH=4.6V，Vol=0.4V
可驱动10个LSTTL电路（相对于15pf电容负载）
1.2.3 设计内容
•功能分析及逻辑分析
•电路设计及器件参数设计
•估算功耗与延时
•电路模拟与仿真
•版图设计
•CMOS反相器PM0S管(W/L)的计算
这个管的(W/L)可以参考内部反相器的计算过程，这里取(W/L)=6。此处的L=1um，即W=6um
•CMOS反相器N管(W/L)的计算
由于要与兼容，而的输出电平在0.4V到2.4V之间，因此要选取反相器的转换电平为
另外，由半导体器件物理知识可知：
算出 所以 (n)=55取W=55um L=1um
对于PMOS管
Cj是单位面积的结电容，Cjsw是单位长度的周边电容，b为有源区宽度，这里取3.5um。
这里的Wn和Wp近似取输出级的Wn和Wp的值
一般情况下，连线杂散电容远小于栅电容，故本次设计忽略Cs的影响
综合上述三部分的电容量，可以得到内部反相器的负载
所以由
可得PMOS管 (p)=6取W=6um L=1um
同理可算得NMOS管 (n)=3.24取W=3um L=1um
3.2.3与非门电路
内部逻辑门的设计采用与非门的等效反相器设计，也就是根据晶体管的串并联关系，再根据等效反相器中相应晶体管的尺寸，直接获得与非门的各晶体管的尺寸的方法。
以两输入与非门为例：
•P管的W/L的计算
将两输入与非门的两个并联P管等效为内部反相器的P管，为保证在只有一个PMOS管导通的情况下，仍能获得所需要的上升时间，要求各PMOS管的宽长比与反相器中的PMOS管相同，即Wp=6um
•N管的W/L的计算
二输入与非门 （n）=6 取W=6um L=1um
三输入与非门 （n）=9 取W=9um L=1um
四输入与非门 （n）=12 取W=12um L=1um
五输入与非门 （n）=15 取W=15um L=1um
3.2.4输入级电路
•提拉管PM1的(W/L)的计算
为了节省面积，同时又能使较快上升，取(W/L)=3，此处的L=1um，即W=3um。
建立schematic view
图4.4.1四输入与非门的原理图
建立symbol
图4.4.2四输入与非门的symbol
4.5五输入与非门
建立schematic view
图4.5.1五输入与非门的原理图
建立symbol
图4.5.2五输入与非门symbol
4.6输入反相器
建立schematic view
•版图数据提交及考核，课程设计总结
第2章 功能分析及逻辑分析
2.1
（74HC147）为10-4编码器，不同于普通串行进位加法器由低到高逐级进位，10-4编码器所有位数的进位大多数情况下同时产生，运算速度快，电路结构复杂。其管脚图如下：
图2-174HC147的管脚图
2.2 电特性
图2.2.174HC147的直流特性
保护电路，采用标准形式，可从工艺文件中直接调用标准焊盘电路。
3.3本章小结
通过本次实验，我了解了集成电路设计时候的电路划分，了解了在不同位置需要有什么样的管子，如输入输出要有保护电路，驱动较大的负载需要设计较大尺寸的管子。同时我还掌握了不同管子的尺寸的计算方法，以及电容的计算方法。
第4章
4.1工艺库选择
图4.9.3仿真波形图
4.10仿真结果分析
图
图
由图可得功耗为21.26mw
图4.10.3上升时间下降时间和延迟时间
由图可知上升时间为3.925ns，下降时间为3.512ns;延迟时间为5.633ns
4.11本章小结
通过本次实验，我了解了cadence的使用，学会了画原理图及在原理图的基础上进行仿真，并对仿真结果的功耗,反转时间和延迟时间等进行分析。
总分
（100分）
总分：100分。优：90-100分；良：80-90分；中：70-80分；及格：60-70分；不及格：0-60分。
导师
点评
导师签名：
备注
无故缺勤率高于10%为不合格。
第1章 概
1.1
•综合应用已掌握的知识
•熟悉集成电路设计流程
•熟悉集成电路设计主流工具
•强化学生的实际动手能力
•培养学生的工程意识和系统观念
3.2.1输出级电路设计
其中
VDD=5V联立可求得
（n)=87 所以可取W=87um L=1um
(p)=171 所以取W=171um L=1um
3.2.2内部反相器
•Tr=Tf=1ns，为负载电容
•一般来说，内部反相器的负载由三个部分电容构成，分别是：
本级漏极的PN结电容Cpn
下级的栅电容Cg
连线杂散电容Cs
图2.2.274HC147的交流特性
2.3 真值表
表2.374HC147的真值表
2.4 电路图
图2.474HC147的整体电路图
第3章
3.1性能指标
Vdd=1.8V,VoH=4.6V,Vol=0.4V
可驱动10个LSTTL电路（相对于15pf电容负载）
3.2模块划分
根据电路原理，可以将编码器的电路分为四个部分来设计：输入反相器、内部反相器、输出反相器、与非门。
[3]元器件交易网()．74HC147中文资料．1995，11.
附 录
附录1 74HC147资料
第5章
5.1原理
版图设计时采用层次化，全手工的形式设计版图。整个版图设计的思想是先小后大，即先画出各级的版图，并进行DRC检查，检查无误后进行保存，最后调用这些单元进行最后的版图设计。另外，本次设计的COMS尺寸有些比较大，故画版图时多以梳状形式来设计，这样可以减小版图的面积，而又能保持其原来的性能。工具Virtuso的使用。
图4.6.1输入反相器的原理图
建立symbol
图4.6.2输入反相器symbol
4.7内部反相器
建立schematic view
图4.7.1内部反相器的原理图
建立symbol
图4.7.2内部反相器symbol
4.8输出反相器
建立schematic view
图4.8.1输出反相器的原理图
建立symbol
3.2.5输入、输出保护电路
因为MOS器件的栅极有极高的绝缘电阻，当栅极处于浮置状态时，由于某种原因，感应的电荷无法很快地泄放掉。而MOS器件的栅氧化层极薄，这些感应的电荷使得MOS器件的栅与衬底之间产生非常高的电场。该电场强度如果超过栅氧化层的集成极限，则发生栅击穿，使MOS器件失效，因此要设置保护电路。
图4-1仿真所使用工艺库
4.2二输入与非门
建立schematic view
图4.2.1二输入与非门原理图
建立symbol
图4.2.2二输入与非门的symbol
4.3三输入与非门
建立schematic view
图4.3.1三输入与非门的原理图
建立symbol
图4.3.2三输入与非门的symbol
4.4 四输入与非门
数字集成电路课程设计
题目：10-4编码器（74HC147）的芯片设计