译码器与编码器

Y2
Y3
YEX
&
&
&
&
Y0 Y1 Y2
YS
低位片
YEX
ST
I0 I1 I2 I3 I4 I5 I6 I7
Y0 Y1 Y2
YS
高位片
YEX
ST
I0 I1 I2 I3 I4 I5 I6 I7
I0 I1 I2 I3 I4 I5 I6 I7
I8 I9 I10 I11 I12 I13 I14 I15
16线-4线优先编码器
A0A1A2 STA STB STC 高位片
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
Y8 Y9 Y10 Y11 Y12 Y13 Y14 Y15
译码输出
二、二－十进制显示译码器
在数字系统中，常常需要将运算结果用人们习 惯的十进制显示出来，这就要用到显示译码器。
十个输入
需要几位输出？
23 10 24
输入：I0 I9
输出：F3 F0
列出状态表如下：
四位
状态表
输 入 F3 F2 F1 F0 I0 0 0 0 0 I1 0 0 0 1 I2 0 0 1 0 I3 0 0 1 1 I4 0 1 0 0 I5 0 1 0 1 I6 0 1 1 0 I7 0 1 1 1 I8 1 0 0 0 I9 1 0 0 1
真值表中的输入变量包括A3与B3、A2与B2、A1与B1 、A0与B0
和A＇与B＇的比较结果，A＇>B＇、A＇<B＇和A＇=B＇。 A＇与B＇是另外两个低位数，设置低位数比较结果输入端，
是为了能与其它数值比较器连接，以便组成更多位数的数值
比较器；3个输出信号 L1(A＞B)、L2(A＜B)、和L3(A＝B)分
比较输入
A2 B2 × ×
A2>B2 A2<B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2
A1 B1 × × × ×
A1>B1 A1<B1 A1=B1 A1=B1 A1=B1 A1=B1 A1=B1
A0 B0 × × × × × ×
A0>B0 A0<B0 A0=B0 A0=B0 A0=B0
a
f gb
e
c

d
显示译码器： 74LS49的管脚图
14 Ucc f g a b c d
74LS49
1 B C BI D A e GND
消隐控制端
74LS49的功能表（简表）
输入
DA
BI
8421码
1
XXXX
0
输出
ag
显示
译码 显示字型
0000000
消隐
完整的功能表请参考网络资源。
74LS49与七段显示器件的连接：
集成3位二进制优先编码器
集成3位二进制优先编码器74LS148
VCC YS YEX I3 I2 I1 I0 Y0
Y2 Y1 Y0
YS YEX
16 15 14 13 12 11 10 9 74LS148
12345678
6 7 9 15 14 74LS148
5 4 3 2 1 13 12 11 10
I4 I5 I6 I7 ST Y2 Y1 GND ST I7 I6 I5 I4 I3 I2 I1 I0
0
0
0
0
0
0
1
0
111
0
0
0
0
0
0
0
1
输入：3位二进制代码 输出：8个互斥的信号
逻辑表达式
逻辑图 3 线-8 线译码器
Y0 A2 A1A0
Y7 Y6
Y1 A2 A1A0 Y2 A2 A1A0
&
&
Y5 Y4 &&
Y3 Y2 &&
Y1 Y0 &&
Y3 A2 A1A0 Y4 A2 A1A0
三、3位二进制优先编码器
在优先编码器中优先级别高的信号排斥级别低的，即具有单 方面排斥的特性。
设I7的优先级别最高，I6次之，依此类推，I0最低。
输
入
输
出
I7 I6 I5 I4 I3 I2 I1 I0
1×××××××
真0 值0 表0
0
1×××××× 0 1××××× 0 0 1 ×××× 0 0 0 1 ×××
输
入
输
出
ST
I 7 I 6 I 5 I 4 I 3 I 2 I1 I 0 Y2 Y1 Y0 YEXYS
1
× × × × × × × ×
111
11
0
11111111
111
10
0
0 × × × × × × ×
000
01
0
1 0 × × × × × ×
001
01
0
1 1 0 × × × × ×
010
01
0
Y5 A2 A1A0
1
1
1
Y6 A2 A1A0 Y7 A2 A1A0
A2
A1
A0
电路特点：与门组成的阵列
集成二进制译码器74LS138
VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
16 15 14 13 12 11 10 9 74LS138
0
1
0
10
1
0
0
11
0
0
1
逻 辑 表
LL12

AB AB
达
式 L3 AB AB AB AB
逻B 辑 图
A
1
&
L1(A>B)
≥1
L3(A=B)
1
&
L2(A<B)
二、4位数值比较器
A3 B3 A3>B3 A3<B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3
2.5.1 译码器和数字显示
译码是编码的逆过程，即将某二进制翻译成电 路的某种状态。
一、二进制译码器
二进制译码器的作用：将n种输入的组合译成2n 种电路状态。也叫n---2n线译码器。
译码器的输入—— 一组二进制代码 译码器的输出—— 一组高低电平信号
A1
A0 输入
&
Y3
&
Y2
输出
&
Y1
&
Y0
S 控制端 2-4线译码器74LS139的内部线路
二---十 进制编码
显示译 码器
显示器件：常用的是七段
显示器件。
f
显示 器件 a
gb
e dc
按内部连接方式不同，七段数字显示器分为
共阳极
和
共阴极
COM
a b c d e f g DP
a b c d e f g DP
COM
七段显示器件的工作原理：
abcde f g 111111 0 011000 0 110110 1
G2 G2 A G2B
真值表
输 使能
入 选择
输
出
G1 G2
A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
×1
× × ×
11111111
0×
× × ×
1
1
1
1
1
1
1
1
10
000
11111110
10
001
11111101
10
010
11111011
10
011
11110111
10
1 1 1 0 × × × ×
011
01
0
1 1 1 1 0 × × ×
100
01
0
1 1 1 1 1 0 × ×
101
01
0
1 1 11 1 1 0×
1 10
01
0
11111110
111
01
输入：逻辑0(低电平）有效 输出：逻辑0(低电平）有效
集成3位二进制优先编码器74LS148的级联
Y0
Y1
例：用与非门组成三位二进制编码器。 ---八线-三线编码器
设八个输入端为I0I7，八种状态， 与之对应的输出设为A0、A1、A2，共 三位二进制数。
设计编码器的过程与设计一般的组合 逻辑电路相同，首先要列出状态表（即真 值表），然后写出逻辑表达式并进行化简， 最后画出逻辑图。
3位二进制编码器有8个输入端，3个输出端，所以常 称为8线—3线编码器，其功能真值表见下表：
（输入为高电平有效，即是输入用原变量表示）
编码器真值表
输
入
I0 I1 I2 I3 I4 I5 I6 I7
100 00000
010 00000 001 00000 000 10000
000 01000
000 00100 000 00010
000 00001
输出
A2 A1 A0 000 001 010 011 100 101 110 111
74LS139的功能表
S
A1 A0
Y0
Y1
Y2
Y3
1XX 1 1 1 1
0000111
0011011
0101101
0111110
“–”表示低电平有效。
74LS139管脚图
Ucc 2S 2A0 2A1 2Y0 2Y1 2Y2 2Y3
2S 2A0 2A1 2Y0 2Y1 2Y2 2Y3
1S
1A0 1A1 1Y0 1Y1 1Y2 1Y3
由真值表写出各输出的逻辑表达式为：
A2 I4 I5 I6 I7
A1 I2 I3 I6 I7
A0 I1 I3 I5 I7
用门电路实现逻辑电路：
A2
A1
A0
&
&
&
1
1
1
1
1
1
1
1
I7
I6
I5
I4
I3
I2
I1
I0
二、二---十进制编码器
二---十进制编码器的作用：将十个状态（对应于 十进制的十个代码）编制成BCD码。
(a) 引脚排列图
(b) 逻辑功能示意图
ST为使能输入端，低电平有效。YS为使能输出端，通常接至低 位芯片的端。YS和ST配合可以实现多级编码器之间的优先级别 的控制。YEX为扩展输出端，是控制标志。 YEX＝0表示是编 码输出； YEX ＝1表示不是编码输出。
集成3位二进制优先编码器74LS148的真值表
级联输入
A'>B' A'<B' A'=B' × × × × × × × × × × × × × × × × × × × × × × × ×
100 010 001
输出
A>B A<B A=B 100 010 100 010 100 010 100 010 100 010 001
1S 1A0 1A1 1Y0 1Y1 1Y2 1Y3 GND
一片139种含两个2-4译码器
3位二进制译码器
真值表
A2 A1 A0
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
000
1
0
0
0
0
0
0
0
001
0
1
0
0
0
0
0
0
010
0
0
1
0
0
0
0
0
011
0
0
0
1
0
0
0
0
100
0
0
0
010
0
0
101
0
0
0
0
0
1
0
0
110
别表示本级的比较结果。
设 L1 ( A B) ， L2 ( A B) ，L3 ( A B) ， L31 A3 B3 ( A3 B3 ) ， L32 A3 B3 ( A3 B3 ) ，
Y0 I7 I7 I6I5 I7 I6I5I4I3 I7 I6I5I4I3I2I1
I7 I6I5 I6I4I3 I6I4I2I1
逻辑图
8
Y2
Baidu Nhomakorabea
线
≥1
-3
线
优
先
编
码
1
器
I7
I6
Y1 ≥1 &
1 I5
Y0
≥1 &
1 I4 I3
1 I2 I1 I0
如果要求输出、输入均为反变量，则只要在图中的每 一个输出端和输入端都加上反相器就可以了。
12345678
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
74LS138
A0 A1 A2
STB STC STA
A0 A1 A2 G2A G2B G1 Y7 GND (a) 引脚排列图
A0 A1 A2
G2A G2B G1
(b) 逻辑功能示意图
A2、A1、A0为二进制译码输入端， Y7 ~ Y0为译码输出端（低电平 有效），G1、G2 A 、G2B为选通控制端。当G1＝1、 G2A G2B 0时， 译码器处于工作状态；当G1＝0、G2A G2B 1时，译码器处于禁 止状态。
0 0 0 0 0 1 ××
0 0 0 0 0 0 1×
Y2 Y1 Y0 111 110 101 100 011 010 001
00 00 0 0 0 1
000
逻辑表达式
Y2

I7 I7

I7I6 I6
I7I6I5 I5 I4

I7I6I5I4
Y1 I7 I7 I6 I7 I6I5I4I3 I7 I6I5I4I3I2 I7 I6 I5I4I3 I5I4I2
abc def g +5V
74LS49是集电 极开路，必须 接上拉电阻
abc def g
BI D C B A +5V
2.5.2 编码器
所谓编码就是赋予选定的一系列二进制代码以 固定的含义。
一、二进制编码器
二进制编码器的作用：将一系列信号状态编制成 二进制代码。
n个二进制代码（n位二进制数）有2n种 不同的组合，可以表示2n个信号。
优先级别从 I15 ~ I 0 递降
2.6.1 数值比较器
用来完成两个二进制数的大小比较的逻辑电路称 为数值比较器，简称比较器。
一、1位数值比较器
设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。 得1位数值比较器的真值表。
A B L1(A>B) L2(A<B) L3(A=B)
00
0
0
1
01
100
11101111
10
101
11011111
10
110
10111111
10
111
01111111
输入：自然二进制码
输出：低电平有效
74LS138的级联
译码输入
A0A1A2
A3 “1”
4 线-16 线译码器
使能
A0A1A2 STA STB STC 低位片
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7