第五章、集成触发器
合集下载
数电第5章
第五章 触 发 器
图 5 – 7 由与非门构成的基本RS触发器
第五章 触 发 器
1. 功能描述 (1) 当Rd=1, Sd=0时，不管触发器原来处于什么状态， 其次态一定为“1”，即Qn+1=1，故触发器处于置位状态。 (2) 当Rd=0, Sd=1时，Qn+1=0，触发器处于复位状态。 (3) 当Rd=Sd=1 时，触发器状态不变，处于维持状态， 即Qn+1=Qn。 (4) 当Rd=Sd=0 时，Qn+1=Q n+1=1，破坏了触发器的正常 工作，使触发器失效。而且当输入条件同时消失时，触发 器是“0”态还是“1”态是不定的，这种情况在触发器工作 时是不允许出现的。因此使用这种触发器时， 禁止 Rd=Sd=0出现。
发生的。这种电路中没有统一的时钟脉冲。任何输入信
号的变化都可能立刻引起异步时序电路状态的变依从关系来分，又可分为米里 (Mealy)型和莫尔(Moore)型两类。米里型电路的输出是输 入变量及现态的函数，即
F (t ) f [ x(t ),Qn (t )]
器和JK触发器。在基本RS触发器的基础上， 加两个与非
门即可构成钟控RS触发器， 如图 5－10 所示。
第五章 触 发 器
图 5 – 10 钟控RS触发器
第五章 触 发 器
1. 功能描述 当CP=0时，触发器不工作，此时C、D门输出均为 1， 基本RS触发器处于保持态。此时无论R、S如何变化，均 不会改变C、D门的输出，故对状态无影响。 当CP=1 时，触发器工作，其逻辑功能如下： R=0, S=１, Qn+1=1，触发器置“1”； R=1, S=0, Q n+1=0，触发器置“0”； R=S=0, Qn+1=Qn，触发器状态不变； R=S=1, 触发器失效，工作时不允许。
第五章-集成触发器
理解同步触发器的触发方式，了解同步触发器 的空翻现象。
第 5 章 集成触发器
返回首页
同步触发器 Synchronous Flip - Flop
在数字系统中，为了协调各部分有节拍地工作，常 常要求一些触发器在同一时刻动作。为此，必须采用同 步脉冲，使这些触发器在同步脉冲作用下根据输入信号 同时改变状态，而在没有同步脉冲输入时，触发器保持 原状态不变，这个同步脉冲称为时钟脉冲 CP。
第 5 章 集成触发器
5.2 基本 RS 触发器
返回首页
主要要求：
掌握与非门结构基本 RS 触发器的电路和逻辑 功能。 理解或非门结构基本 RS 触发器的电路、逻辑 功能。
掌握触发器逻辑功能的描述方法。 掌握基本RS 触发器的工作特点和逻辑功能。
第 5 章 集成触发器
返回首页
5.2.1 由与非门组成的基本 RS 触发器
RD SD Qn Qn+1
说明
0 0 0 0 触发器保持原状态不变
0011
0 1 0 1 触发器置 1 0111
1 0 0 0 触发器置 0 1010 1 1 0 × 触发器状态不允许 1 1 1×
返回首页
注意
置 0 端 RD 和置 1 端 SD 高电平有效。
RD SD = 0
称约束条件
第 5 章 集成触发器
基本特点
(1)具有两个在逻辑上互反的输出端 Q 和 Q ，且这两个输出端 具有两个稳定状态 ( 简称稳态 ) 。当 Q = 0、Q =1时，称为 0 状态；Q =1，Q = 0 时，称为 1 状态。
(2)在输入信号作用下，触发器的两个稳定状态可相互转换 (称为状态的翻转)。输入信号消失后，新状态可长期 保持下来，因此具有记忆功能，可存储二进制信息。
第5章 触发器(5)
第五章 触发器
(二)维持－阻塞型 D触发器。 5.3.2
Q Q
e
f
c
d CP
a
D
b
图5.3.5
第五章 触发器
Q
Q e f
不变
*工作原理(略）：
CP=0时： Q保持不变
1 c
1
d D
D
a b
0 CP
1
D
1
第五章 触发器
D Q e D c f
D Q
*工作原理：
CP由0变成1时： Q=D （CP由0变成 1瞬间的）
第五章 触发器
总结：
1.按结构 基本锁存器 电路简单；无控制端
触发器
随时钟动作，抗干扰能力强；
第五章 触发器
2.按逻辑功能分
RS触发器
JK触发器 D触发器
Q
n 1
S RQ
n
n
RS 0
n
Q
n 1
J Q KQ
Q
Q
n 1
D
T Q TQ
n n
T触发器
n 1
第五章 触发器
D
d D
CP
D
a b
D
第五章 触发器
Q
Q e f 0 1 c
*工作原理：
CP=1时： 由上页分析，c,d 为互补输出
D无法输出到Q。 Q保持不变
维持－阻塞型 D触发器。 置0维持 置1阻塞线
aa
D=0 D=1
置 0 阻 塞 线
d
1 CP
b
D
置1维持线
第五章 触发器
D触发器
(1)特性方程 Qn+1=D (2)触发方式：边沿触发（在CP脉冲的上升沿到来前一 瞬间接收信号，在CP上升沿到来时产生状态转换。 ）
第5章集成触发器
0
& G4
0
1
R
CP
S
00 00 01 01
10 10
11 11
00 11
保持
0
1 输出状态
1
1 同S状态
0
0 输出状态
1
0 同S状态
0× 1×
不定
同步RS触发器的状态转换分别由R、S和CP控制，其中，R、S控制
状态转换的方向；CP控制状态转换的时刻。
3．触发器功能的几种表示方法
触发器的功能除了可以用功能表表示外，还有几种表示方法：
RS
低电平 有效
2、基本RS触发器工作原理
现
次
态
态
✓接通电源后，在没有输入 信号时，Rd=Sd=1，电路 随机处于两稳定状态之一；
✓当Sd=0，Rd=1时，为置 1功能或置位； ✓当Sd=1，Rd=0时，为置 0功能或复位； ✓当Sd=0，Rd=0时，为不 定状态，应禁止出现；
3、基本RS触发器的功能描述
（1）特性方程
由功能表画出卡诺图得特性方程：
功能表
第一节 概述
和门电路一样，触发器也是构成各种复 杂数字系统的一种基本逻辑单元。
触发器逻辑功能的基本特点是可以保存 1位二值信息。因此。又称为半导体存储单 元或记忆单元。
Q稳态1 Q稳态2
第一节 概述
触发器:(Flip-Flop)能存储一位二进制 信号的基本单元。用FF表示。
特点：
1.有两个稳定状态，用0和1表示；
触发器有两个互补的输出端，
当Q=1，Q =0时，称为触发器的1状态。 当 Q =1，Q=0时，称为触发器的0状态。
Q
Q
11
0
__
& G4
0
1
R
CP
S
00 00 01 01
10 10
11 11
00 11
保持
0
1 输出状态
1
1 同S状态
0
0 输出状态
1
0 同S状态
0× 1×
不定
同步RS触发器的状态转换分别由R、S和CP控制，其中，R、S控制
状态转换的方向；CP控制状态转换的时刻。
3．触发器功能的几种表示方法
触发器的功能除了可以用功能表表示外，还有几种表示方法：
RS
低电平 有效
2、基本RS触发器工作原理
现
次
态
态
✓接通电源后，在没有输入 信号时，Rd=Sd=1，电路 随机处于两稳定状态之一；
✓当Sd=0，Rd=1时，为置 1功能或置位； ✓当Sd=1，Rd=0时，为置 0功能或复位； ✓当Sd=0，Rd=0时，为不 定状态，应禁止出现；
3、基本RS触发器的功能描述
（1）特性方程
由功能表画出卡诺图得特性方程：
功能表
第一节 概述
和门电路一样，触发器也是构成各种复 杂数字系统的一种基本逻辑单元。
触发器逻辑功能的基本特点是可以保存 1位二值信息。因此。又称为半导体存储单 元或记忆单元。
Q稳态1 Q稳态2
第一节 概述
触发器:(Flip-Flop)能存储一位二进制 信号的基本单元。用FF表示。
特点：
1.有两个稳定状态，用0和1表示；
触发器有两个互补的输出端，
当Q=1，Q =0时，称为触发器的1状态。 当 Q =1，Q=0时，称为触发器的0状态。
Q
Q
11
0
__
第5章-触发器
JK 00 01 10 11
Qn+1 Qn 0 1 Qn
CP
在CP上升沿时,接受J、K 信息,Q不变化
在CP下降沿时,根据接受 到旳J、K信息，Q变化
主从型J－K触发器工作波形图举例
J K Qn+1
CP
0 0 Qn
01 0
J
10 1
1 1 Qn
K
CP
接受JK 信号
Q Q状态 转变
0
置1 清0 翻转 翻转
2、触发器功能表
CP R S Q n+1 1 0 0 Qn 1 01 1
阐明 保持 置1
1 1 0 0 清0
&
&
1 1 1 不定 防止
R
R、S
控制端
CP
S
CP: 时钟脉冲
(Clock Pulse)
0 Qn 保持
3、逻辑符号
Q
Q
R
S
R CP S
4、特征方程
Qn+1=S+RQn SR=0（约束条件）
• 主从触发器旳特点 由两个触发器构成（主触发器和从触发器） 触发方式：主从触发方式（上升沿接受，下降沿触发）
5.4.1 主从RS触发器
1、构造：两个同步RS触发器构成，主从两触发器时钟脉冲反相 2、原理：CP：主触发器输入暂存，CP：从触发器封锁，保持原 状态；时钟后沿出现后从触发器接受主触发器信号而主触发器被 封锁。 3、优点：防止空翻现象 4、缺陷：CP高电平期间受R、S变化旳影响会造成误动作
指R、S从01或10变成11时,输出端状态不变
R-S触发器真值表
Q 1
&
01 RD
Q 1
第5章 触发器
Q=1时，CP=1期间，主触置0，CP=0后，从触置0。
山东大学(威海)机电与信息工程学院 邹晓玉 25
主从JK触发器特性表 CP J K Q Q* Q 0 1 0 0 1 1 1 0
功能 保持 保持 置0
× × × × 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1
根据特性表可写出Q*关于 J、K、Q的函数表达式， 并化简为最简形式，即特 性方程
山东大学(威海)机电与信息工程学院 邹晓玉 17
为适应单输入信号的需要，电平触发的SR触发器 可做成如下的电平触发的D触发器(D锁存器)：
电平触发D触发器的特性表
CP
0
D Q
× ×
Q*
Q
功 能
保持
1
1 1 1
0 0
0 1 1 0 1 1
0
0 1 1
置0
置1
CP高电平触发；CP=0时不动作； D=0时，触发器置0； D=1时，触发器置1。
山东大学(威海)机电与信息工程学院 邹晓玉 18
例：已知电平触发的SR触发器的输入信号波形，画出的输出 波形 。设触发器初始状态为0。 保持原态 使输出全为1 Reset Set
CP R
S Q
Q
山东大学(威海)机电与信息工程学院 邹晓玉 19
CP撤去后 状态不定
电平触发的触发器的空翻现象 电平触发的触发器在一个CP脉冲作用期间，出现两次或 两次以上翻转的现象称为空翻。 电平触发的SR触发器， CP=1期间，输入信号仍 直接控制触发器输出端 状态。 CP=1时，S、R状态多次 变化，触发器输出状态随 着变化，触发器的抗干扰 能力较差。
0
1
1
0
1
0
山东大学(威海)机电与信息工程学院 邹晓玉 25
主从JK触发器特性表 CP J K Q Q* Q 0 1 0 0 1 1 1 0
功能 保持 保持 置0
× × × × 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1
根据特性表可写出Q*关于 J、K、Q的函数表达式， 并化简为最简形式，即特 性方程
山东大学(威海)机电与信息工程学院 邹晓玉 17
为适应单输入信号的需要，电平触发的SR触发器 可做成如下的电平触发的D触发器(D锁存器)：
电平触发D触发器的特性表
CP
0
D Q
× ×
Q*
Q
功 能
保持
1
1 1 1
0 0
0 1 1 0 1 1
0
0 1 1
置0
置1
CP高电平触发；CP=0时不动作； D=0时，触发器置0； D=1时，触发器置1。
山东大学(威海)机电与信息工程学院 邹晓玉 18
例：已知电平触发的SR触发器的输入信号波形，画出的输出 波形 。设触发器初始状态为0。 保持原态 使输出全为1 Reset Set
CP R
S Q
Q
山东大学(威海)机电与信息工程学院 邹晓玉 19
CP撤去后 状态不定
电平触发的触发器的空翻现象 电平触发的触发器在一个CP脉冲作用期间，出现两次或 两次以上翻转的现象称为空翻。 电平触发的SR触发器， CP=1期间，输入信号仍 直接控制触发器输出端 状态。 CP=1时，S、R状态多次 变化，触发器输出状态随 着变化，触发器的抗干扰 能力较差。
0
1
1
0
1
0
数字电子技术习题解答_杨志忠_第五章练习题_部分
教材：数字电子技术基础（“十五”国家级规划教材） 杨志忠 卫桦林 郭顺华 编著高等教育出版社2009年7月第2版； 2010年1月 北京 第2次印刷；第五章 集成触发器(部分习题答案)练习题5解答：（P213页）【5.1】、由与非门构成的基本RS 触发器，S D 和R D 端输入如图P5.1所示波形，试画出Q 和Q 的输出波形。
设触发器的初始状态为“0”。
解题思路：根据基本RS 触发器功能分段画图，并要注意与非门的基本RS 触发器是低电平有效。
当D S 和D R 端同时为有效低电平时，出现强制1态，有效电平同时撤去后（无效高电平）会出现不定态。
（不确定的状态，具体的状态取决两个与非门的翻转速度快慢）DS D RQ【5.2】、由或非门构成的基本RS 触发器，S D 和R D 端输入如图P5.2所示波形信号，试画出Q 和Q 的输出波形。
（设触发器的初始状态为“1”）。
解题思路：根据基本RS 触发器功能分段画图，并要注意或非门的基本RS 触发器是高电平有效，功能与与非门组成的RS 触发器功能相同。
当R D 和S D 端同时为有效高电平时，出现强制0态，有效电平同时撤去后（无效低电平）会出现不定态。
（不确定的状态，具体的状态取决两个与非门的翻转速度快慢）DS D RQ1≥1≥【5.4】、已知同步RS 触发器的输入CP,R 和S 的电压波形如题P5-4图所示的波形，试画出Q 和Q 的输出波形。
（设触发器的初始状态nQ =0）解题思路：同步钟控RS 触发器是电位型触发器（高电平敏感CP=1），在CP 有效触发期间的状态随输入信号发生变化，n 1n Q R S Q+=+，约束条件：RS=0，R=S=1时出现1Q Q 1n 1n ==++。
CPSQR【5.5】、已知同步D 触发器CP 和D 端的输入电压波形如P5.5图所示，试画出Q 端的输出波形。
（设触发器的初始状态nQ =0）解题思路：同步式触发器是电位型触发器（假定高电平敏感CP=1），在CP 有效触发期间的状态随输入信号发生变化，D Q1n =+。
第五章触发器ppt课件
入 信 号 之 后 所
10
次态Qn+1的卡诺图
S Qn
R
00 01 11 10
0× × 0
0
11 1 1 0
特性方程
Qn1 (S ) S RQn
R S 1
约束条件
触发器的特性方程就是触发器次态Qn+1 与输入及现态Qn之间的逻辑关系式
11
波形图
反映触发器输入信号取值和状态之间对应关系的图形称为波形图
跳变
27
存在问题：时钟脉冲不能过宽，否则出现空翻现 象，即在一个时钟脉冲期间触发器翻 转一次以上。
C Q=S Q=R
S R Qn+1 0 0 Qn 01 0 10 1 1 1 不定
克服办法：采用 JK 触发器或 D 触发器
28
1、电路结构
Q
& RD
&
D触发器
Q
& SD
&
2、功能表
CP D Q n+1 1 00
5.1 概述
双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存
一位二进制码。 特点： 1、有两个稳定状态“0”态和“1”态； 2、能根据输入信号将触发器置成“0”或“1”态； 3、输入信号消失后，被置成的“0”或“1”态能
保存下来，即具有记忆功能。
1
触发器的基本概念
1.触发器有两个互补输出端：Q 、 Q 2.有两个稳定的状态：0状态和1状态； 3.在不同的输入情况下，它可以被置成0状态或1状态； 4.具有记忆（存储）功能，当输入信号消失后，所置成的
CLK S R Q Q *
X X X X Qn
0 00 0
0 01 1
1 00 1
10
次态Qn+1的卡诺图
S Qn
R
00 01 11 10
0× × 0
0
11 1 1 0
特性方程
Qn1 (S ) S RQn
R S 1
约束条件
触发器的特性方程就是触发器次态Qn+1 与输入及现态Qn之间的逻辑关系式
11
波形图
反映触发器输入信号取值和状态之间对应关系的图形称为波形图
跳变
27
存在问题：时钟脉冲不能过宽，否则出现空翻现 象，即在一个时钟脉冲期间触发器翻 转一次以上。
C Q=S Q=R
S R Qn+1 0 0 Qn 01 0 10 1 1 1 不定
克服办法：采用 JK 触发器或 D 触发器
28
1、电路结构
Q
& RD
&
D触发器
Q
& SD
&
2、功能表
CP D Q n+1 1 00
5.1 概述
双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存
一位二进制码。 特点： 1、有两个稳定状态“0”态和“1”态； 2、能根据输入信号将触发器置成“0”或“1”态； 3、输入信号消失后，被置成的“0”或“1”态能
保存下来，即具有记忆功能。
1
触发器的基本概念
1.触发器有两个互补输出端：Q 、 Q 2.有两个稳定的状态：0状态和1状态； 3.在不同的输入情况下，它可以被置成0状态或1状态； 4.具有记忆（存储）功能，当输入信号消失后，所置成的
CLK S R Q Q *
X X X X Qn
0 00 0
0 01 1
1 00 1
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
J－K触发器功能表和状态表如下： J 0 0 1 1 J－K触发器功能表 功能说明 K Q(n+1) Q 0 不变 1 0 置 0 0 1 置 1 1 Q 翻转 J－K触发器状态表 Q(n+1) JK=00 0 1 11 0 0 1 1 0 0
Q 0 1
10 1 1
J－K触发器的次态方程为： Q(n+1)＝JQ＋KQ 状态图为： 00, 01 0 JK 10, 11
CP
0(1)
Q
R
从触发器
S
1
S' CP′ Q'
R'
R΄ S΄ (Q΄) Q
1 S
主触发器
CP
R 0
红颜色 是错误输出 绿颜色 是正确输出
5.4.1利用传输延迟的边沿触发器 利用传输延迟的边沿触发器
Q Q ≥1 3 & S 1 & 4 ≥1 5& R & 2 SD J CP K RD RD （b） 6 S J C K R
电平触发式R－S触发器存在次态不能确定 和"空翻"两个问题。
5.2.2 电平触发式D触发器 电平触发式D 如果使电平触发式钟控R－S触发器的R和S端始终 处于互补状态, 则可消去次态不能确定的问题, 这就形 成了所谓的D触发器, 其逻辑图的逻辑符号如下: Q Q G1 0 1 G3 0 1 & 1 0 1 & 1 (R) 0 CP 1 0 1 & G2 0 1 & G4
5.2 电平触发式触发器 电平触发式触发器
5.2.1 电平触发式R－S触发器 在数字系统中，通常要求触发器按一定的时间 节拍动作，即让输入信号的作用受到时钟脉冲的控 制，为此出现了带时钟控制的电平触发式R－S触 发器，其逻辑图和逻辑符号如下： Q Q 1 0 Q Q & G2 G1 & 1 G3 R 0 & 1 0 CP 1 0 & S 1 G4 R CP S
SD
J （a）
CP
K
负沿触发J－ 触发器 负沿触发 －K触发器
Q
CP=0时
此时，G3=0，G6=0
≥1 3 & S 1 &
4
≥1 5& R & 2
6
G1=1，G2=1 因此，G4，G5构成基本RS触 发器，并且R=S=1，触发器 的状态保持不变。
CP=1时，假设Q=0。
SD J
CP
K
RD
可推出：G3=1，G4=J，G5=0，G6=0； Qn+1 = G5+G6 = 0+0 =1
第五章 集成触发器
触发器是一种存储元件，在电路中用来" 记忆"电路过去的输入情况。 一个触发器具有两种稳定的状态,一个称之 为 "0"状态，另一种称之为"1"状态。在任何时刻, 触发器只处于一个稳定状态,当触发脉冲作用时, 触发器可以从一种状态翻转到另一种状态。 常用的触发器有R–S触发器, D触发器J – K 触发器和T触发器。
1
&
&
2
当CP的下降沿来临时， G3、G6立即被封锁：
SD
J1
CP 1
K0
RD
G3=0，G6=0
在电路设计时，让G1、G2的传输时间大于与或非门的 传输时间。则可保证保证S、R的值暂时保持不变。
G4=0，Qn+1=1 ; G5=1, Qn+1= 0
从上述分析可知，当CP的下降沿来临时，触发器的状态置1。 同理可分析：当Q = 1，J = 1，K = 0时，CP的下降沿来临，仍使触发器状态置1。
n+1
=D
电路略。
T ⊕ Q = D, T = D ⊕ Q
由T触发器的功能，实现J-K触发器的功能：
J 0 0 1 1 0 0 1 1 K 0 1 0 1 0 1 0 1 Q 0 0 0 0 1 1 1 1 T 0 0 1 1 0 1 0 1 Q n+1 0 0 1 1 1 0 1 0
T JK Q 00 01 11 10 0 0 0 1 1 1 0 1 1 0
(S)
Q C
Q
D
D 0 1
当CP=0时，D触发器的状态不变；当 CP=1时，D触发器的状态取决于D。 D触发器的功能表和状态表如下： D触发器功能表 D 0 1 Q(n+1) 0 1 Q 0 1 D触发器状态表 Q(n+1) D＝0 D＝1 0 1 0 1
D触发器的次态方程为： Q(n+1)＝D 状态图为： 0 0 D 1 1 1
n n Q n +1 = JQ + K Q
n
+ DQ n
J＝K＝T
D
T CP
从J－K到D触发器的转换 － 到 触发器的转换
从J－K到T和T′触发器的转换 － 到 和 ′
5.5.3由T触发器到其他功能触发器的转换 由 触发器到其他功能触发器的转换
由T触发器的功能，实现D触发器的功能：
Q n+1 = T ⊕ Q Q
当CP为0时，不论R，S为何值，触发器的 状态保持不变；当CP为1时，触发器的状态取 取决于R和S，工作原理与R－S触发器相同。 电平触发式R－S触发器的功能表和状态表如下： 电平触发式R－S触发器功能表 R 0 0 1 1 S 0 1 0 1 Q(n+1) Q 1 0 d 功能说明 不变 置 1 置 0 不定
RS 基本R－S触发器的次态方程为：Q 00 01 11 10 0 d 0 0 1 Q(n+1)＝S＋RQ 1 d 0 1 1 其约束条件为： R+S=1 Q(n+1)
基本R－S触发器的一个重要特性：如果连 续出现多个置0或置1信号，只有第一个置0或置 1信号起作用。利用这一特性可消除机械开关的 触点抖动。 基本R－S触发器也可由"或非"门组成。
此时，G1=J，G2=1。 进一步可知：
Qn+1 = G3+G4= 1+ J =0 ；
同理可知，当Q=1时，Qn+1=1。 即CP=1时，不管J、K是何值，触发器的状态不变。
Q0
CP=
假设，在CP=1时，
≥1 3 &
0S
4
≥1 5&
1R
6
Q = 0，J = 1，K = 0。 则在CP=1时，S=0， R=1。
J
K
当CP＝0时，J－K触发器的状态保持不变； 当CP＝1时， • 若J=K=0, 则G3=G4=1, 触发器保持原状态； • 若J=1, K=0, 则G3=1, G4=Q, 使触发器置1； • 若J=0, K=1, 则G3=Q, G4=1, 使触发器置0； • 若J=K=1, 则G3=Q, G4=Q, 使触发器翻转；
0 D触发器结构简单, 但仍然存在"空翻"现象。 实际使用的D触发器是一种维持阻塞型D触发 器, 可以防止"空翻"的发生。
5.2.3 电平触发式J－K触发器 电平触发式J 电平触发式J－K触发器有两个输入端，即 克服了R－S触发器的"约束"问题，使用上又比 D触发器灵活。其逻辑图与逻辑符号如下： Q＝1 ＝ Q＝0 ＝ Q Q (n+1)=0 QQ(n+1)=1 0 1 0 1 & G2 G1 & Q Q Q 1 G3 & K 0 1 0 1 1 0 0 1 CP 1 Q & G4 J 1 C
RD,SD 异步复位置位端
Q （从）
1
Q
1 J SD CP K RD Q Q
&
11 1
& &
0
&
0
（主） 1 RD
1
&
1 1
& 1
0
SD 0
CP前沿采样， 后沿定态；无 空翻现象。
& K
& J
CP1
5.3.2 主从J－K触发器 Q & （从） & R
0 1
Q & & S
(0) 1
J
SD CP
Q Q
D C
CP （a） （b）
从D到T和T′触发器的转换 到 和 ′
5.5.2由J－K触发器到其他功能触发器的转换 由 － 触发器到其他功能触发器的转换
Q n +1 = D = D (Q n + Q n ) = D Q
J = D K = D
J 1 C K CP Q J C K Q “1” CP J C K Q
5.1 基本R－S触发器 基本R
基本R－S触发器可 由两个"与非"门交叉 耦合组成，其逻辑图和逻辑符号如下： Q 0 G1 & 1 R 1
Q 1 & 0 S G2 0
Q R
Q S
基本R－S触发器的输入与状态之间的 逻辑关系可用触发器的功能表来描述。
基本R－S触发器功能表 R 0 0 1 1 S 0 1 0 1 Q(n+1) d 0 1 Q 功能说明 不定 置 0 置 1 不变
T = KQ + JQ
电路略。
电平触发式R－S触发器状态表 次 态 Q(n+1) 现 态 Q RS=00 0 1 11 0 1 0 1 1 1 d d
10 0 0
电平触发式R－S触发器状态图 RS 00, 10 01 0 10 1 00, 01
电平触发式R－S触发器的状态方 RS00 01 11 10 Q 程为： 0 0 1 d 0 Q(n+1)＝S＋RQ 1 1 1 d 0 R⋅S = 0 (约束条件) Q(n+1)
K RD
CP前沿采样， 后沿定态；无 空翻现象。