触发器实验报告
触发器功能实验报告
触发器功能实验报告触发器功能实验报告引言：触发器是数字电路中常见的重要元件，它能够在特定的输入条件下产生稳定的输出信号。
本实验旨在通过构建不同类型的触发器电路，探究触发器的基本原理和功能。
实验一：RS触发器RS触发器是最简单的一种触发器，由两个交叉连接的非门组成。
实验中我们使用了两个与非门来构建RS触发器电路，其中一个与非门的输出连接到另一个与非门的输入，反之亦然。
通过设置不同的输入状态，我们可以观察到RS触发器的两种稳定状态：置位和复位。
实验二：D触发器D触发器是一种常用的触发器，它具有单一输入和双输出。
实验中我们使用了两个与非门和一个或非门来构建D触发器电路。
通过输入信号的变化，我们可以观察到D触发器的工作原理：当输入信号为高电平时，输出保持之前的状态，当输入信号为低电平时，输出根据之前的状态进行切换。
实验三：JK触发器JK触发器是一种多功能的触发器，它具有两个输入和两个输出。
实验中我们使用了两个与非门和一个或非门来构建JK触发器电路。
通过设置不同的输入状态，我们可以观察到JK触发器的四种工作模式：置位、复位、切换和禁用。
实验四：T触发器T触发器是一种特殊的JK触发器，它只有一个输入和两个输出。
实验中我们使用了两个与非门和一个或非门来构建T触发器电路。
通过输入信号的变化，我们可以观察到T触发器的工作原理：当输入信号为高电平时，输出状态翻转，当输入信号为低电平时，输出保持不变。
实验五：应用实例在实验的最后，我们通过一个简单的应用实例来展示触发器的实际应用。
我们构建了一个二进制计数器电路，使用了多个D触发器和与非门。
通过输入脉冲信号，我们可以观察到计数器的工作原理：每次接收到脉冲信号，计数器的输出状态按照二进制规律进行变化。
结论：通过本次实验，我们深入了解了不同类型的触发器的功能和工作原理。
触发器在数字电路中具有重要的应用价值，能够实现各种逻辑功能和时序控制。
进一步的研究和实践将有助于我们更好地理解和应用触发器，提高数字电路设计的能力。
数字电路实验报告触发器
一、实验目的1. 理解触发器的概念、原理和功能。
2. 掌握触发器的分类、结构和逻辑功能。
3. 通过实验，验证触发器的逻辑功能，加深对触发器原理的理解。
二、实验原理触发器是一种具有记忆功能的电路，可以存储1个二进制位的信息。
它有两个稳定的状态：SET（置位）和RESET（复位）。
触发器的基本结构是RS触发器，由两个与非门组成，其逻辑功能可用真值表表示。
触发器按触发方式可分为同步触发器和异步触发器；按逻辑功能可分为RS触发器、D触发器、JK触发器和T触发器等。
三、实验仪器与材料1. 74LS74双D触发器芯片2. 74LS02四2输入与非门芯片3. 74LS00四2输入或非门芯片4. 74LS20四2输入或门芯片5. 74LS32四2输入与门芯片6. 74LS86四2输入异或门芯片7. 74LS125八缓冲器芯片8. 74LS126八缓冲器芯片9. 电源10. 示波器11. 信号发生器12. 逻辑笔四、实验内容1. RS触发器实验（1）搭建RS触发器电路：将74LS74芯片的Q1端与Q2端连接，Q1端接与非门74LS02的输入端，Q2端接与非门74LS02的输入端。
将74LS02的输出端分别连接到74LS20的输入端和74LS32的输入端。
（2）观察RS触发器逻辑功能：通过逻辑笔观察Q1端和Q2端的输出状态，记录下不同输入端S和R的值。
（3）分析RS触发器逻辑功能：根据真值表分析RS触发器的逻辑功能，得出结论。
2. D触发器实验（1）搭建D触发器电路：将74LS74芯片的Q1端接与非门74LS02的输入端，Q2端接与非门74LS02的输入端。
将74LS02的输出端分别连接到74LS20的输入端和74LS32的输入端。
（2）观察D触发器逻辑功能：通过逻辑笔观察Q1端和Q2端的输出状态，记录下不同输入端D的值。
（3）分析D触发器逻辑功能：根据真值表分析D触发器的逻辑功能，得出结论。
3. JK触发器实验（1）搭建JK触发器电路：将74LS74芯片的Q1端接与非门74LS02的输入端，Q2端接与非门74LS02的输入端。
数电实验报告触发器及其应用(共10篇)
数电实验报告触发器及其应用(共10篇)1、实验目的：掌握触发器的原理和使用方法，学会利用触发器进行计数、存储等应用。
2、实验原理：触发器是一种多稳态数字电路，具有存储、计数、分频、时序控制等功能。
常见的触发器有RS触发器、D触发器、T触发器、JK触发器等。
RS触发器是由两个交叉互连的反相器组成的，它具有两个输入端R(复位)和S(置位)，一个输出端Q。
当输入R=1，S=0时，Q=0;当输入R=0，S=1时，Q=1;当R=S=1时，无法确定Q的状态，称为禁态。
JK触发器是将RS触发器的两个输入端合并在一起而成，即J=S，K=R，当J=1，K=0时，Q=1;当J=0，K=1时，Q=0;当J=K=1时，Q反转。
JK触发器具有启动、停止、颠倒相位等功能。
D触发器是由单个输入端D、输出端Q和时钟脉冲输入端组成的，当时钟信号上升沿出现时，D触发器的状态发生改变，如果D=1，Q=1;如果D=0，Q=0。
T触发器只有一个输入端T和一个输出端Q，在每个时钟脉冲到来时，T触发器执行T→Q操作，即若T=1，则Q取反；若T=0，则Q保持不变。
触发器可以组成计数器、分频器、存储器、状态机等各种数字电路，被广泛用于计算机、控制系统等领域。
3、实验器材：数码万用表、示波器、逻辑分析仪、CD4013B触发器芯片、几个电阻、电容、开关、信号发生器等。
4、实验内容：4.1 RS触发器测试利用CD4013B芯片来测试RS触发器的功能，在实验中将RS触发器的输入端分别接入CD4013B芯片的端子，用示波器观察输出端的波形变化，并记录下输入输出关系表格，来验证RS触发器的工作原理。
具体实验步骤如下：将CD4013B芯片的端子按如下接线方式连接：RST1,2脚接入+5V电源，C1个100nF的电容与单位时间5 ns的外部时钟信号交替输入接口CLK，以模拟器件为master时，向器件提供单个时钟脉冲。
测试时选择适宜的数据输入，R1和S2另一端程+5V，S1和R2另一端连接接地GND,用万用表测量各端电压，电容缓存的电压。
触发器实验报告
实验3 触发器及其应用一、实验目的1、掌握基本RS、JK、D和T触发器的逻辑功能2、掌握集成触发器的逻辑功能及使用方法3、熟悉触发器之间相互转换的方法二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
1、基本RS触发器图5－8－1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。
基本RS触发器具有置“0”、置“1”和“保持”三种功能。
通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S＝R＝1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发生，表5－8－1为基本RS触发器的功能表。
基本RS触发器。
也可以用两个“或非门”组成，此时为高电平触发有效。
表5－8－1输入输出S R Q n+1Q n+10 1 1 01 0 0 11 1 Q n Q n0 0 φφ图5—8—1 基本RS触发器2、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。
本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。
引脚功能及逻辑符号如图5－8－2所示。
JK触发器的状态方程为Q n+1＝J Q n＋K Q nJ和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。
Q与Q为两个互补输出端。
通常把Q＝0、Q＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。
图5－8－2 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表5－8－2表5－8－2输入输出S D R D CP J K Q n+1Q n+10 1 ××× 1 01 0 ×××0 10 0 ×××φφ1 1 ↓0 0 Q n Q n1 1 ↓ 1 0 1 01 1 ↓0 1 0 11 1 ↓ 1 1 Q n Q n1 1 ↑××Q n Q n注：×—任意态↓—高到低电平跳变↑—低到高电平跳变Q n（Q n）—现态Q n+1（Q n+1 ）—次态φ—不定态JK触发器常被用作缓冲存储器，移位寄存器和计数器。
触发器及其应用实验总结
触发器及其应用实验总结
触发器是数据库管理系统中的一种特殊类型的存储过程，它能够在数据库中自动执行特定的操作，例如在对表进行插入、更新或删除操作时触发某些事件。
触发器在数据库管理中起到了非常重要的作用，可以用于实现数据的完整性约束、数据的自动更新等功能。
在数据库应用中，触发器被广泛应用于各种场景，如审计日志记录、数据验证、数据同步等。
在实验中，我们首先创建了一个简单的数据库表，包含了员工的姓名、工号、部门和工资信息。
然后我们编写了一个触发器，当向这个表中插入新的记录时，触发器会自动计算出员工的年薪，并将其更新到表中。
这样就实现了在数据库中自动计算员工年薪的功能，提高了数据的准确性和完整性。
除了上面的例子，触发器还可以应用于很多其他场景。
例如，在一个银行系统中，可以通过触发器实现当用户转账时自动更新账户余额；在一个电商系统中，可以通过触发器实现当订单状态改变时自动发送邮件通知用户等。
触发器的应用不仅提高了数据库管理的效率，还可以减少人为操作带来的错误。
然而，在使用触发器时，也需要注意一些问题。
首先是触发器的性能问题，过多复杂的触发器可能会影响数据库的性能；其次是触发器的逻辑问题，需要确保触发器的逻辑正确，不会导致
数据错误或不一致。
总的来说，触发器是数据库管理中一个非常有用的工具，可以帮助我们实现很多自动化的功能。
在实际应用中，我们需要根据具体的业务需求来设计和使用触发器，合理地利用触发器可以提高数据库管理的效率和数据的准确性。
希望通过本次实验的总结，读者能够对触发器及其应用有更深入的理解，为实际工作中的数据库管理提供参考和帮助。
触发器_实验报告
一、实验目的1. 理解和掌握触发器的基本原理和功能。
2. 熟悉基本RS、JK、D和T触发器的逻辑功能及其应用。
3. 学习触发器之间相互转换的方法。
4. 通过实验，加深对触发器在数字电路中的应用理解。
二、实验原理触发器是一种具有记忆功能的电子器件，它可以根据输入信号和时钟脉冲的变化，在两个稳定状态之间进行切换。
触发器在数字电路中有着广泛的应用，如计数器、寄存器、时序电路等。
触发器根据时钟脉冲的触发方式分为同步触发器和异步触发器。
同步触发器在时钟脉冲的上升沿或下降沿发生状态转换，而异步触发器则不受时钟脉冲的限制，可以在任何时刻发生状态转换。
三、实验仪器与设备1. 双踪示波器2. 数字万用表3. 数字电路实验箱4. 74LS00（二输入端四与非门）5. 74LS74（双D触发器）6. 74LS76（双J-K触发器）四、实验内容与步骤1. 基本RS触发器功能测试（1）搭建基本RS触发器电路，连接实验箱中的与非门。
（2）按照实验要求，在S、R端加信号，观察并记录触发器的Q、端状态。
（3）分析实验结果，总结RS触发器的逻辑功能。
2. JK触发器功能测试（1）搭建JK触发器电路，连接实验箱中的与非门。
（2）按照实验要求，在J、K端加信号，观察并记录触发器的Q、端状态。
（3）分析实验结果，总结JK触发器的逻辑功能。
3. D触发器功能测试（1）搭建D触发器电路，连接实验箱中的与非门。
（2）按照实验要求，在D端加信号，观察并记录触发器的Q、端状态。
（3）分析实验结果，总结D触发器的逻辑功能。
4. T触发器功能测试（1）搭建T触发器电路，连接实验箱中的与非门。
（2）按照实验要求，在T端加信号，观察并记录触发器的Q、端状态。
（3）分析实验结果，总结T触发器的逻辑功能。
5. 触发器之间相互转换（1）分析基本RS触发器与JK触发器之间的转换方法。
（2）分析基本RS触发器与D触发器之间的转换方法。
（3）分析基本RS触发器与T触发器之间的转换方法。
实验六 触发器实验报告
实验六触发器实验报告一、实验目的本次实验的主要目的是深入理解触发器的工作原理和应用，通过实际操作和观察，掌握触发器在数字电路中的功能和特性。
二、实验原理触发器是一种具有记忆功能的基本逻辑单元，能够存储一位二进制信息。
常见的触发器类型有 SR 触发器、JK 触发器、D 触发器和 T 触发器等。
以 D 触发器为例，其工作原理是在时钟脉冲的上升沿或下降沿，将输入数据D 传递到输出端Q。
在没有时钟脉冲时，输出状态保持不变。
三、实验设备与材料1、数字电路实验箱2、 74LS74 双 D 触发器芯片3、示波器4、导线若干四、实验内容与步骤1、用 74LS74 芯片搭建 D 触发器电路将芯片插入实验箱的插座中，按照芯片引脚功能连接电源、地和输入输出引脚。
使用导线将 D 输入端连接到逻辑电平开关，将时钟输入端连接到脉冲信号源，将 Q 和 Q'输出端连接到发光二极管或逻辑电平指示器。
2、测试 D 触发器的功能置 D 输入端为高电平（1），观察在时钟脉冲作用下 Q 输出端的变化。
置 D 输入端为低电平（0），再次观察时钟脉冲作用下 Q 输出端的变化。
3、观察 D 触发器的异步置位和复位功能将异步置位端（PRE）和异步复位端（CLR）分别连接到逻辑电平开关，测试在置位和复位信号作用下触发器的状态。
4、用示波器观察时钟脉冲和 Q 输出端的波形将示波器的探头分别连接到时钟脉冲输入端和 Q 输出端，调整示波器的设置，观察并记录波形。
五、实验结果与分析1、在 D 输入端为高电平时，每当时钟脉冲的上升沿到来，Q 输出端变为高电平；在D 输入端为低电平时，每当时钟脉冲的上升沿到来，Q 输出端变为低电平，验证了 D 触发器的正常功能。
2、当异步置位端（PRE）为低电平时，无论其他输入如何，Q 输出端立即变为高电平；当异步复位端（CLR）为低电平时，Q 输出端立即变为低电平，表明异步置位和复位功能有效。
3、从示波器观察到的波形可以清晰地看到时钟脉冲与 Q 输出端的关系，进一步验证了触发器的工作特性。
实验报告 触发器
实验报告触发器实验报告：触发器引言：触发器是数字电路中常见的重要元件，它可以存储和控制信号的传输。
本实验旨在通过实际搭建触发器电路，了解其工作原理和应用。
一、实验目的本实验的目的是通过实际搭建触发器电路，掌握触发器的工作原理、特性和应用。
二、实验器材和原理2.1 实验器材：- 电路实验板- 电源- 电压表- 电流表- 逻辑门芯片- 连接线2.2 实验原理：触发器是一种存储器件，可以存储和控制信号的传输。
它由多个逻辑门组成，根据输入信号的不同，可以分为RS触发器、D触发器、JK触发器和T触发器等多种类型。
三、实验步骤3.1 搭建RS触发器电路首先，将两个逻辑门芯片连接在电路实验板上，一个作为RS触发器的输入端，另一个作为输出端。
然后，将电源和适当的电阻连接到逻辑门芯片上，以提供所需的电压和电流。
最后，根据电路图连接连线，搭建完整的RS触发器电路。
3.2 检验和调试电路在搭建好电路后，使用电压表和电流表检验电路的电压和电流是否正常。
如果有异常，需要及时排除故障。
然后，通过改变输入信号，观察输出信号的变化。
根据实验结果，对电路进行调试，确保触发器的正常工作。
3.3 测试触发器的特性在调试完电路后，可以进行一些实验来测试触发器的特性。
例如，可以通过改变输入信号的频率和占空比，观察输出信号的变化。
还可以通过改变逻辑门芯片的类型，比较不同类型触发器的性能差异。
四、实验结果和分析通过实验，我们可以得到触发器的工作特性和性能数据。
根据实验结果，我们可以分析触发器的优缺点，以及在数字电路设计中的应用。
五、实验总结触发器作为数字电路中的重要元件，在现代电子技术中得到了广泛应用。
通过本实验，我们深入了解了触发器的工作原理、特性和应用。
同时，我们也学会了搭建触发器电路、调试电路和分析实验结果的方法。
六、实验心得通过本次实验，我深刻认识到了触发器在数字电路中的重要性。
触发器可以存储和控制信号的传输，是数字电路中的核心部件之一。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验3 触发器及其应用
一、实验目的
1、掌握基本RS、JK、D和T触发器的逻辑功能
2、掌握集成触发器的逻辑功能及使用方法
3、熟悉触发器之间相互转换的方法
二、实验原理
触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
1、基本RS触发器
图5－8－1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。
基本RS触发器具有置“0”、置“1”和“保持”三种功能。
通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S＝R＝1时状态保持；S＝R＝0时，触发器状态不定，应避免此
种情况发生，表5－8－1为基本RS触发器的功能表。
基本RS触发器。
也可以用两个“或非门”组成，此时为高电平触发有效。
表5－8－1
图5—8—1 基本RS触发器
2、JK触发器
在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。
本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。
引脚功能及逻辑符号如图5－8－2所示。
JK触发器的状态方程为
Q n+1＝J Q n＋K Q n
J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组
成“与”的关系。
Q与Q为两个互补输出端。
通常把Q＝0、Q＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。
图5－8－2 74LS112双JK触发器引脚排列及逻辑符号
下降沿触发JK触发器的功能如表5－8－2
表
注：×—任意态↓—高到低电平跳变↑—低到高电平跳变
Q n（Q n）—现态Q n+1（Q n+1 ）—次态φ—不定态
JK触发器常被用作缓冲存储器，移位寄存器和计数器。
3、D触发器
在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为
Q n+1＝D n，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，
触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。
有很多种型号可供各种用途的需要而选用。
如双 D 74LS74、四D 74LS175、六D 74LS174等。
图5－8－3 为双D 74LS74的引脚排列及逻辑符号。
功能如表5－8－3。
图5－8－3 74LS74引脚排列及逻辑符号
表5－8－3
4、触发器之间的相互转换
在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。
但可以利用转换的方法获得具有其它功能的触发器。
例如将JK 触发器的J 、k 两端连在一起，并认它为T 端，就得到所需的T 触发器。
如图5－8－4(a)所示，其状态方程为： Q n+1 ＝T Q n ＋T Q n
(a) T 触发器 (b) T'触发器
图5－8－4 JK 触发器转换为T 、T'触发器
T 触发器的功能如表5－8－4。
由功能表可见，当T ＝0时，时钟脉冲作用后，其状态保持不变；当T ＝1时，时钟脉冲作用后，触发器状态翻转。
所以，若将T 触发器的T 端置“1”，如图5－8－4(b)所示，即得T'触发器。
在T'触发器的CP 端每来一个CP 脉冲信号，触发器的状态就翻转一次，故称之为反转触发器，广泛用于计数电路中。
同样，若将D 触发器 Q 端与D 端相连，便转换成T'触发器。
如图5－8－5所示。
JK 触发器也可转换为D 触发器，如图5－8－6。
图5－8－5 D 转成T' 图5－8－6 JK 转成D 5、CMOS 触发器
（1）CMOS 边沿型D 触发器
CC4013是由CMOS 传输门构成的边沿型D 触发器。
它是上升沿触发的双D 触 发器，表5－8－5为其功能表，图5－8－7为引脚排列。
表5－8－5
图5－8－7 双上升沿D 触发器
（2）CMOS 边沿型JK 触发器
CC4027是由CMOS 传输门构成的边沿型JK 触发器，它是上升沿触发的双JK 触发器，表5－8－6为其功能表，图5－8－8为引脚排列。
表5－8－6
图5－8－8 双上升沿J －K 触发器
CMOS 触发器的直接置位、复位输入端S 和R 是高电平有效，当S ＝1（或R ＝1）时，触发器将不受其它输入端所处状态的影响，使触发器直接接置1（或置0）。
但直接置位、复
位输入端S和R必须遵守RS＝0的约束条件。
CMOS触发器在按逻辑功能工作时，S和R 必须均置0。
三、实验设备与器件
1、＋5V直流电源
2、双踪示波器
3、连续脉冲源
4、单次脉冲源
5、逻辑电平开关
6、逻辑电平显示器
7、CC4027 CC4011 74LS74
四、实验内容
1、测试基本RS触发器的逻辑功能
按图5－8－1，用两个与非门组成基本RS触发器，输入端R、S接逻辑开关的输出插口，输出端Q、Q接逻辑电平显示输入插口，按表5－8－7要求测试，记录之。
由实验内容做实验得：
按图5-8-1，用两个与非门组成基本RS触发器输入端，按表5-8-7测试，结果能够正确
反映表5-8-1，为电平触发。
2、测试双JK触发器CC4027逻辑功能
(1) 测试R D 、S D的复位、置位功能
任取一只JK触发器，R D、S D、J、K端接逻辑开关输出插口，CP端接单次脉冲源，Q、Q端接至逻辑电平显示输入插口。
要求改变R D，S D（J、K、CP处于任意状态），并在R D ＝1（S D＝0）或S D＝1（R D＝0）作用期间任意改变J、K及CP的状态，观察Q、Q状态。
自拟表格并记录之。
(2) 测试JK触发器的逻辑功能
按表5－8－8的要求改变J、K、CP端状态，观察Q、Q状态变化，观察触发器状态更新是否发生在CP脉冲的下降沿（即CP由1→0），记录之。
(3) 将JK触发器的J、K端连在一起，构成T触发器。
在CP端输入1HZ连续脉冲，观察Q端的变化。
由实验内容做实验得：
（1）测试R D S D的复位、置位功能
当R D＝0（S D＝1），任意改变J、K及CP状态，Q=0 Q=1；
当S D＝0（R D＝1），任意改变J、K及CP状态，Q=1 Q=0；
（2）测试JK触发器逻辑功能
按表5-8-8要求测试并记录，触发器上升沿有效。
（3）连接JK触发器的J、K端构成T触发器，在CP端输入1HZ脉冲
当T=1，Q端频率为输入信号的一半；T=0，Q端保持原来状态。
3、测试双D触发器74LS74的逻辑功能
(1) 测试R D 、S D的复位、置位功能
测试方法同实验内容2、1)，自拟表格记录。
(2) 测试D触发器的逻辑功能
按表5－8－9要求进行测试，并观察触发器状态更新是否发生在CP脉冲的上升沿（即由0→1），记录之。
表5－8－9
(3) 将D触发器的Q端与D端相连接，构成T'触发器。
测试方法同实验内容2、3），记录之。
4、双相时钟脉冲电路
用JK触发器及与非门构成的双相时钟脉冲电路如图5－8－9所示，此电路是用来将时钟脉冲CP转换成两相时钟脉冲CP A及CP B，其频率相同、相位不同。
分析电路工作原理，并按图5－8－9接线，用双踪示波器同时观察CP、CP A；CP、CP B 及CP A、CP B波形，并描绘之。
图5－8－9 双相时钟脉冲电路
由实验内容做实验得：
（1）测试R D S D的复位、置位功能
当R D＝0（S D＝1），任意改变D及CP状态，Q=0 Q=1；
当S D＝0（R D＝1），任意改变D及CP状态，Q=1 Q=0；
（2）测试D触发器的逻辑功能
按表5-8-9要求测试并记录，触发方式为上升沿触发。
（3）将D触发器的将D触发器的Q端与D端相连接，构成T'触发器，在CP端输入1HZ连续脉冲，Q端频率为输入信号的一半。
双相时钟脉冲电路，该电路如下：
CP A= Q
CP.=CP.Q 由下图还可得：f CPA =f CPB = 1/2f CP
CP.=CP.Q=f Q
CP B= Q
Q*=J Q+K Q ∮CPA -∮CPB =180°=∏
J=Q K=Q Q*=Q Q+Q Q=Q
所以CP A CP B的波形图如下：
CP
Q：
Q′：
CP A：：
CP B：
五、实验心得
1、本次实验中，老师认真负责，我更好的提高了自己的手动操作能力。
对触发器的原理和存储过程有了更深一层次的理解。