D触发器的使用复习过程
D触发器工作原理
D触发器工作原理标题：D触发器工作原理引言概述：D触发器是数字电路中常用的触发器之一，它具有特定的工作原理，能够在时钟信号的作用下实现数据存储和传输。
本文将详细介绍D触发器的工作原理，帮助读者更好地理解数字电路中的基本组件。
一、D触发器的基本结构1.1 D触发器的输入端：D触发器有一个数据输入端D，用于接收输入数据。
1.2 时钟信号输入端：D触发器还有一个时钟信号输入端，用于控制数据传输的时机。
1.3 输出端：D触发器有一个输出端Q，用于输出存储的数据。
二、D触发器的工作原理2.1 数据传输阶段：当时钟信号为高电平时，D触发器将输入端的数据传输到输出端。
2.2 数据保持阶段：当时钟信号为低电平时，D触发器将保持输出端的数据不变。
2.3 稳态保持：D触发器在时钟信号的作用下可以实现数据的稳态保持，适用于数字电路中的存储器件。
三、D触发器的应用3.1 数据寄存器：D触发器常用于数据寄存器中，实现数据的存储和传输。
3.2 时序逻辑电路：D触发器在时序逻辑电路中扮演重要角色，用于控制数据的流动。
3.3 时序信号处理：D触发器可以用于时序信号的处理，实现数据同步和控制。
四、D触发器与其他触发器的比较4.1 与SR触发器比较：D触发器相比于SR触发器更简单、更稳定，适用于大规模集成电路。
4.2 与JK触发器比较：D触发器与JK触发器相比，更容易设计和实现，适用于数字系统中的时序控制。
4.3 与T触发器比较：D触发器与T触发器相比，更适用于数据存储和传输，具有更广泛的应用领域。
五、总结D触发器作为数字电路中的基本组件，具有独特的工作原理和广泛的应用。
通过本文的介绍，读者可以更好地理解D触发器的工作原理，为数字电路设计和应用提供参考。
希望本文能帮助读者深入了解D触发器，并在实际应用中发挥作用。
D触发器教程范文
D触发器教程范文D触发器是一种数字逻辑电路元件，用于在特定的时钟脉冲条件下，存储和传递信息。
它可以存储一个或多个二进制位，储存的信息保持不变，直到下一个时钟脉冲到来。
D触发器是数字电子学中最基本的触发器之一，广泛应用于计算机系统中。
D触发器有很多种类型，包括SR触发器、JK触发器和T触发器等。
在本教程中，我们将主要讨论D触发器。
D触发器有两个输入D和时钟CLK，一个输出Q和一个非输出Q'。
D输入决定了触发器的状态，时钟脉冲决定了何时更新触发器的状态。
当时钟脉冲到来时，根据D输入的值，D触发器会将其存储在触发器中，并在输出上显示。
下面我们演示一个简单的D触发器的工作原理。
首先，我们需要一个带有两个输入(D和CLK)和两个输出(Q和Q')的D触发器芯片。
D输入用于设置要存储的值，CLK输入用于触发触发器的状态更新。
输出Q显示存储在触发器中的值，输出Q'是Q的反值。
接下来，我们将D输入连接到逻辑电路中的一个开关。
当开关关闭时，D输入为低电平(0)，当开关打开时，D输入为高电平(1)。
然后，将CLK输入连接到时钟发生器上，以生成时钟脉冲。
通常情况下，时钟脉冲的频率为固定值，例如1Hz或1kHz。
在每个时钟脉冲到来时，触发器会更新其状态。
最后，我们将输出Q和Q'连接到一个显示器上，以显示触发器的输出值。
当触发器的状态更新时，显示器会相应地显示新值。
现在我们来看一个实例，假设我们希望使用一个D触发器来存储一个单一的二进制位。
我们将D输入连接到一个开关上，然后将CLK输入连接到时钟发生器上。
最后，我们将输出Q连接到一个LED灯上，以显示触发器的状态。
当开关关闭时，D输入为低电平(0)，时钟脉冲到来时，触发器会将低电平存储在其中，并且输出Q为低电平，LED灯熄灭。
当开关打开时，D输入为高电平(1)，时钟脉冲到来时，触发器会将高电平存储在其中，并且输出Q为高电平，LED灯点亮。
这就是一个简单的D触发器的工作原理。
课程设计-cadence-D触发器
课程设计-cadence-D触发器⽬录第⼀章绪论 (1)1.1 简介 (1)1.1.1 集成电路 (1)1.1.2 版图设计 (1)1.2 软件介绍 (2)1.3 标准单元版图设计 (2)1.3.1 标准单元版图设计的概念 (2)1.3.2 标准单元版图设计的历史 (2)1.3.3 标准单元的版图设计的优点 (3)1.3.4 标准单元的版图设计的特点 (3)第⼆章 D触发器的介绍 (4)2.1 简介 (4)2.2 维持阻塞式边沿D触发器 (4)2.2.1 电路⼯作过程 (4)2.2.2 状态转换图和时序图 (5)2.3 同步D触发器 (5)2.3.1 电路结构 (5)2.3.2 逻辑功能 (6)2.4 真单相时钟（TSPC）动态D触发器 (6)第三章 0.35um⼯艺基于TSPC原理的D触发器设计 (8)3.1 电路图的设计 (8)3.1.1 创建库与视图 (8)3.1.2 基于TSPC原理的D触发器电路原理图 (8)3.2 创建 D触发器版图 (9)3.2.1 设计步骤 (9)3.2.2 器件规格 (11)3.3 设计规则的验证及结果 (11)第四章课程设计总结 (13)参考⽂献 (14)第⼀章绪论1.1 简介1.1.1 集成电路集成电路（Integrated Circuit,简称IC）是20世纪60年代初期发展起来的⼀种新型半导体器件。
它是经过氧化、光刻、扩散、外延、蒸铝等半导体制造⼯艺，把构成具有⼀定功能的电路所需的半导体、电阻、电容等元件及它们之间的连接导线全部集成在⼀⼩块硅⽚上，然后焊接封装在⼀个管壳内的电⼦器件。
其封装外壳有圆壳式、扁平式或双列直插式等多种形式。
是⼀种微型电⼦器件或部件，采⽤⼀定的⼯艺，把⼀个电路中所需的晶体管、⼆极管、电阻、电容和电感等元件及布线互连⼀起，制作在⼀⼩块或⼏⼩块半导体晶⽚或介质基⽚上，然后封装在⼀个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成⼀个整体，使电⼦元件向着微⼩型化、低功耗和⾼可靠性⽅⾯迈进了⼀⼤步。
D触发器的使用
实验3 D触发器及其应用一、实验目的1、熟悉D触发器的逻辑功能；2、掌握用D触发器构成分频器的方法；3、掌握简单时序逻辑电路的设计方法。
二、实验设备1、数字电路实验箱；2、数字双踪示波器；3、函数信号发生器；4、集成电路：74LS00；5、集成电路：74LS74；三、实验内容1、用74LS74（1片）构成二分频器、四分频器，并用示波器观察波形；简单介绍分析：（1）74LS74：双D触发器（上升沿触发的边沿D触发器）D触发器在时钟脉冲CP的前沿（正跳变0→1）发生翻转，触发器的次态取决于CP脉冲上升沿到来之前D端的状态，即=D。
因此，它具有置0、置1两种功能。
由于在CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D端的数据状态变化，不会影响触发器的输出状态。
/R D和/S D分别是决定触发器初始状态的置0、置1端。
当不需要强迫置0、置1时，/R D和/S D端都应置高电平。
74LS74（CC4013）,74LS175（CC4042）等均为上升沿触发的边沿触发器。
（2）74LS74引脚图：（3）二分频器的连接线路原理图：图（3-2）实验步骤如下：a.按照上面的连线原理图（3-2）在实验板上连好线；b.打开电源开关；c.在CP端加入1kHz的连续方波，用示波器观察CP，1Q，2Q各点的波形。
（4）四分频器的连接线路原理图：图（3-3）实验步骤如下：a.按照上面的连线原理图（3-3）在实验板上连好线；b.打开电源开关；c.在CP端加入1kHz的连续方波，用示波器观察CP，1Q，2Q各点的波形。
2、实现如图所示时序脉冲（74LS74和74LS00各1片）简单介绍分析：（1）逻辑分配：0 0 0 1 00 1 1 1 01 1 1 0 0 1 0 0 0 1 （2）特征方程：（3）实现上述时序脉冲的线路连接图如下：（图3-5）实验步骤如下：a.按照上面的连线原理图（3-5）在实验板上连好线；b.打开电源开关；c.在CP端加入1kHz的连续方波，用示波器观察输入和输出波形并记录。
d触发器实验报告
d触发器实验报告D 触发器实验报告一、实验目的1、深入理解 D 触发器的工作原理和逻辑功能。
2、掌握 D 触发器的特性测试方法。
3、学会使用实验仪器和设备进行电路搭建和测试。
二、实验原理D 触发器是一种具有存储功能的逻辑单元，它在数字电路中有着广泛的应用。
D 触发器的特点是在时钟脉冲的上升沿或下降沿，将输入的数据（D 端）存储到输出端（Q 端）。
其逻辑表达式为：Q(n+1) ＝ D （在时钟上升沿或下降沿时）D 触发器通常由门电路组成，常见的有基于与非门的实现方式。
三、实验设备与材料1、数字电路实验箱2、 74LS74 双 D 触发器芯片3、示波器4、直流电源5、逻辑电平测试笔6、若干导线四、实验内容及步骤（一）测试 D 触发器的逻辑功能1、按照实验箱的说明，将 74LS74 双 D 触发器芯片插入合适的插槽。
2、连接电路，将 D 端分别接高电平和低电平，时钟端（CLK）接入脉冲信号，使用逻辑电平测试笔观察 Q 端和\（＼overline{Q}＼）端的输出电平。
3、记录不同输入情况下的输出结果，验证 D 触发器的逻辑功能。
（二）观察 D 触发器的状态转换1、将 D 端接一个可手动控制的电平开关，CLK 端接入连续的时钟脉冲。
2、通过示波器观察 Q 端的波形，观察在不同 D 输入时，Q 端的状态转换情况。
（三）构建一个简单的计数器1、使用两个 D 触发器串联，构成一个 2 位二进制计数器。
2、输入时钟脉冲，观察计数器的计数过程，验证其功能。
五、实验数据记录与分析（一）逻辑功能测试数据｜ D 输入｜ CLK 脉冲｜ Q 输出｜＼（＼overline{Q}＼）输出｜｜｜｜｜｜｜ 0 ｜上升沿｜ 0 ｜ 1 ｜｜ 0 ｜下降沿｜ 0 ｜ 1 ｜｜ 1 ｜上升沿｜ 1 ｜ 0 ｜｜ 1 ｜下降沿｜ 1 ｜ 0 ｜从上述数据可以看出，D 触发器在时钟脉冲的上升沿或下降沿，能够准确地将 D 端的输入存储到 Q 端，符合其逻辑功能。
D触发器的工作原理
D触发器的工作原理D触发器是数字电路中常用的一种触发器，用于储存和延迟信号的变化。
它的工作原理主要涉及到其内部的门电路及触发条件的设计。
下面将详细介绍D触发器的工作原理。
1.结构和符号：D触发器由两个输入端（D和CLK）和两个输出端（Q和/Q）组成。
其中D为数据输入端，CLK为时钟输入端，Q为输出端，/Q为输出端的补码。
符号上，D触发器通常用方块表示，输入和输出用直接连线和箭头表示。
2.存储器原理：D触发器是一种边沿触发器，它在时钟信号的上升沿（CLK=1）时对输入端D的数据进行“存储”（Q输出端的值与D保持一致），在时钟信号的下降沿（CLK=0）时对输入端D的数据进行“传输”（Q输出端的值随D的变化而变化）。
3.工作过程：当时钟信号为低电平时（CLK=0），D触发器处于传输状态，D输入端的数据通过门电路直接传输到输出端。
当时钟信号为高电平时（CLK=1），D触发器处于存储状态，输出信号会根据D输入端的信号在时钟上升沿瞬间被“冻结”住。
4.逻辑门电路设计：-主触发器部分：主触发器的逻辑电路是由一个与非门和一个或非门组成的。
这些门电路的输入端分别连接时钟输入CLK和输入端D。
主触发器的输出端直接作为从触发器部分的输入端。
-从触发器部分：从触发器的逻辑电路由两个与非门组成。
其中一个与非门的输入端连接主触发器的输出端，另一个与非门的输入端连接时钟输入CLK的反相信号。
从触发器的输出端即为D触发器的输出端（Q）。
5.触发条件：D触发器在时钟信号上升沿变为高电平时，只有当D输入端有信号变化时才会触发输出端的变化。
也就是说，在时钟信号上升沿之前的变化是不会对输出端产生影响的。
总之，D触发器的工作原理是通过时钟信号的上升沿触发输入端数据的存储和延迟。
它可以广泛应用于数字电路中，例如计数器、锁存器、触发器等电路的设计中。
记一下d触发器,可能会考用d触发器构成寄存器的画法
记一下d触发器,可能会考用d触发器构成寄存器的画法【最新版】目录1.概论 d 触发器2.d 触发器的应用3.使用 d 触发器构成寄存器的方法正文1.概论 d 触发器d 触发器，全称为数据触发器，是一种能够存储一位二进制数据的触发器。
它是基于触发器的一种扩展，具有记忆功能，能够将输入的数据暂时存储起来，以便后续使用。
d 触发器主要由两个输入端（D 和 Clk）和两个输出端（Q 和 Q"）组成，其中 D 为数据输入端，Clk 为时钟输入端，Q 为数据输出端，Q"为反相信号输出端。
2.d 触发器的应用d 触发器在数字电路中有广泛的应用，例如：（1）作为寄存器：d 触发器可以存储一位二进制数据，可以用来构建计数器、寄存器等数字电路。
（2）作为触发器：d 触发器可以用来控制其他逻辑电路，如时序电路、振荡电路等。
（3）作为存储器：d 触发器可以用来存储数据，实现数据缓存等功能。
3.使用 d 触发器构成寄存器的方法使用 d 触发器构成寄存器的方法有很多，下面以构建一个简单的四位寄存器为例：（1）首先，需要四个 d 触发器，分别用来存储寄存器的四位二进制数据。
（2）将四个 d 触发器的 Q 输出端连接在一起，形成寄存器的输出端。
（3）将四个 d 触发器的 Q"输出端连接在一起，形成寄存器的反相信号输出端。
（4）为每个 d 触发器分配一个唯一的地址，通过地址选择器将数据输入端 D 与相应的地址线相连接。
（5）将时钟输入端 Clk 连接到所有 d 触发器的时钟输入端。
（6）在需要读取寄存器数据时，通过地址选择器将相应的地址线选通，使得对应 d 触发器的 Q 输出端能够被读取。
通过以上方法，我们可以使用 d 触发器构建一个简单的四位寄存器。
D触发器PPT课件
& Q5
D
G5
& G6 Q6
逻辑电路的化简2
& Q3 G3
& RG1
Q
SD
S
Q
D
1D
& G4 Q4
& S G2
CP
C1
Q
RD
R
Q
维持阻塞D触发器符号
2021/3/7
CHENLI
14 本继页续完
D触发器
二、维持阻塞D触发器(边沿触发器) 2.工作原理 (1)CP=0 (2)CP (由0变1时)
CP 0
RD
& Q5
D
G5
& G6 Q6
SD
2021/3/7
CP
& Q3 G3
& G4 Q4
1.电路图
R&
Q
G1
S&
G2
Q
SD
S
Q
D
1D
CP
C1
RD
R
Q
维持阻塞D触发器符号
CHENLI
12 继续
D触发器
二、维持阻塞D触发器(边沿触发器) 1.维持阻塞D触发器(边沿触发器)的逻辑电路和符号 一般来说，本触发器正常工作时有RD=SD=1，所以本逻辑电路 可进行简化。
RD
& Q5
D
G5
& G6 Q6
SD
2021/3/7
CP
逻辑电路的化简1
& Q3 R &
G3
G1
Q
SD
S
Q
D
1D
&
S&
D触发器的使用
实验3 D触发器及其应用一、实验目的1、熟悉D触发器的逻辑功能；2、掌握用D触发器构成分频器的方法；3、掌握简单时序逻辑电路的设计方法。
二、实验设备1、数字电路实验箱；2、数字双踪示波器；3、函数信号发生器；4、集成电路：74LS00；5、集成电路：74LS74；三、实验内容1、用74LS74（1片）构成二分频器、四分频器，并用示波器观察波形；简单介绍分析：（1）74LS74：双D触发器（上升沿触发的边沿D触发器）D触发器在时钟脉冲CP的前沿（正跳变0→1）发生翻转，触发器的次态取决于CP脉冲上升沿到来之前D端的状态，即Q n+1=D。
因此，它具有置0、置1两种功能。
由于在CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D端的数据状态变化，不会影响触发器的输出状态。
/R D和/S D分别是决定触发器初始状态的置0、置1端。
当不需要强迫置0、置1时，/R D和/S D端都应置高电平。
74LS74（CC4013）,74LS175（CC4042）等均为上升沿触发的边沿触发器。
（2）74LS74引脚图：（图3-1）（3）二分频器的连接线路原理图：图（3-2）实验步骤如下：a.按照上面的连线原理图（3-2）在实验板上连好线；b.打开电源开关；c.在CP端加入1kHz的连续方波，用示波器观察CP，1Q，2Q各点的波形。
（4）四分频器的连接线路原理图：图（3-3）实验步骤如下：a.按照上面的连线原理图（3-3）在实验板上连好线；b.打开电源开关；c.在CP端加入1kHz的连续方波，用示波器观察CP，1Q，2Q各点的波形。
2、实现如图所示时序脉冲（74LS74和74LS00各1片）图（3-4）简单介绍分析：（1）逻辑分配：（2）特征方程：Q1n+1=Q0n=D1Q0n+1=/Q1n=D0F′=Q1n∗/Q0nF=F′∗CP=Q1n∗/Q0n∗CP （3）实现上述时序脉冲的线路连接图如下：（图3-5）实验步骤如下：a.按照上面的连线原理图（3-5）在实验板上连好线；b.打开电源开关；c.在CP端加入1kHz的连续方波，用示波器观察输入和输出波形并记录。
D触发器及其应用
实验八D触发器及其应用一、实验目的1．熟悉基本D触发器的功能测试；2．了解触发器的两种触发方式（脉冲电平触发和脉冲边沿触发）及触发特点；3．熟悉触发器的实际应用；4.了解并掌握Multisim仿真软件的使用。
二、实验设备数字实验电路箱，74LS74，导线若干，Multisim数电仿真软件。
74LS74引脚图74LS74逻辑图三、实验原理D触发器在时钟脉冲CP的前沿（正跳变0到1）发生翻转，触发器的次态取决于脉冲上升沿到来之前D端的状态，即=D。
因此，它具有置0、置1两种功能。
由于CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D端的数据状态变化，不会影响触发器的输出状态。
和分别是决定触发器初始状态的直接置0、置1端。
当不需要强迫置0、置1时，和端都应置高电平（如接+5V电源）。
74LS74、74LS175等均为上升沿触发的边沿触发器。
触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生器等。
四、实验内容1.测试D触发器的逻辑功能；2.构成异步分频器，构成2分频和4分频；3.构成同步分频器，构成2分频和4分频。
五、实验设计及实验仿真1.测试D 触发器的逻辑功能：（1）将74LS74的D S D R 端分别加低电平，观察并记录Q 端的状态；（2）令D S D R 端为高电平，D 端分别接高、低电平，用单脉冲做CP ，观察记录当CP 为0，上升，1,下降时Q 段状态的变化；（3）当D S D R 为高电平，CP=0(或CP=1)，改变D 端状态，观察Q 端的状态是否变化；（4）得到74LS74D 触发器的功能测试表：2.构成计时分频器，构成2分频和4分频：仿真如图所示： 得到实验结果图如图所示：3.构成同步分频器，构成2分频和4分频：仿真如图所示：得到实验结果图如图所示：六、实验思考实验结束后，我们对下述电路进行了验证：完成两位竞赛抢答电路，观察抢答电路的工作情况，分析工作原理。
经过试验可得以下真值表：当主控1Rd=2Rd=0时，1D和2D置1置0都不会亮。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
D触发器的使用
实验3 D触发器及其应用
一、实验目的
1、熟悉D触发器的逻辑功能；
2、掌握用D触发器构成分频器的方法；
3、掌握简单时序逻辑电路的设计方法。
二、实验设备
1、数字电路实验箱；
2、数字双踪示波器；
3、函数信号发生器；
4、集成电路：74LS00；
5、集成电路：74LS74；
三、实验内容
1、用74LS74（1片）构成二分频器、四分频器，并用示波器观察波形；
简单介绍分析：
（1）74LS74：双D触发器（上升沿触发的边沿D触发器）
D触发器在时钟脉冲CP的前沿（正跳变0→1）发生翻转，触发器的次态取决于CP脉冲上升沿到来之前D端的状态，即=D。
因此，它具有置0、置1两种功能。
由于在CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D端的数据状态变化，不会影响触发器的输出状态。
/R D和/S D分别是决定触发器初始状态的置0、置1端。
当不需要强迫置0、置1时，/R D和/S D端都应置高电平。
74LS74（CC4013）,74LS175（CC4042）等均为上升沿触发的边沿触发器。
（2）74LS74引脚图：
（图3-1）
（3）二分频器的连接线路原理图：
图（3-2）
实验步骤如下：
a.按照上面的连线原理图（3-2）在实验板上连好线；
b.打开电源开关；
c.在CP端加入1kHz的连续方波，用示波器观察CP，1Q，2Q各点的波形。
（4）四分频器的连接线路原理图：
图（3-3）
实验步骤如下：
a.按照上面的连线原理图（3-3）在实验板上连好线；
b.打开电源开关；
c.在CP端加入1kHz的连续方波，用示波器观察CP，1Q，2Q各点的波形。
2、实现如图所示时序脉冲（ 74LS74和74LS00各1片）
图（3-4）
简单介绍分析：
（1）逻辑分配：
0 0 0 1 0
0 1 1 1 0
1 1 1 0 0
1 0 0 0 1
（2）特征方程：
（3）实现上述时序脉冲的线路连接图如下：
（图3-5）
实验步骤如下：
a.按照上面的连线原理图（3-5）在实验板上连好线；
b.打开电源开关；
c.在CP端加入1kHz的连续方波，用示波器观察输入和输出波形并记录。
四、实验结果
1、用74LS74（1片）构成二分频器实验连接线路：
（图3-6）
2、示波器波形显示：
（图3-7）
3、用74LS74（1片）构成四分频器实验连接线路：
（图3-8）
4、示波器波形显示：
（图3-9）
5、用74LS74和74LS00实现时序脉冲的实验连接线路：
（图3-10）
6、示波器波形显示：
（图3-11）
五、故障排除
在构成二分频和四分频电路的时候，示波器显示的波形带有较多的毛刺，不知道这个应该怎样去除，才能使得图形更近符合理论。
还有就是在实现时序脉冲的时候，刚开始想了很多办法都无法实现三个逻辑变量的与，因为只给了一个74LS00作为辅助器件，后来经过讨论发现实际上可以借助74LS00（二输入端四与非门）来实现三个逻辑变量的与，就是相对有点麻烦，不过也是顺带复习了前面的实验内容，最后经过检查电路连接，得到了正确的实验结果和波形。
六、心得体会
这次实验比较难以理解，主要是因为理论课上老师还没有讲授到这部分内容，所以开始的时候我们听得不是很明白，也就很难下手去做这个实验。
后来经过老师的讲解和图示的理解，我慢慢开始有点懂了。
做数电实验逻辑上要十分清晰，这样在连线上才不会很乱。
我们在老师的电路图指导下，经过合作完成了这次实验。
每次的设计性的实验对于我们来说都是相对难度比较大的，有时候我们就懒得动脑思考，很浮躁的不愿意动笔去画一画逻辑电路图和真值表，经过这几次实验，我发现真值表对于实验的完成还是很有帮助的，我们只有在脑子中把要设计的东西先构思好，然后才能付诸实践，在实验中进一步发现问题并尝试着自己去探究解决问题，我想这样我们做实验才有意义，才能真正的提高我们的动手能力和动脑思考、创新思维。