集成电路验证与算法知识点总结
集成电路基础知识
集成电路基础知识嘿，朋友们！今天咱来聊聊集成电路这个神奇的玩意儿。
集成电路啊，就像是一个超级迷你的城市，里面有着密密麻麻的各种“建筑”和“道路”。
这些“建筑”就是各种电子元件，比如晶体管啦、电阻啦、电容啦等等。
它们就像城市里的不同功能区，各自发挥着重要的作用。
你想想看，在这么一个小小的芯片里，竟然能装下那么多的东西，这是多么了不起啊！就好像把一个巨大的工厂压缩到了一个指甲盖大小的地方。
而且啊，它的工作效率还特别高，能快速地处理各种信息。
咱平时用的手机、电脑，里面都有集成电路呢。
要是没有它，那这些高科技玩意儿可就没法这么好用啦。
比如说手机吧，如果没有集成电路，那它可能就会变得又大又笨重，像个大砖头似的，携带起来多不方便呀！集成电路的发展也是非常迅速的哟！就像我们的生活一样，一直在进步。
从最早的那种又大又笨的集成电路，到现在越来越小、越来越强大的芯片，这中间经历了多少人的努力和创新啊！这就好像我们学习一样，要不断地努力，才能变得更优秀。
你知道吗，制作集成电路就像是在雕刻一件精美的艺术品。
工程师们要非常小心、非常仔细地把那些电子元件一个一个地放好，不能有一点差错。
这可不是随便谁都能做到的呀！这需要高超的技术和极大的耐心。
再说说集成电路的应用吧，那可真是无处不在啊！除了我们熟悉的电子产品，还有很多其他领域也都离不开它呢。
比如汽车呀、医疗设备呀等等。
它就像一个默默无闻的英雄，在背后为我们的生活提供着各种便利。
哎呀呀，集成电路真的是太重要啦！我们的生活已经离不开它了。
所以啊，我们要好好珍惜这些高科技带来的便利，也要感谢那些为集成电路发展做出贡献的人们。
总之，集成电路就是这么一个神奇又重要的东西。
它让我们的生活变得更加丰富多彩，让我们能享受到更多的便利和乐趣。
让我们一起为集成电路点赞吧！原创不易，请尊重原创，谢谢!。
数字集成电路复习必备知识点总结
1. 集成电路是指通过一系列特定的加工工艺，将晶体管、二极管、MOS管等有源器件和阻、电容、电感等无源器件，按一定电路互连，“集成”在一块半导体晶片（硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的一种器件。
2.集成电路的规模大小是以它所包含的晶体管数目或等效的逻辑门数目来衡量。
等效逻辑门通常是指两输入与非门，对于CMOS集成电路来说，一个两输入与非门由四个晶体管组成，因此一个CMOS电路的晶体管数除以四，就可以得到该电路的等效逻辑门的数目，以此确定一个集成电路的集成度。
3.摩尔定律”其主要内容如下：集成电路的集成度每18个月翻一番/每三年翻两番。
摩尔分析了集成电路迅速发展的原因，他指出集成度的提高主要是三方面的贡献:（1）特征尺寸不断缩小，大约每3年缩小 1.41倍；（2）芯片面积不断增大，大约每3年增大 1.5倍；（3）器件和电路结构的改进。
4.反标注是指将版图参数提取得到的分布电阻和分布电容迭加到相对应节点的参数上去，实际上是修改了对应节点的参数值。
5.CMOS反相器的直流噪声容限:为了反映逻辑电路的抗干扰能力，引入了直流噪声容限作为电路性能参数。
直流噪声容限反映了电流能承受的实际输入电平与理想逻辑电平的偏离范围。
6. 根据实际工作确定所允许的最低输出高电平，它所对应的输入电平定义为关门电平；给定允许的最高输出低电平，它所对应的输入电平为开门电平7. 单位增益点.在增益为0和增益很大的输入电平的区域之间必然存在单位增益点，即dVout/dVin=1的点8. “闩锁”现象在正常工作状态下，PNPN四层结构之间的电压不会超过Vtg，因此它处于截止状态。
但在一定的外界因素触发下，例如由电源或输出端引入一个大的脉冲干扰，或受r射线的瞬态辐照，使PNPN四层结构之间的电压瞬间超过Vtg，这时，该寄生结构中就会出现很大的导通电流。
只要外部信号源或者Vdd和Vss能够提供大于维持电流Ih的输出，即使外界干扰信号已经消失，在PNPN四层结构之间的导通电流仍然会维持，这就是所谓的“闩锁”现象9. 延迟时间：T pdo ——晶体管本征延迟时间；UL ——最大逻辑摆幅，即最大电源电压；Cg ——扇出栅电容(负载电容)；Cw ——内连线电容；Ip ——晶体管峰值电流。
集成电路的检测常识
专业芯片解密网集成电路的检测常识1、检测前要了解集成电路及其相关电路的工作原理检查和修理集成电路前首先要熟悉所用集成电路的功能、内部电路、主要电气参数、各引脚的作用以及引脚的正常电压、波形与外围元件组成电路的工作原理。
如果具备以上条件，那么分析和检查会容易许多。
2、测试不要造成引脚间短路电压测量或用示波器探头测试波形时，表笔或探头不要由于滑动而造成集成电路引脚间短路，最好在与引脚直接连通的外围印刷电路上进行测量。
任何瞬间的短路都容易损坏集成电路，在测试扁平型封装的CMOS集成电路时更要加倍小心。
3、严禁在无隔离变压器的情况下，用已接地的测试设备去接触底板带电的电视、音响、录像等设备严禁用外壳已接地的仪器设备直接测试无电源隔离变压器的电视、音响、录像等设备。
虽然一般的收录机都具有电源变压器，当接触到较特殊的尤其是输出功率较大或对采用的电源性质不太了解的电视或音专业芯片解密网响设备时，首先要弄清该机底盘是否带电，否则极易与底板带电的电视、音响等设备造成电源短路，波及集成电路，造成故障的进一步扩大。
4、要注意电烙铁的绝缘性能不允许带电使用烙铁焊接，要确认烙铁不带电，最好把烙铁的外壳接地，对MOS电路更应小心，能采用6~8V的低压电路铁就更安全。
5、要保证焊接质量焊接时确实焊牢，焊锡的堆积、气孔容易造成虚焊。
焊接时间一般不超过3秒钟，烙铁的功率应用内热式25W左右。
已焊接好的集成电路要仔细查看，最好用欧姆表测量各引脚间有否短路，确认无焊锡粘连现象再接通电源。
6、不要轻易断定集成电路的损坏不要轻易地判断集成电路已损坏。
因为集成电路绝大多数为直接耦合，一旦某一电路不正常，可能会导致多处电压变化，而这些变化不一定是集成电路损坏引起的，另外在有些情况下测得各引脚电压与正常值相符或接近时，也不一定都能说明集成电路就是好的。
因为有些软故障不会引起直流电压的变化。
7、测试仪表内阻要大专业芯片解密网测量集成电路引脚直流电压时，应选用表头内阻大于20KΩ/V的万用表，否则对某些引脚电压会有较大的测量误差。
集成电路复习知识点
填空题：1.集成电路的加工过程主要是三个基本操作，分别是：2.MOS极与衬底之间形成的电场，在半导体表面形成3. 用CMOS电路设计静态数字逻辑电路，如果4. MOS5. CMOS集成电路是利用CMOS集成电路。
在P型衬底上6.7. 1947并因此获得了1956年的诺贝尔物理学奖，1958年并获得2000年诺贝尔物理学奖。
8.静态CMOS逻辑电路中，一般PMOS NOMS电压；NMOS下拉网络的构成规律是：NMOS NMOS操作；PMOS上拉网络则是按对偶原则构成，即PMOS联实现与操作。
9.集成电路中非易失存储器包括三种，10. CMOSPd耗Ps。
13.判断题：1．N阱CMOS工艺是指在N阱中加工NMOS的工艺。
（ ）2. 非易失存储器就是只能写入，不能擦除的存储器。
（ ）3. 用二极管在电路中防止静电损伤就是利用二极管的正向导电性能。
（√）4. DRAM在存储的过程中需要刷新以保持所存储的值。
（√）5. MOS晶体管与BJT晶体管一样，有三个电极。
（ ）6.为保证沟道长度相同的PMOS管和NMOS 等效导电因子相同，PMOS管的沟道宽度一般比NMOS管的大。
（ ）7. 集成电路是以平面工艺为基础，经过多层加工形成的。
（√）8. 非易失存储器就是只能写入，不能擦除的存储器。
（ ）9. DRAM在存储的过程中需要刷新以保持所存储的值。
（√）10.用于模拟集成电路设计的SPICE模型中的“SPICE”是Simulation Program with Integrated Circuit Emphasis的缩写。
（√）11. N阱CMOS工艺是指在N阱中加工NMOS的工艺。
（ ）12.ESD保护的定义为：为防止静电释放导致CMOS集成电路失效所采取的保护措施。
（√）13.用二极管在电路中防止静电损伤就是利用二极管的正向导电性能（√）简答题:1. 请画图并解释N 阱CMOS 结构中的闩锁效应。
2. 假设有两个逻辑信号A 、B ，在某状态下A 的上升沿先于B 的上升沿到达图1所示电路，为了使电路得到最好的瞬态特性，请在图1中标注出A 、B 接入方法，并解释其原因。
集成电路复习重点
集成电路复习重点摩尔定律：集成度大约是每18个月翻一番的增长规律。
CE定律要求所有几何尺寸，包括横向和纵向尺寸，都缩小K倍；衬底掺杂浓度增大K倍；电源电压下降K倍。
CV定律要求所有几何尺寸都缩小K倍，衬底浓度增大K2倍；电源电压保持不变；以便使内部的耗尽层宽度和外部尺寸一起缩小。
QCE定律要求器件尺寸K倍缩小，衬底浓度增大αK倍，电源电压α/K倍（1﹤α﹤K）减小，使耗尽层宽度和器件尺寸一样缩小，同时维持器件内部电场分布不变，但是电场强度增大倍。
集成电路加工的三种操作：1、形成薄膜2、形成图形3、掺杂光刻步骤：1、气相成底膜2、旋转涂胶3、软烘4、对准和曝光5、曝光后烘焙6、显影7、坚膜烘焙8、显影检查N阱：在P型衬底上扩散N型区P阱：在N型衬底上扩散P型区闩锁效应：由NMOS的有源区、P衬底、N阱、PMOS的有源区构成的N-P-N-P结构，当其中一个三极管正偏时，就会构成正反馈形成闩锁。
防止闩锁效应的措施：1、减小阱区与衬底的寄生电阻2、降低寄生双极晶体管的增益3、使衬底反向偏压4、加保护环5、用外延衬底6、采用SOI工艺版图设计规则：1、微米规则：直接以微米为单位给出各种图形尺寸的要求优点：灵活性大，更能针对实际工艺水平缺点：通用性差2、λ规则：以λ为单位给出各种图形尺寸的相对值，λ是工艺中能实现的最小尺寸，一般用套刻间距作为λ值，可取栅长的一半优点：通用性强，适合CMOS按比例缩小的发展规律缺点：对深亚微米CMOS工艺不能简单套用λ规则SOI材料的三种技术：1、注氧隔离技术2、键合减薄技术3、智能剥离技术SOICMOS的优越性：1、每个器件都被氧化层包围，完全与周围的器件隔离，从根本上消除了闩锁效应2、减小了pn结电容和互连线的寄生电容3、不用做阱，简化工艺，极小面积4、极大的减小了源、漏区pn结面积，从而减小了pn结泄漏电流5、有很好的抗辐照功能6、实现三维立体集成阈值电压：沟道区源端半导体表面达到强反型所需的栅压，它是MOS 晶体管导通和截止的分界点。
高三集成运算电路知识点
高三集成运算电路知识点集成运算电路是电子科学与技术中的重要组成部分，广泛应用于信号处理、自动控制等领域。
在高三阶段，学习集成运算电路的知识是非常重要的。
下面将介绍一些高三阶段常见的集成运算电路知识点。
一、集成运算放大器集成运算放大器（Operational Amplifier，简称OP-AMP）是集成电路中最重要的一类元件。
它具有高增益、高输入阻抗和低输出阻抗等特点。
常见的集成运算放大器有AD741、LM358等。
1. 差分放大器差分放大器是集成运算放大器最常用的电路配置之一。
它具有两个输入端和一个输出端，用于放大两个输入信号的差值。
差分放大器可以通过调节输入电阻和反馈电阻的比例来调节放大倍数。
2. 反馈电路反馈电路是集成运算放大器中常用的一种电路组成方式。
通过将部分输出信号反馈到输入端，可以改变电路的增益、频率响应等特性。
常见的反馈电路有电压反馈、电流反馈和混合反馈等。
3. 运算放大器的频率响应集成运算放大器的频率响应是指在不同频率下输出信号的变化情况。
因为集成运算放大器具有内部补偿电容，所以在高频率下其增益会有所下降。
为了满足不同频率下的应用需求，可以根据实际情况选择合适的运算放大器。
二、比较器比较器是一种将输入信号与参考电压进行比较，并输出相应结果的电路。
常见的比较器有LM311、LM393等。
比较器可以用于模拟电压比较、数字电平判断等应用。
1. 开环比较器开环比较器是指将输入信号直接与参考电压比较的比较器电路。
它可以通过调节反馈电阻的比例来改变输出电平的阈值。
2. 有限增益比较器有限增益比较器是在开环比较器的基础上加入了电压放大器，以提高比较器的灵敏度和电平阈值的可调范围。
三、积分器积分器是一种将输入信号进行积分运算后输出的电路。
它可用于模拟电子滤波器、信号调制等领域。
1. 基本积分器基本积分器是指将输入信号经过电容电压积分后输出的电路。
通过调节电容和电阻的数值可以改变积分器的时间常数。
ic验证培训资料
ic验证培训资料
IC验证（Integrated Circuit Verification）是指对集成电路设计
进行验证的过程。
验证的目的是确保设计符合规范和预期功能的正确性。
在IC设计过程中，验证是一个关键的步骤，旨在
发现并纠正潜在的设计错误，以确保设计的可靠性和可行性。
IC验证培训资料通常包括以下内容：
1. 验证基础知识：介绍IC验证的基本概念和关键原理，包括
设计规范、功能验证、时序验证等内容。
2. 验证流程和方法：介绍IC验证的一般流程和常用的验证方法，包括模块级验证、系统级验证、仿真验证、形式化验证等。
3. 验证工具和技术：介绍常用的IC验证工具和技术，包括逻
辑仿真工具、形式化验证工具、时序验证工具等。
4. 验证案例分析：通过实际的案例分析，讲解如何应用验证方法和工具进行IC验证，包括设计错误的发现和修复。
5. 验证策略和优化：介绍验证策略的选择和优化方法，以提高验证效率和覆盖率。
6. 验证团队协作和管理：介绍验证团队的协作和管理方法，包括验证环境的搭建、测试计划的制定和执行等。
IC验证培训资料的目的是帮助学习者了解IC验证的基本概念
和方法，并掌握常用的工具和技术，能够应用于实际的IC设计项目中进行验证工作。
集成电路复习总结
集成电路复习总结第一篇：集成电路复习总结1、中英名词解释（1）IC（Integrated Circuit）：集成电路，是指通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容、电感等无源器件，按照一定的电路互联，“集成”在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的一种器件。
（2）摩尔定律（Moore's Law）：芯片上晶体管数目每隔18个月翻一番或每三年翻两番，性能也会增加一倍。
（3）SOC（system on chip）：在一个微电子芯片上将信息的采集、传输、存储、处理等功能集成在一起而构成系统芯片。
（4）EDA（Electronic-System Design Automation）：电子设计自动化（5）能带：能量越高的能级，分裂的能级越多，分裂的能级也就相邻越近，这些邻近的能级看起来就像连续分布，这样的多条相邻近的能级被称为能带（6）本征半导体：是一种完全纯净的、结构完整的半导体晶体。
（经过一定的工艺过程将纯净的半导体制成的单晶体称为本征半导体。
导带中的自由电子与价带中的空穴都能参与导电。
）（7）肖特基接触：金属与半导体接触并且金属的费米能级低于N 型半导体或高于P型半导体的费米能级，这种接触为肖特基接触。
（8）MESFET：（Metal-Semiconductor Filed Effect Transistor），即金属-半导体场效应晶体管（9）Spice（Simulation Program with Integrated Circuit Emphasis）：集成电路仿真程序，主要用来在电路硬件实现之前读电路进行仿真分析。
（10）FPGA(Filed Programmable Gate Array)：现场可编程门阵列。
（又称逻辑单元阵列，Logic Cell A）（11）IP（Intellectual Property）：知识产权。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成电路验证与算法知识点总结
黑盒：验证工程师不需了解设计的任何实现细节，所有的验证都必须通过接口完成，不能对内部状态进行直接访问，对内部的结构和实现不需过多了解，缺陷可观测性和可控性比较差。
白盒：对待验证设计的内部结构和实现完全可见，也具有完全的可控性，优点在于能够快速的设置感兴趣的状态和输入组合，或者分离特定的功能，可以很容易的在验证过程中对结果进行观察并在输出与期望结果不一致时立即报错，但这种方法与特定的实现紧密相关，并且不能用于不同的实现或者将来的二次设计并且还需要验证工程师对设计实现的细节有相当的了解，以便正确生成有意义的条件以及合理地确定对什么结果进行观测白盒是黑盒的有益补充可以保证与实现有关的特性功能的正确性。
灰盒：介于黑盒和白盒之间的一种折中方案。
黑盒可能不能验证设计的所有部分，而白盒不具备可移植性和独立性，与黑盒一样，灰盒通过最顶层接口对设计进行观测和控制，一般而已，灰盒最主要是验证与特定实现有关的重要特征。
遗传算法：5个参数的定义：Np是种群数量，Ng是每一代的数量No是产生子代的数量，Pi是通过反转产生2代的概率，Pu是通过变异产生子代的概率。
基本思想：首先计算每一个个体的适应度Fitness Np(i)通过竞争选择出Ng个个体，然后根据适应度随机选择双亲，产生下一代，产生下一代的方式中Pi的概率是通过反转产生，Pu的概率通过变异产生，还有的是通过双亲交配产生，产生下一代的个体数量为No，由Ng和No选择出Np个以保持种群数量不变。
一直遗传下来，直到种群的适应度足够高或不再提高为止。
验证计划：①明确的验证目标②验证策略③验证手段：基于行为级的模拟，静态时序分析还是形式化验证④结果检查手段：开发的验证环境是自检查，还是验证结果与参考模型的输出结果对比，还是验证结果直接和期望结果对比⑤建立验证环境的要求：内容有验证对象的抽象层次，验证模型的来源，包括行为模型，模拟模型等；验证环境的要素，包括结果检查，激励源等。
⑥制定验证方案，即验证用例设计⑦验证结果的质量标准，内容包括验证向量数目，功能覆盖率和代码覆盖率⑧回归测试，什么时间进行回归测试，采用哪些激励进行回归测试⑨验证问题跟踪与管理，内容包括验证过程中发现的问题的记录和解决问题的情况，以及由此引发的代码更改记录⑩制定验证的进度安排和小组人员职责和分工⑾验证计划评审的节点和内容。
断言:监测设计中正确行为或错误行为的验证对象。
断言将设计要求转换成了验证对象，从而可以用模拟器或形式化验证工具，评测设计要求是否被满足.断言分为3种：第一种为Assertion，用于描述设计所期望的正确行为；第二种为Constraint，用于描述设计所处环境的行为；第三种为Cover，用于描述设计及其所处环境应该会到达的状态。
SV A是SystemVerilog的断言，比较适合用Verilog编写的RTL代码，SV A是免费的，而PSL 需要购买。
SV A的不太适合验证异步时钟接口。
PSL比较适合用VHDL编写的RTL代码。
PSL的断言可以用于验证异步时钟接口。
PSL的断言功能比SV A要强，例如，PSL支持具有Liveness功能的断言，但SV A不支持openspabc的功能验证（不包括时序和物理设计验证）①处理器体系结构设计验证②RTL设计模拟验证③DFT验证；系统级环境验证：固件操作系统和各类驱动；
使用工具：软模拟，加速器仿真，形式化验证；商业工具+定制工具
模拟：1适用于所有设计层次，2需要测试向量，3完整的模型，部分的验证，4输入驱动，施加激励，比较输出，5不完备的验证方法，只能证明设计有错而不能证明无错，6验证输入空间的点，一次检查一个输出点，7难点在于确定模拟激励是否足够。
形式：1理论上最佳的验证法，数学方法受限于问题规模，2不需要测试向量，3部分的模拟，完整的验证，4输出驱动：期望的输出行为，5完整性，不忽略输出空间的任一点，6验证属性，一次检查一组输出点，7难点在于确定属性是否完备。
验证：1预测并保证设计与综合在制造过程中能够根据输入输出完成功能，2检验设计的正确性，3主要方法为模拟，硬件仿真和形式化方法，4在设备制造之前多次重复，但对一个设计仅一次完整正确验证，5为设计质量负责。
验证四要素：1DUV，2测试模式，3参考输出，4比较模式。
测试：1用于保证按照设计综合结果来产生的器件，不受制造错误影响，2检验产生结果的正确性（芯片在制造过程中正确）3分两步，设计期间产生测试，生产后应用测试，4对生产出来的每个产品均完成一次测试，5对器件质量负责
三种模拟引擎：1基于事件的模拟方法：仅对事件发生的时刻，对事件影响的模块和信号进行求值，不是所有的输入变化都会导致输出变化，既能验证功能又能验证时序。
2 基于时钟周期的模拟方法：以模拟引擎所知道的最小时间粒度，在每个时间点对模型求值，不能处理异步电路，对时钟域，只能处理同步电路，只能模拟电路，不能验证时序。
3硬件仿真。
形式化验证方法：1模型检验，检验设计是否具有所需属性的方法。
2等价性检验，比较设计的两种实现是否一致。
3定理证明。
BDD，OBDD，ROBDD的关系：BDD二叉决策图，一个有向无环图，不唯一。
OBDD变量按一定顺序组织的BDD，不唯一。
ROBDD在OBDD中，合并重复节点，删除冗余节点，唯一跟变量顺序有关。
投片准则：从功能验证角度看，最重要的投片准则是错误率和覆盖率，错误率反映了随着时间的进行发现错误的多少，其中一个常用的准则是，当进行充分的验证，至少在一个周期内没有发现新错误，就可以投片了。
对代码覆盖率而言，语句，状态机应达到100%，路径，表达式应在95%以上，功能达100%。
堆栈设计：对输入的结论：内部是一个堆栈，堆栈深度和数据宽带多少，同一时刻只能压一个数据。
对输出的结论：可以同时读栈顶的两项，数据位0为有效标识；有堆栈满和溢出的标识，没有堆栈空的标识；溢出时，必须重新输入，满时，不需重新输入
①根据输入确定验证计划：正常写数据（压栈），考虑写数据之间的延迟；读写命令（压栈和弹栈）同时输入；pop_buf所有可能输入情况；空栈时弹栈；满栈时压栈；清空堆栈；同时弹栈+清空堆栈；同时写栈+清空堆栈；堆栈所有数据可能值遍历；堆栈读写+清空事件状态机。
②根据输入输出确定验证计划：压栈栈顶和弹栈栈顶数据必须相同；连续压栈测试堆栈满与堆栈溢出信号；假设堆栈延迟为1拍，验证一个时钟周期后是否能够获得上一次压栈数据；corner case 1，在空栈的时候读数据，弹栈排空或清空堆栈。
2 假设堆栈延迟1拍，不足1拍弹栈，不要弹出刚刚写入数据。
Calc1验证计划：1验证层次，在calc1顶层测试2需要的工具硬件\软件3风险与依赖：时间人力硬件资源4待测试的验证场景5验证矩阵6测试细节：每个测试用例由谁写，测试用例由谁整合，所有测试用例的覆盖率数据统计7不同验证类型下的方法黑盒测试的用例，类似优先级控制等模块的灰盒测试8验证策略：定向测试随机测试形式化验证9可能随机测试的权重控制9抽象层次：是否需要构建汇编器，输入修改为汇编文件?
低功耗流程CPF：1定义CPF所使用的各种资源，库声明，各类低功耗单元说明；CPF设计，首先定义power domain，DVFS电压条件，3低功耗工作模式4低功耗工作模式转换5低功耗规则6连接电源地网络7定义pin脚连接8ETC 9Candence LP Lab。
划分的基本目标：1功能一致性，2模块独立性，3划分有效性。