南理工DDS设计(Verilog编写)
DDS逻辑优化设计及Verilog实现[1]
![DDS逻辑优化设计及Verilog实现[1]](https://img.taocdn.com/s3/m/7407f6f1941ea76e59fa0402.png)
ＤＤＳ 逻辑优化设计及 Ｖｅｒｉｌｏｇ 实现
摘 要：本文主要介绍了在 ＤＤＳ 系统中，为了提高芯片运算速度，加大输出带宽，减小芯片规模从而提 高可靠性和频谱纯度而采用的优化方法及其 ＶｅｒｉｌｏｇＨＤＬ 实现。
关键词：流水线；输入寄存器结构；加法器最低位修正；压缩存储查找表
概述
制造上来说是不实际的，所以要对 间插入了一个数据转换器，负责进
图２ 流水线加法器框图
法器流水线。Ｄｆｆｎ 是输出为 ＱＮ 的
Ｄ 触发器，其输出端接加法器最低
进位。
波形折叠及抬高算法
波形折叠（ 地址转换器）
ａｌｗａｙｓ＠（ａｄｒｉ）
ｉｆ（ａｄｒｉ［１４］）
图３ 加法器最低进位修正图
ａｄｒｏ＝１４＇ｈ１ｆｆｆ＾ａｄｒｉ［１３：０］； ｅｌｓｅ
压缩 Ｓ Ｉ Ｎ 值 Ｒ Ｏ Ｍ 查找表逻辑 的结构描述实现
ＲＯＭ１ ｇａｔｅ１（ｄａｏｎｅ，ａｄｒｏ［１３：５］， ｃｌｋ，ｒｅｎ，ｄｉｎｏｎｅ）；
ＲＯＭ２ ｇａｔｅ２（ｄａｔｗｏ，｛ａｄｒｏ［１３：９］， ａｄｒｏ［４：０］｝，ｃｌｋ，ｒｅｎ，ｄｉｎｔｗｏ）；
ａｄｄｅｒｏｎｅ ｇａｔｅ３（ｄａｏｎｅ， ｄａｔｗｏ，ｒｅｓｕｌｔ［１１：０］）；
由于 Ｄ Ｄ Ｓ 频率合成方法具有 算法进行改进。
行数据转换。相位累加器输出的地
低频率转换时间、低失真输出波
址码位宽为 １６ 位， Ｄａｔａ［１２：０］为查
形、高分辨率、高频谱纯度、可编
Ｄ Ｄ Ｓ 设计优化
找表输出的二进制 Ｓ Ｉ Ｎ 值，它经过
程和宽频率输出范围等优良性能，
这一部分对 Ｄ Ｄ Ｓ 设计进行了 数据转换器后和 ａｄｒｉ［１５］反拼接成
ｃｏ２，ｎｅｔ１，ｎｅｔ３，ｃ ｏ１，ｃｌｋ３，ｃｌｋ，ｋ，ｒｓｔ）；
verilog轻松实现高分辨率DDS
verilog轻松实现高分辨率DDS
DDS广泛应用于雷达系统、数字通信、电子对抗、电子测量等民用军用设备中。
它的优点：
➀工作频率范围很宽
➁极高的频率分辨率
➂极短的频率转换时间
➃数字调制性能好
➄频率转换连续
DDS基本原理
1.原理框图
图1. FPGA产生DDS框图
上图就是DDS的的FPGA实现框图，完整的DDS还应该在外面有DAC和低通滤波器的，然而很多时候我们是不需要这两个的，因为上图的DDS输出的信号就在数字域，凡是数学域的信号都可以用它参与处理了，所以正弦ROM查找表出来后的信号可以直接给到其他的逻辑使用。
只有要在模拟域参与处理才会把DDS的数字信号用DAC和低通滤波变换成模拟信号。
2.DDS正弦波产生原理
正弦ROM查找表里面就是按地址存放的一个周期的正弦波，可以根据幅值精度要求分成256，1024，等点数，点数越多，波形越精细，越接近真实的模拟正弦波。
但是由于FPGA 资源有限，选择一个能够满足要求的点数就足够了。
相位调整器是控制输出波形的初相位，也就是波形输出起点从哪里开始。
相位累加器是控制ROM地址跳变的。
相位累加器在每个时钟脉冲输入时，把频率控制字累加一次，相位累加器的输出数据就是信号的相位，也就是ROM的地址。
由于相位累加。
南京理工大学DDS实验报告
南京理工大学直接数字频率合成器实验报告学号：姓名：学院：指导老师：时间:目录摘要与关键字------------------------------------------3 实验设计内容------------------------------------------3 设计原理----------------------------------------------3概念------------------------------------------------------3设计基本要求-----------------------------------------------3 实验要求---------------------------------------------------4 设计提高部分要求--------------------------------------------4 基本框图---------------------------------------------------4 工作原理---------------------------------------------------4 整体电路图-------------------------------------------------5各子模块设计原理--------------------------------------6频率预置和调节电路-----------------------------------------6 累加器-----------------------------------------------------7 波形存储器-------------------------------------------------9 DDS电路---------------------------------------------------9 分频电路--------------------------------------------------9 测频电路--------------------------------------------------11 译码电路--------------------------------------------------11 显示电路--------------------------------------------------14调试仿真及下载---------------------------------------15 实验感想---------------------------------------------16 参考文献---------------------------------------------17摘要报告内容为设计一个具有清零、使能、频率控制、相位控制、输出多种波形(包括正余弦、三角波、锯齿波、方波)、经过D/A转换之后能在示波器上显示的直接数字频率合成器。
DDS与Verilog
DDS技术与Verilog程序设计DDS：直接数字频率合成器（Direct Digital Frequency Synthesis，简称DDS 或DDFS）基本原理:利用采样定理，根据相位间隔对正弦信号进行取样、量化、编码，然后储存在EPROM中构成一个正弦查询表，通过查表法产生波形。
它是由参考时钟、相位累加器、正弦查询表和D／A转换器、低通滤波器等组成。
直接数字频率合成是采用数字化技术，通过控制相位的变化速度，直接产生各种不同频率信号的一种频率合成方法。
它主要由相位累加器、正弦ROM表、D/A转换器和低通滤波器构成。
参考时钟fr由一个稳定的晶体振荡器产生。
相位累加器由N位加法器与N位相位寄存器级联构成，类似于一个简单的加法器。
每来一个时钟脉冲，加法器将频率控制数据与相位寄存器输出的累积相位数据相加，把相加后的结果送至相位寄存器的数据输入端。
相位寄存器将加法器在上一个时钟作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟的作用下继续与频率控制数据相加。
这样，相位累加器在参考时钟的作用下，进行线性相位累加，当相位累加器累积满量时就会产生一次溢出，完成一个周期性的动作，这个周期就是DDS合成信号的一个频率周期，累加器的溢出频率就是DDS输出的信号频率。
在参考时钟fr的控制下，频率控制字由累加器累加以得到相应的相位数据，把此数据作为取样地址，来寻址正弦ROM表进行相位－幅度变换，即可在给定的时间上确定输出的波形幅值。
DAC将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号，低通滤波器用于滤除不需要的取样分量，这样即可得到由频率控制字决定的连续变化的输出正弦波。
由于DDS的输出最大频率受奈奎斯特抽样定理限制，所以DDS 的最高输出频率为fr/2，但在实际设计的DDS系统中，由于输出滤波器的非理想性，一般输出信号的最大频率只能达到参考时钟频率fr的40%左右。
十字路口红绿灯设计1. 设计要求其东西、南北各有红、黄、绿三个灯指示，利用数码管以倒计时方式显示每一路允许通行的时间，绿灯，黄灯，红灯的持续时间分别是40、5和45秒。
基于Verilog+HDL的DDS设计与仿真
基于Verilog HDL的DDS设计与仿真直接数字频率合成技术(Direct Digital Synthesize，DDS)是继直接频率合成技术和锁相式频率合成技术之后的第三代频率合成技术。
它采用全数字技术，并从相位角度出发进行频率合成。
随着微电子技术和数字集成电路的飞速发展，以及电子工程领域的实际需要，DDS 日益显露出优于传统频率合成技术的一些性能，高分辨率、极短的频率切换时间、相位噪声低、便于集成等，逐步成为现代频率合成技术中的佼佼者。
目前，DDS的设计大多是应用HDL(Hardware Description Language)对其进行逻辑描述。
整个设计可以很容易地实现参数改变和设计移植，给设计者带来很大的方便。
Verilo g HDL就是其中一种标准化的硬件描述语言，它不仅可以进行功能描述，还可以对仿真测试矢量进行设计。
Altera公司开发的QuartusⅡ设计软件，提供了Verilog HDL的设计界面以及编译平台，并且该公司还集成了可供程序下载的FPGA器件CYCLONEⅡ系列芯片，这样大大缩短了DDS的设计周期。
1 DDS的设计原理DDS的原理图如图1所示。
DDS实现频率合成主要是通过查表的方式进行的。
正弦查询表是一个只读存储器(ROM)，以相位为地址，存有1个或多个按0°～360°相位划分幅值的正弦波幅度信息。
相位累加器对频率控制字进行累加运算，若需要还可以加入相位控制字，得到的结果作为正弦波查询表的地址。
正弦查询表的输出为数字化正弦幅度值，通过D／A转换器转化为近似正弦波的阶梯波，再通过低通滤波器滤除高频成分和噪声最终得到一个纯正度很高的正弦波。
1.1 建模如图2所示正弦波y=sin(2πx)，若以f量化的量化频率对其幅度值进行量化，一个周期可以得到M=f量化个幅度值。
将这些幅度值按顺序存入到ROM。
相位累加器在参考时钟的驱动下，每来1个脉冲，输出就会增加1个步长相位增量X，输出数据作为地址送入ROM 中，读出对应的幅度值形成相应的波形。
DDS实验报告 南理工
南京理工大学——DDS实验报告姓名:学号：09042202学院：电子工程与光电技术学院专业：通信工程专业题目：多功能数字钟指导老师：蒋立平、花汉兵2011年11月目录一.摘要及关键词 (2)二.设计要求及说明 (3)三.工作原理和整体电路图 (3)四.各子模块的工作原理及电路图 (5)1、分频电路 (5)2、频率与相位控制字产生 (7)3、频率和相位控制器模块 (8)4、DA转换模块 (12)5、测频模块 (13)6、显示模块 (14)五、调试仿真 (15)六、实验中遇到的问题及解决方法 (16)七、实验感想 (17)八、致谢 (17)九、参考文献 (17)摘要本篇报告主要介绍了用EDA设计完成直接数字频率合成器DDS的过程。
该直接数字频率合成器输出的频率及相位均可控制，且能输出正弦、余弦、三角波、锯齿波、方波五种波形，经过转换之后还能在示波器上显示，在控制电路的作用下能实现保持、清零功能，另外还能同时显示输出频率、相位控制字、频率控制字。
本设计利用QuartusII 7.0软件进行DDS的设计，最后下载到SmartSOPC实验系统中进行硬件测试。
AbstractThis report introduces the EDA design is completed with Direct Digital Synthesis DDS process. The direct digital frequency synthesis of the output frequency and phase can control, and can output sine, cosine, triangle wave, sawtooth, square waveform five, after conversion after also displayed on the oscilloscope, in the role of the control circuit can be Implementation maintained cleared function, and also shows the output frequency, phase control characters, frequency control word. This design uses DDS QuartusII 7.0 software design, the final download SmartSOPC experimental system hardware testing.关键词EDA设计、直接数字频率合成器DDS、QuartusII 7.0软件、SmartSOPC 实验系统Key wordsEDA design,Direct Digital Synthesizer DDS, QuartusII7.0software, SmartSOPC experiment system二、设计要求及说明1.基本要求（1）利用QuartusII软件和SmartSOPC实验箱实现DDS的设计；（2）DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的ROM实现，ROM结构配置成4096×10类型；（3）系统具有清零和使能的功能；（4）利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够通过示波器观察到正弦波形；（5）通过开关（实验箱上的Ki）输入DDS的频率和相位控制字，并能用示波器观察加以验证；2.提高部分：测频电路测频电路是对输出波形的频率进行测量并显示出来，以便观察输出波形的频率。
Verilog代码编写DDS信号发生器（幅频相可调正弦波、方波、三角波、锯齿波）纯VIVA。。。
Verilog代码编写DDS信号发⽣器（幅频相可调正弦波、⽅波、三⾓波、锯齿波）纯VIVA。
DDS(Direct Digital Synthesizer)即数字合成器，是⼀种新型的频率合成技术，具有相对带宽⼤，频率转换时间短、分辨率⾼和相位连续性好等优点。
较容易实现频率、相位以及幅度的数控调制，⼴泛应⽤于通信领域。
DDS的基本结构框图如下所⽰：由图可以看出，DDS 主要由相位累加器、相位调制器、波形数据表以及D/A 转换器构成。
本次实验仅在VIVADO平台上完成DDS的仿真，故设计流程不需要D/A转换器，在PC端完成仿真设计即可。
若需要结合FPGA开发板使⽤，则需要再外接⼀个D/A转换模块，将产⽣的数字信号转换为模拟信号即可。
其中相位累加器由 N 位加法器与 N 位寄存器构成。
每个时钟周期的时钟上升沿，加法器就将频率控制字与累加寄存器输出的相位数据相加，相加的结果⼜反馈⾄累加寄存器的数据输⼊端，以使加法器在下⼀个时钟脉冲的作⽤下继续与频率控制字相加。
这样，相位累加器在时钟作⽤下，不断对频率控制字进⾏线性相位累加。
即在每⼀个时钟脉冲输⼊时，相位累加器便把频率控制字累加⼀次。
相位累加器输出的数据就是合成信号的相位。
相位累加器输出的数据，作为波形存储器的相位采样地址，这样就可以把存储在波形存储器⾥的波形采样值经查表找出，完成相位到幅度的转换。
波形存储器的输出数据送到 D/A 转换器，由 D/A 转换器将数字信号转换成模拟信号输出。
DDS 信号流程⽰意图如下：这⾥相位累加器位数为 N 位（N 的取值范围实际应⽤中⼀般为 24~32），相当于把正弦信号在相位上的精度定义为 N 位，所以其分辨率为1⁄2^N。
若 DDS 的时钟频率为Fclk，频率控制字 fword 为 1，则输出频率为Fout = Fclk/2^N ，这个频率相当于“基频”。
若fword 为 B，则输出频率为Fout = B × Fclk /2^N 。
DDS的Verilog设计及QuartusⅡ与Matlab联合仿真
DDS的Verilog设计及QuartusⅡ与Matlab 联合仿真作者：雷能芳来源：《现代电子技术》2009年第12期摘要:介绍了直接数字频率合成器的组成及工作原理。
采用Verilog语言在Altera 公司的FL EX10K系列器件上实现该系统,并通过QuartusⅡ和Matlab软件对设计进行联合仿真,验证设计的正确性。
模块中的相位累加器使该系统具有较高的频率分辨率,可实现快速频率切换,有广泛的应用价值。
关键词:数字频率合成器;Verilog;QuartusⅡ;Matlab中图分类号:TN911文献标识码:A文章编号:1004-373X(2009)12-163-02Verilog Design of DDS and Simulation Between Quartus Ⅱ and MatlabLEI Nengfang(Weinan Teachers University,Weinan,714000,China)Abstract:Principle and composition of the DDS are introduced,and the DDS system based on FLEX10K device is realized by Verilog language.Correctness of design is verified by using the simulator of QuartusⅡ and Matlab.The phase adder in the model is widely applied which can enable system to hold high frequency revolution,fast frequency switching.Keywords:DDS;Verilog;QuartusⅡ;Matlab直接数字频率合成器(Digital Direct Synthesizer,DDS)是以数字信号处理理论为基础,从信号的幅度相位关系出发进行频率合成的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
关键词：DDS
Verilog
波形存储器
乘法器核
AM 调制
Abstract
This experiment is based on the QUARTUSⅡ9.1 platform, using Verilog language for direct digital frequency synthesizer (DDS) program design, and using SMART SOPC experiment box with oscilloscope to display the results, and finally achieved all required basic functions and additional functions. In this DDS design, all functions are written in the same module in Verilog language. It is equipped with 8 oscilloscope display modes and 3 digital tube display modes, which is coherent and easy to detect errors. In the program design, sine and cosine functions, triangle wave functions, square wave functions, sawtooth wave functions, and quarter sine functions are sampled at 4096 points by Matlab, and then six ROM files are created to store the data points. Programming frequency division, sampling, control and other program blocks complete the display and adjustment of 6-bit frequency control words and phase control words, six waveform output and switching, measurement output frequency, and sine wave accuracy to improve the design of AM modulation and other functions. This experimental report has a clear context, from design requirements, design ideas, design principles, to the summary of experimental design, and finally to reflection and improvement, and details the experimental process and experimental results of DDS design.
电子电路综合设计实验
一、 设计要求说具有正弦和余弦输出的直接数字频率合成器（Direct Digital Frequency Synthesizer 简称 DDFS 或 DDS）。。
三、程序设计思想.............................................................................................................................. 9 3.1 分频功能设计.................................................................................................................... 9 3.2 ROM 模块设计..................................................................................................................... 9 3.3 频率相位调节程序设计.................................................................................................. 14 3.4 多波形切换功能设计...................................................................................................... 16 3.5 测频功能程序设计.......................................................................................................... 17 3.6 正弦波精度提高程序设计.............................................................................................. 23 3.7 AM 信号发生程序设计..................................................................................................... 23 3.8 显示电路设计.................................................................................................................. 29
二、方案设计...................................................................................................................................... 7 2.1 DDS 设计实现功能............................................................................................................. 7 2.2 各功能设计思想简述........................................................................................................ 7
电子电路综合设计实验
姓 名: 学 院: 专 业: 班 级: 题 目: 指导老师：
学 号： 电子工程与光电技术学院
电子信息工程
电子电路综合设计实验 姜萍
2019 年 11 月 27 日
摘要
本次实验基于 QUARTUSⅡ9.1 平台，运用 Verilog 语言进行直接数字频率合成器（DDS） 程序设计，并利用 SMART SOPC 实验箱配合示波器进行结果显示，最终实现了要求的全部 基础功能和附加功能。
五、引脚分配与程序下载................................................................................................................ 36 六、实验总结.................................................................................................................................... 32
本次 DDS 设计将全部功能用 Verilog 语言编写在同一模块中，配置了 8 种示波器显示模 式和 3 种数码管显示模式，具有连贯性和易检错性。
在程序设计中，首先通过 Matlab 对正余弦函数、三角波函数、方波函数、锯齿波函数、 四分之一正弦函数进行 4096 点的数据采样，然后建立六个1024 10 的 ROM 文件存放数据点， 最后通过编写分频、取样、控制等程序块完成了 6 位频率控制字、相位控制字的显示与调节， 六种波形输出与切换、测量输出频率、正弦波精度提高设计 AM 调制等一系列功能。
6.1 实验中遇到的问题及解决办法...................................................................................... 32 6.2 实验心得.......................................................................................................................... 33 七、致谢 八、参考文献.................................................................................................................................... 34 九、附录............................................................................................................................................ 35 、Ⅱ、Ⅲ、Ⅳ、Ⅴ……）表示。