数字逻辑实验四
《数字逻辑》实验组合逻辑电路实验
《数字逻辑》实验组合逻辑电路实验组合逻辑电路实验一一、实验目的1、熟悉半加器、全加器的实验原理，学习电路的连接；2、了解基本74LS系列器件（74LS04、00、32）的性能；3、对实验结果进行分析，得到更为优化的实验方案。
二、实验内容1、按照实验原理图连接电路。
2、实验仪器：74LS系列的芯片、导线。
实验箱内的左侧提供了插放芯片的地方，右侧有控制运行方式的开关KC0、KC1及KC2。
其中KC1用来选择实验序号。
序号为0时，手动进行。
自动运行时按加、减选择所做实验的序号。
试验箱内有分别用于手动和自动实验的输入的控制开关Kn和Sn。
3、三、实验原理实验原理图如下：四、实验结果及分析1、将实验结果填入表1-11-1 表2、实验结果分析由实验结果可得半加和：Hi=Ai⊕Bi 进位：Ci=AiBi则直接可以用异或门和与门来实现半加器，减少门的个数和级数，提高实验效率。
实验二全加器一、实验目的1、掌握全加器的实验原理，用简单的与、或非门来实现全加器的功能。
2、分析实验结果，得到全加器的全加和和进位的逻辑表达式，根据表达式用78LS138和与、或、非门来实现全加器。
二、实验内容同半加器的实验，先采用手动方式，再用自动方式。
用自动方式时选实验序号2。
三、实验原理四、实验结果及其分析表1-2 2、实验结果分析从表1-2中的实验结果可以得到：Si=AiBiCi?1+AiBiCi?1+AiBiCi-1=Ai?Bi?Ci-1Ci=AiBi+AiCi-1+BiCi-1故Si=?m(1,2,4,7) Ci=?m(3,5,6,7)因此可用三—八译码器74LS138和与非门实现全加器，逻辑电路图如下：实验三三—八译码器与八—三编码器一、实验目的1、进一步了解译码器与编码器的工作原理，理解译码和编码是相反的过程。
2、在连接电路时，注意译码器74LS138和编码器74LS148使能端的有效级，知道两者的区别。
3、通过实验理解74LS148是优先权编码器。
数字逻辑综合设计实验报告
数字逻辑综合设计实验报告本次数字逻辑综合设计实验旨在通过集成数字电路设计的各项技能，实现课程中所学的数字逻辑电路的设计和应用。
本文将从实验流程、实验过程和实验结果三个方面进行详细阐述。
一、实验流程1.确定实验内容和目的。
2.设计电路，包括逻辑门、时序电路和其他数字电路。
3.将电路图转化为器件链路图。
4.验证器件是否可以直接连接，确定器件安装方式。
5.安装器件，焊接电路板。
6.进行测试和调试，确认电路是否可以正常工作。
7.完成实验报告并提交。
二、实验过程1.确定实验内容和目的本次实验的内容是建立一个多功能的数字电路，实现数字电路的常见功能，包括计数器、时序控制器等。
本次实验的目的是通过对数字电路设计的综合应用，提高学生对数字电路设计的实践能力。
2.设计电路在确定实验内容和目的之后，我们需要对电路进行设计。
为了实现功能的复杂性，我们设计了一个包含多个逻辑门、计数器和其他数字电路的复杂电路。
3.将电路图转化为器件链路图在完成电路设计后，我们需要将电路图转化为器件链路图。
我们需要根据电路设计中使用的器件类型和数量来确定器件链路图。
在转化过程中，我们需要考虑器件之间的连接方式、信号传输、电源连接等因素。
4.验证器件是否可以直接连接，确定器件安装方式对于电路板的安装和器件之间的连接问题，我们需要进行仔细的测试和验证。
只有当所有器件都可以无误地连接到电路板上并正常工作时，我们才能确定最佳的器件安装方式。
5.安装器件，焊接电路板完成以上所有的测试和验证后，我们可以开始完成电路板的安装。
在安装过程中，我们需要仔细按照器件链路图和设计图来进行布线和连接。
最后，我们需要进行焊接，确保连接性能和电路板的可靠性。
6.进行测试和调试，确认电路是否可以正常工作完成器件安装和焊接后，我们需要进行测试和调试。
我们需要检查每个部分的性能和功能，以确保电路可以正常工作。
如果我们发现任何错误或问题，我们需要进行进一步的调试和修复。
7.完成实验报告并提交。
南华大学数字逻辑4个实验
实验一 半加器、全加器构成及测试一．实验目的1． 掌握组合逻辑电路的分析和设计方法 2． 了解半加器、全加器的实现方法。
3． 掌握半加器、全加器的功能。
二．实验所用器件和仪表1． 二输入四异或门74LS86 1片 2． 二输入四与非门74LS00 1片 3． 74LS20、74LS04 各1片 4． 74LS138译码器 1片 5． 74LS153选择器 1片 6． 数字逻辑实验箱 1台三．实验内容1．半加器设计及功能验证。
2．全加器设计及功能验证。
3．由译码器构成的全加器设计及功能验证 4．由选择器构成的全加器设计及功能验证四．实验提示1． 对与非门而言，如果一个与非门中的一条或几条输入引脚不被使用，则需将它们接高电平；如果一个与门不被使用，则需将此与门的至少一条输入引脚接低电平。
2． 半加器：)(B A B A Co B A B A B A S ∙=∙=⊗=∙+∙=3．全加器∑∑=∙∙∙⊕=∙+∙⊕=∙+∙+∙==⊗⊗=∙∙+∙∙+∙∙+∙∙=)7,6,5,3())(()()7,4,2,1(m B A C B A B A C B A Ci B Ci A B A Co m Ci B A Ci B A Ci B A Ci B A Ci B A S五．实验接线图、真值表和逻辑表达式1．实验内容1表7-1 半加器真值表(1) 根据半加器的功能得出半加器的真值表，如表7-1所示。
(2) 根据半加器的真值表，得出半加器的逻辑表达式。
)(B A B A Co B A B A B A S ∙=∙=⊗=∙+∙=(3) 根据半加器的逻辑表达式，绘出半加器的逻辑图如图7-1所示。
图7-1(4) 按图7-1接线，验证半加器的功能。
图7-1是用1片74LS86和1片74LS00及1片六反相器74LS04组成的半加器接线图。
图中K1、K2是电平开关输出，L1、L2是电平指示灯。
2．实验内容2(1) 根据全加器的功能得出全加器的真值表，如表7-2所示。
数字逻辑实验报告
肇庆学院计算机学院软件学院数字逻辑实验报告专业班级学号学生姓名指导教师连晋平完成时间目录实验一基本门电路实验 (1)1．1预习内容 (1)1．2目的要求 (1)1．3实验仪器及材料 (1)1．4实验内容 (1)1．5实验体会及问题解答 (3)实验二组合逻辑电路实验 (3)2．1预习内容 (3)2．2目的要求 (4)2．3实验仪器及材料 (4)2．4实验内容 (4)2．5实验体会及问题解答 (5)实验三基本RS触发器和D触发器 (5)3．1预习内容 (5)3．2目的要求 (5)3．3实验仪器及材料 (5)3．4实验内容 (6)3．5实验体会及问题解答 (6)实验四计数器及其应用 (7)4．1预习内容 (7)4．2目的要求 (7)4．3实验仪器及材料 (7)4．4实验内容 (7)4．5实验体会及问题解答 (9)实验一基本门电路实验1．1预习内容1．复习门电路工作原理及相应逻辑表达式2．熟悉所用集成电路的引线位置及各引线用途1．2目的要求1．熟悉门电路逻辑功能2．熟悉数字电路教学实验系统板1．3实验仪器及材料1．数字电路教学实验系统板2．器件74LS00 二输入端四与非门 1 片74LS32 二输入端四或门 1 片74LS86 二输入端四异或门 1 片3．导线若干1．4实验内容实验前按数字电路教学实验系统板使用说明先检查实验系统板电源是否正常。
然后选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及地线不能接错。
线接好后经实验指导教师检查无误方可通电实验。
1．测试或门电路的逻辑功能（１）．选用二输入端四或门74LS32一只，插入面包板，按图1.1接线，输入端接D1、D2(电平开关输入插口)，输出端接电平显示发光二极管L1。
（２）．将电平开关按表1.1置位，分别测出电压及逻辑状态。
（3）．将表中结果和“或门”的真值表对比，判断是否实现了“或”逻辑功能。
2.异或门逻辑功能测试 （1）．选二输入四异或门电路74LS86一只，插入面包板，按图1.2接线，输入端接D1、D2(电平开关输入插口)，输出端接 电平显示发光二极管L1。
数字逻辑实验报告
数字逻辑实验报告学号：班号： 10062302姓名：时间： 2012-5实验一译码器的设计及应用实验1．实验目的：学习译码器的设计方法及应用；用2-4译码器74139构成3-8译码器。
2．实验步骤：（1）按提供的实验指导上的第二部分内容即Max+plus II Baseline10.0的操作方法，画出相关的电路的原理图；（2）进行电路的功能仿真；（3）进行编程下载；（4）记录实验现象及结果；（5）完成实验报告。
3．实验内容：利用2-4译码器74139或3-8译码器74138或7448七段译码器及其它门电路设计一个电路：（1）2-4译码器74139的功能简述。
该译码器为两个2-4译码器的组合原件，输出为低电平有效，当G1N端输入低电平时，A1,B1-Y10-Y13,2-4译码器有效；当G2N端输入低电平时，A2,B2-Y20-Y23,2-4译码器有效；（2）用2-4译码器74139构成3-8译码器的电路图。
（3）真值表。
y0=(C^B^A^)^;y1=(C^B^A)^;y2=(C^BA^)^;y3=(C^BA)^;CB A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 111111111Y4=(CB^A^)^; y5=(CB^A)^; y6=(CBA^)^; y7=(CBA)^;4.实验结果。
（1）功能仿真波形。
（2）实验现象记录。
A.当将SW1,SW2,SW3都按下时,LED1--LED7指示灯被点亮,LED8熄灭；B.当将SW1,SW2,SW3都弹起时,LED2--LED8指示灯被点亮，LED1熄灭；C.当将SW3,SW2按下，SW1弹起时,LED1--LED6,LED8指示灯被点亮,LED7熄灭；D.当将SW1,SW2按下，SW3弹起时，LED1--LED3,LED5--LED8指示灯被点亮，LED4熄灭；实验二加法器的设计及应用实验1．实验目的：学习加法器的设计及全加器的应用；四位二进制加法或减法器。
数字逻辑实验报告 【个人完成版】
全加器真值表
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
用与非门和异或门实现全加器的电路图：
Bi
Ci-1
Ai
【实验数据记录及结果分析】
1)经测试，发现所有发光二极管发光时都是高电平，低电平时不发光。
2）对于本实验步骤2：
当X或Y等于1时，发光二极管与脉冲同步闪烁；
0
0
0
1
显然：
对于M
A0B0\A1B1
00
01
11
10
00
0
1
1
1
01
0
0
1
1
11
0
0
0
0
10
0
0
1
0
所以
思考：如果在此基础上增加一个主裁判，构成四人判决电路，应该如何设计？即，只有当三个副裁判中多数赞成且主裁判也赞成时有效。做出其真值表并设计组合电路。
设计：
在原有的三位表决器基础上增加一个输入，与原表决器的输出做与运算，即可实现四人判决功能。
实验地点：A2-402实验时间：2013.6.22/28
实验室名称：国家级计算机实验示范中心
实验
及组合逻辑电路实验
【实验名称】基本门电路的功能和特性及组合逻辑电路实验
【实验学时】4学时
数字逻辑实验报告
数字逻辑实验报告肇庆学院计算机学院软件学院数字逻辑实验报告专业班级学号学生姓名指导教师连晋平完成时间目录实验一基本门电路实验 (1)1．1预习内容 (1)1．2目的要求 (1)1．3实验仪器及材料 (1)1．4实验内容 (1)1．5实验体会及问题解答 (3)实验二组合逻辑电路实验 (3)2．1预习内容 (3)2．2目的要求 (4)2．3实验仪器及材料 (4)2．4实验内容 (4)2．5实验体会及问题解答 (5)实验三基本RS触发器和D触发器 (5) 3．1预习内容 (5)3．2目的要求 (5)3．3实验仪器及材料 (5)3．4实验内容 (6)3．5实验体会及问题解答 (6)实验四计数器及其应用 (7)4．1预习内容 (7)4．2目的要求 (7)4．3实验仪器及材料 (7)4．4实验内容 (7)4．5实验体会及问题解答 (9)实验一基本门电路实验1．1预习内容1．复习门电路工作原理及相应逻辑表达式2．熟悉所用集成电路的引线位置及各引线用途1．2目的要求1．熟悉门电路逻辑功能2．熟悉数字电路教学实验系统板1．3实验仪器及材料1．数字电路教学实验系统板2．器件74LS00 二输入端四与非门 1 片74LS32 二输入端四或门 1 片74LS86 二输入端四异或门 1 片3．导线若干1．4实验内容实验前按数字电路教学实验系统板使用说明先检查实验系统板电源是否正常。
然后选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及地线不能接错。
线接好后经实验指导教师检查无误方可通电实验。
1．测试或门电路的逻辑功能（１）．选用二输入端四或门74LS32一只，插入面包板，按图1.1接线，输入端接D1、D2(电平开关输入插口)，输出端接电平显示发光二极管L1。
（２）．将电平开关按表1.1置位，分别测出电压及逻辑状态。
（3）．将表中结果和“或门”的真值表对比，判断是否实现了“或”逻辑功能。
2.异或门逻辑功能测试（1）．选二输入四异或门电路74LS86一只，插入面包板，按图1.2接线，输入端接D1、D2(电平开关输入插口)，输出端接电平显示发光二极管L1。
数字逻辑实验报告-5页精选文档
实验报告实验一基本门电路功能验证实验实验目的：验证与非门74LS00（或74HC00）、或非门74LS02）以及非门74LS04（或74HC04）逻辑功能1.验证与非门的逻辑功能实验器材：数字逻辑实验箱一个；数字万用表一个；5V电源一个；导线若干；实验原理：74LS00（或74HC00）为四个二输入端的与非门，74LS04（或74HC04）是六反相器。
其引脚分别如图1、2所示。
实验过程：参照引脚分布图，连接电路图，在电路图连接完成之前要断开电源。
1,2两个端口为输入端，1,2两个输入端接在控制端，通过波动上下开关来改变输入电阻的大小，通过控制2个输入端电平的高低。
3为输出端，接在信号显示管上，通过显示管来确定输出信号是否有效。
，用万能表测量出输出端的电平大小，并及时记录下实验结果。
实验结果：得到如下四组数据，根据数据得出真值表实验结论：实验结果验证了与非门逻辑电路的功能，可以用一个图和真值表表示：2.验证或非门的逻辑功能实验器材：数字逻辑实验箱一个；数字万用表一个；5V电源一个；导线若干；实验原理：74LS02为四个二输入端的与非门，74LS04（或74HC04）是六反相器。
实验过程：参照引脚分布图，连接电路图，在电路图连接完成之前要断开电源。
1,2两个端口为输入端，1,2两个输入端接在控制端，通过波动上下开关来改变输入电阻的大小，通过控制2个输入端电平的高低。
3为输出端，接在信号显示管上，通过显示管来确定输出信号是否有效。
，用万能表测量出输出端的电平大小，并及时记录下实验结果。
实验结果：实验结论：实验结果验证了或非门逻辑电路的功能，可以用一个图和真值表表示：3.验证非门的逻辑功能实验器材：数字逻辑实验箱一个；数字万用表一个；5V电源一个；导线若干；实验原理：74LS04（或74HC04）为四个二输入端的与非门，74LS04（或74HC04）是六反相器。
实验过程：参照引脚分布图，连接电路图，在电路图连接完成之前要断开电源。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《数字逻辑实验》报告五：中规模元件及综合设计
一．中规模时序元件测试
1.实验目的：在计数器74LS161芯片上，分别用反馈置数法和清零法构造模10计数
器，并进行测试。
2.原理：
74LS161是四位可预置数二进制加计数器，采用16脚双列直插式封装的中规模集成电路。
外形如下图。
RD异步复位输入端；ET、EP计数使能输入端；CP 时钟输入端；RCO 是进位输出端；
VCC电源输入端；GND接地端；A、B、C、D 预置数据输入端LD预置端；QA、QB、QC、QD 计数值输出端。
在复位端高（RD）电平、预置端（LD）低电平时为同步预置功能，即时钟信号能使输出状态QA、QB、QC、QD等于并行输入预置数A、B、C、D。
在复位和预置端都为无效电平时，计数使能端输入使能信号（ET、EP=1）时，74161为模16加法计数功能。
而ET、EP =0 时，实现状态保持功能。
在QA、QB、QC、QD＝1111时，进位输出端RCO=1 。
1)反馈清零法：
74LS161从Q3Q2Q1Q0=0000开始计数，经过M-1个时钟脉冲状态对应二进制数最大，下一个CP后计数器应复位，开始新一轮M计数。
复位信号在M个CP时产生，所以复位信号在Q3Q2Q1Q0=1100时，使计数器复位Q3Q2Q1Q0=0000。
由状态1100产生的低位电平复位信号可用与非门实现。
即/RD=/Q3Q2。
接线图与状态图如图所示
2)反馈置数法一：通过反馈产生置数信号/LD，将预置的D3D2D1D0数预置到输出端。
预置数D3D2D1D0=0000，应在Q3Q2Q1Q0=1011时预置端变为低电平，故/LD=/Q3Q1Q0 接线图和状态图如图所示
3)反馈置数法二：预置数D3D2D1D0=0100，进位输出CO作为预置信号/LD，即/LD=/CO。
电路图与时序图如图所示
3.实验步骤：
①用74LS161芯片按照实验指导书中，反馈置零法和反馈置数法的接线图，分别连
接芯片引脚；
②进行测试。
4.实验数据：
表11-1 反馈置数法
RD LD CT CP 输入脉
冲序号
电路状态等效十
进制数Q3 Q2 Q1 Q0
1 0 1 1 0 0 0 0 0 0
1 0 1 1 1 0 0 0 1 1
1 0 1 1
2 0 0 1 0 2
1 0 1 1 3 0 0 1 1 3
1 0 1 1 4 0 1 0 0 4
1 0 1 1 5 0 1 0 1 5
1 0 1 1 6 0 1 1 0 6
1 0 1 1 7 0 1 1 1 7
1 0 1 1 8 1 0 0 0 8
1 0 1 1 9 1 0 0 1 9
1 0 1 1 10 0 0 0 0 0
5.实验现象
清零计数器后，每当输入一个时钟脉冲，计数器按照加一规律变化，由0→1→2→...........→9→0..做0到9循环。
6.体会：
本次实验，需要通过理解连接原理图后自己连接各芯片引脚，通过实践操作，让我对双JK触发器74LS112芯片的使用有了进一步的了解。
不过过程中，还是存在需要同学帮助的问题，希望今后自己独立解决问题的能力能够有所提高。
二．用中规模元件构建序列发生器
实验目的：在Maxplus中，使用计数器或者寄存器等中规模时序部件，以及数字选择器或译码器等中规模组合逻辑部件，设计一个序列(01100111)发生器，通过软件模拟后，下载到实验台上测试硬件。
1.原理：
设计图：
2.实验步骤：
①在MAXPLUS中使用中规模时序部件，以及中规模组合逻辑部件，构成一个可预置序列发生器的逻辑图；
②使用模拟工具进行模拟验证，并通过验证；
③定义FPGA的IO引脚功能；
④下载设计的电路到FPGA;
⑤测试FPGA的功能。
3.实验数据：
预置输入输出
CP Id D0 D1 D2 D3 D4 D5 D6 D7 Qa Qb Qc Z QaQbQc
0 1 0 1 1 0 0 1 1 1 0 0 0 0 0
1 0 0 1 1 1
2 0 1 0 1 2
3 0 1 1 0 3
4 1 0 0 0 4
5 1 0 1 1 5
6 1 1 0 1 6
7 1 1 1 1 7
4.实验现象：
将Id开关置于1，预置D0D1D2D3D4D5D6D7序列分别为01100111，当第一个CP脉冲来时，QaQbQc计数器输出端从0开始计数，做0到7循环；z输出端以预置端的预置输入变化，即为：0→1→1→0→0→1→1→1→0.....
5.体会：
在下载设计的电路到FPAG后，电路未能按照预期变化，经过检查才发现是之前改变了电路图之后没有保存与验证。
说明在MAXPLUS的操作过程中还需要多加仔细，每个细节都将影响结果。
除此之外，本次实验也让我对D触发器的功能使用有了进一步掌握，并且又学到了关于移位寄存器的工作原理与电路组成。