微机原理第6下章
合集下载
微机原理与接口技术第6章PPT课件
习题6
6.1 利用全地址译码将6264芯片接在8088的系统总线上， 其所占地址范围为BE000H～BFFFFH，试画连接图。
6.2 试利用6264芯片，在8088系统总线上实现 00000H～03FFFH的内存区域，试画连接电路图。
6.3 叙述EPROM的编程过程。说明EEPROM的编程过 程。
译码器74LS138的工作条件是G1=1，G2A=0，G2B=0，译码 输入端为C、B、A，故输出有八种状态，因规定CS低电平选中 存储器，故译码器输出也是低电平有效。
A1
B2
C3
G2A
4
G2B
5
G1
6
Y7
7
GND 8
16
VCC
15 Y0
14
Y1
13
Y2
12
Y3
11 10
Y4 Y5
9
Y6
G1 G2A G2B
1) 读方式 读方式是2764A通常使用的方式，此时两个电源 引脚VCC和VPP都接至+5 V。 PGM＝1，CE＝0、OE＝0。
2) 备用方式 CE为高电平，没有选中芯片，输出端为高阻态。 3) 编程方式 这时，VPP接+12.5 V，VCC仍接+5 V。 CE＝0，输出允许信号OE＝1。每写一个地址单 元，都必须在PGM引脚端给一个低电平。
第6章 主 存 储 器
6.1 概 述
存储器芯片在标定存储器容量时，经常同时标出 存储单元的数目和每个存储单元的位数，因此有
存储器芯片容量=单元数×位数
如Intel 2114芯片容量为1 K×4位/片，Intel 6264为8 K×8位/片。
单元数＝ 2地址线数量 位数＝数据线数量
微机原理与应用课件 第6章输入输出和中断技术1-2-09
第6章 输入/输出和中断技术
5. 接口（interface）与端口（port）
传送I/O信息（数据、状态、控制）的接口电路中的寄存器 称为端口（数据端口、状态端口和控制端口）。 不同的寄存器有不同的端口地址，用地址来访问。 端口由一个或多个寄存器组成。接口由若干个端口加上相 应的控制逻辑组成。
注意：地址不是对接口而言。
第6章 输入/输出和中断技术
6.1 输入输出及接口 6.2 输入和输出的传送方式 6.3 中断技术 6.4 80X86/Pentium中断系统 6.5 8259A可编程中断控制器* 6.6 中断程序设计*
第6章 输入/输出和中断技术
地址总线 AB
CPU
存 I/O 输 储 接入 器 口设
备
输
I/O 接 口
6. I/0接口电路的结构
第6章 输入/输出和中断技术
实现对CPU数据总线速度 和驱动能力的匹配
DB 总线驱动
主 AB 地址译码
机 CB 控制逻辑
数据 缓冲器
状态 寄存器
控制 寄存器
数据信息
状态信息 外 设
控制信息
接CPU一侧 接外设一侧
接口
端口
实现各寄存器端口 寻址操作
实现接口电路中的各寄存器端口的 读/写操作和时序控制
出 设 备
数据总线 DB 控制总线 CB
微型计算机系统结构示意图
第6章 输入/输出和中断技术
6.1 输入输出及接口
键盘
计算机
接 口
外设
鼠标 CRT
打印机
绘图仪 为什么外设不能象存贮器一样直接挂在CPU上?
存贮器功能单一：
（1）传送方式单一 (传送一个字节)
（2）品种单一 RAM、ROM（控制信号确定)
微机原理第6章PPT课件
模拟量：能连续变化的量 ，如电压、电流等，在利用计 算机处理这类量时，一般要经过A/D和D/A；
(3) 控制信息—CPU发给外设的命令信息。
9
一CP般U通CP过U接不口直电接路与与外外设设连连接接
CPU
接口
I/O设备
10
什么是I/O接口（电路）？
I/O接口是位于系统与外设间、用来协助 完成数据传送和控制任务的逻辑电路
用于与CPU连接 主要是数据、地址和控制信号
面向外设一侧的信号：
用于与外设连接 提供的信号五花八门 功能定义、时序及有效电平等差异较大
15
3. 接口电路芯片的分类
接口电路核心部分往往是一块或数块大规 模集成电路芯片（接口芯片）： 通用接口芯片
支持通用的数据输入输出和控制的接口芯片
面向外设的专用接口芯片
第6章 微型计算机的输入/输出
1
第一部分
整体概述
THE FIRST PART OF THE OVERALL OVERVIEW, PLEASE SUMMARIZE THE CONTENT
2
6.1 CPU与外设通讯的特点 6.2 输入/输出方式 6.3 CPU与外设通信的接口 6.4 可用于输入/输出接口的8212芯片 6.5 CPU的输入/输出 6.6 DMA传送方式与DMA控制器8237A
针对某种外设设计、与该种外设接口
面向微机系统的专用接口芯片
与CPU和系统配套使用，以增强其总体功能
16
4. 接口电路的可编程性
许多接口电路具有多种功能和工作方式， 可以通过编程的方法选定其中一种
接口需要进行物理连接，还需要编写接口 软件
接口软件有两类：
初始化程序段——设定芯片工作方式等 数据交换程序段——管理、控制、驱动外设，
(3) 控制信息—CPU发给外设的命令信息。
9
一CP般U通CP过U接不口直电接路与与外外设设连连接接
CPU
接口
I/O设备
10
什么是I/O接口（电路）？
I/O接口是位于系统与外设间、用来协助 完成数据传送和控制任务的逻辑电路
用于与CPU连接 主要是数据、地址和控制信号
面向外设一侧的信号：
用于与外设连接 提供的信号五花八门 功能定义、时序及有效电平等差异较大
15
3. 接口电路芯片的分类
接口电路核心部分往往是一块或数块大规 模集成电路芯片（接口芯片）： 通用接口芯片
支持通用的数据输入输出和控制的接口芯片
面向外设的专用接口芯片
第6章 微型计算机的输入/输出
1
第一部分
整体概述
THE FIRST PART OF THE OVERALL OVERVIEW, PLEASE SUMMARIZE THE CONTENT
2
6.1 CPU与外设通讯的特点 6.2 输入/输出方式 6.3 CPU与外设通信的接口 6.4 可用于输入/输出接口的8212芯片 6.5 CPU的输入/输出 6.6 DMA传送方式与DMA控制器8237A
针对某种外设设计、与该种外设接口
面向微机系统的专用接口芯片
与CPU和系统配套使用，以增强其总体功能
16
4. 接口电路的可编程性
许多接口电路具有多种功能和工作方式， 可以通过编程的方法选定其中一种
接口需要进行物理连接，还需要编写接口 软件
接口软件有两类：
初始化程序段——设定芯片工作方式等 数据交换程序段——管理、控制、驱动外设，
微机原理及应用第6章.ppt
结束
23
源程序如下：
；数据段 Tab dw R0, R1, R2, R3, R4, R5, R6, R7, R8, R9
；代码段 Start: mov ah,01
int 21h Cont: mov ah,0
and al,0fh add al,al
;从键盘输入0~9中的数字i ;i*2
24
lea bx,tab
实例：求绝对值
9
例：计算AX中有符号数的绝对值
CMP AX,0
JGE NONEG ;条件满足（AX≥0），转移
NEG AX
;条件不满足，求补
NONEG: MOV RESULT,AX
;条件满足
;另解
AND AX,AX
其它实现方法？
JNS NONEG ;条件满足（AX ≥ 0），转移
YESNEG: NEG AX
31
例3: 将首地址为A的字数组从小到大排序 （气泡算 法，多重循环）
A dw 32,85,16,15, 8
序号 地址
数
1A
32
2 A+2 85
3 A+4 16
4 A+6 15
5 A+8 8
比较遍数
1
2
3
4
32
16 15 8
16
15
8
15
15
8 16 16
8
32 32 32
85
85 85 85
气泡排序算法程序 框图
42
1） 用寄存器传递参数
• 最简单和常用的参数传递方法。
P203例6.13
例1：求数组ARY中所有元素之和并存于SUM单元 中。 ；子程序名：SUM1。程序功能：求字节数组和。 ；入口参数：SI=数组首址，CX=数组长度 ；出口参数：AX=数组和。使用寄存器：AX，CX， SI。
微机原理第六章
14
四、I/O地址的译码
目的：
• 确定端口的地址
参加译码的信号：
• IOR，IOW，高位地址信号
• OUT指令将使总线的IOW信号有效
• IN指令将使总线的IOR信号有效
15
I/O译码的地址信号
• 当接口只有一个端口时，16位地址线一般应
全部参与译码，译码输出直接选择该端口；
• 当接口具有多个端口时，则16位地址线的高
~
D7
74LS374
7 4 LS374 作为 输 入 和 输 出 接口
D0
D0 D0
~
~
&
Q6 Q7 CP OE
D7
D7 D1
74LS374
外 设 数 据
…
A0
译 码 电 OE D7
~
A15 IOR
&
≥1
路 由外设 提供选 通脉冲
74LS374 用作 输入接口 74LS374 用作 输出接口
a b c d e
8
接口和端口
接口1
端口1 端口2
接口2
端口1 端口2
接口N
端口1
┅
端口2
端口 编址
┅
端口m
┅
端口m
┅
端口m
端口地址=芯片地址（高位地址）+片内地址
9
三、I/O端口的编址方式
• 8086/8088的寻址能力：
– 内存：
• 1MB
– 端口：
• 直接：256个 • 间接：64K个
• 编址方式：
– 与内存统一编址 – 独立编址
5
接口的功能
• 数据的缓冲与暂存
• 信号电平与类型的转换 • 增加信号的驱动能力 • 对外设进行监测、控制与管理，中断处理
四、I/O地址的译码
目的：
• 确定端口的地址
参加译码的信号：
• IOR，IOW，高位地址信号
• OUT指令将使总线的IOW信号有效
• IN指令将使总线的IOR信号有效
15
I/O译码的地址信号
• 当接口只有一个端口时，16位地址线一般应
全部参与译码，译码输出直接选择该端口；
• 当接口具有多个端口时，则16位地址线的高
~
D7
74LS374
7 4 LS374 作为 输 入 和 输 出 接口
D0
D0 D0
~
~
&
Q6 Q7 CP OE
D7
D7 D1
74LS374
外 设 数 据
…
A0
译 码 电 OE D7
~
A15 IOR
&
≥1
路 由外设 提供选 通脉冲
74LS374 用作 输入接口 74LS374 用作 输出接口
a b c d e
8
接口和端口
接口1
端口1 端口2
接口2
端口1 端口2
接口N
端口1
┅
端口2
端口 编址
┅
端口m
┅
端口m
┅
端口m
端口地址=芯片地址（高位地址）+片内地址
9
三、I/O端口的编址方式
• 8086/8088的寻址能力：
– 内存：
• 1MB
– 端口：
• 直接：256个 • 间接：64K个
• 编址方式：
– 与内存统一编址 – 独立编址
5
接口的功能
• 数据的缓冲与暂存
• 信号电平与类型的转换 • 增加信号的驱动能力 • 对外设进行监测、控制与管理，中断处理
《16位微机原理及接口技术》课件第6章
（2）成组传送方式。一个DMA请求可以传送一组信息。在 DMAC 初 始 化 时 ， 由 编 程 决 定 这 一 组 信 息 的 字 节 数 ， 只 要 在 DACK 有 效 之 前 DREQ 保 持 有 效 即 可 。 一 旦 DACK 有 效 ， 不 管 DREQ是否有效，DMAC一直不放弃总线控制权， 直到整个数组 传送完。
器。 PC/XT使用一片8237A， PC/AT使用两片8237A， 在高档微 机中常使用多功能芯片取代8237A，但多功能芯片中的DMA控 制器与8237A的功能基本相同。
1. 8237A的内部结构和引脚功能
8237A 是 具 有 4 个 独 立 DMA 通 道 的 可 编 程 DMA 控 制 器 （DMAC），它使用单一的+5 V电源、单相时钟和40引脚双列 直插式封装。在实际应用中，8237A必须与一片8位锁存器一起 使用，才能形成一个完整的4 通道DMA控制器。8237A经初始化 后， 可以控制每一个通道在存储器和I/O口之间以最高1.6 M波 特的速率传送最多达64 KB的数据块， 而不需要CPU的介入。
Hale Waihona Puke （2）读/写逻辑。当CPU对8237A初始化或对8237A寄存器进 行读操作时，8237A就像I/O端口一样被操作，读/写逻辑接收 IOR或IOW信号。当IOR为低电平时，CPU可以读取8237A内部 寄存器的值；当IOW为低电平时，CPU可以将数据写入8237A的 内部寄存器中。
在DMA传送期间，系统由8237A控制总线。此时，8237A分 两次向地址总线上送出要访问的内存单元20位物理地址中的低 16位，8237A输出必要的读/写信号，这些信号分别为I/O读信号 IOR,I/O 写 信 号 IOW ， 存 储 器 读 信 号 MEMR 和 存 储 器 写 信 号 MEMW。
器。 PC/XT使用一片8237A， PC/AT使用两片8237A， 在高档微 机中常使用多功能芯片取代8237A，但多功能芯片中的DMA控 制器与8237A的功能基本相同。
1. 8237A的内部结构和引脚功能
8237A 是 具 有 4 个 独 立 DMA 通 道 的 可 编 程 DMA 控 制 器 （DMAC），它使用单一的+5 V电源、单相时钟和40引脚双列 直插式封装。在实际应用中，8237A必须与一片8位锁存器一起 使用，才能形成一个完整的4 通道DMA控制器。8237A经初始化 后， 可以控制每一个通道在存储器和I/O口之间以最高1.6 M波 特的速率传送最多达64 KB的数据块， 而不需要CPU的介入。
Hale Waihona Puke （2）读/写逻辑。当CPU对8237A初始化或对8237A寄存器进 行读操作时，8237A就像I/O端口一样被操作，读/写逻辑接收 IOR或IOW信号。当IOR为低电平时，CPU可以读取8237A内部 寄存器的值；当IOW为低电平时，CPU可以将数据写入8237A的 内部寄存器中。
在DMA传送期间，系统由8237A控制总线。此时，8237A分 两次向地址总线上送出要访问的内存单元20位物理地址中的低 16位，8237A输出必要的读/写信号，这些信号分别为I/O读信号 IOR,I/O 写 信 号 IOW ， 存 储 器 读 信 号 MEMR 和 存 储 器 写 信 号 MEMW。
微机原理第6章 8086或8088微机系统的功能组件
6.3 中断控制器Intel 8259A 6.3.1 概述
6.3.2 Intel 8259A的功能
6.3.3 8259A的结构 6.3.4 8259A芯片的工作方式
6.3.5 8259A在IBM PC/XT机的外部中断系统
中的应用
6.4 可编程DMA控制器DMAC 8237A 6.4.1 概述 6.4.2 DMA控制器8237A
CLK0 GATE0 OUT0
数
读写 控制逻辑
据 总 线
计数器 1
CLK1 GATE1 OUT1 CLK2 GATE2 OUT2
计数器 2
6.2 可编程定时/计数器 8253/8254
6.2.3 8253的工作方式
根据对工作方式寄存器中控制字M2、M1和M0的不同 设置，8253可以工作于6种不同的工作方式。表6.2列出了 8253 不同工作模式下效果。
6.2 可编程定时/计数器 8253/8254
表6.2 8253 不同工作模式下效果
工作方式 0 1 2 3 工作效果 OUT的输出
计数器初值装 载特征
重装载
GATE的作用 低或变为低 禁止计数 — ①禁止计数 ②立即使输出为高 ①禁止计数 ②立即使输出为高 禁止计数 — 上升沿 — 高电平 允许计数 — 允许计数 允许计数
6.2 可编程定时/计数器 8253/8254
8253 的内部结构逻辑见图 6.3 。它主要由 4 个基本的
单元组成，它们是：
•数据总线缓冲器单元 •读写控制逻辑单元
•控制字寄存器单元
•3个计数器逻辑单元。
6.2 可编程定时/计数器 8253/8254
D7~D0
数据总线 缓冲器
计数器 0
内 部
微机原理与接口技术(朱红)第6章 接口技术
第6章 输入输出接口
第一节 微机接口技术
微机系统中，使用大量的IO设备，这些设备 的信息格式、工作原理、和工作速度都各不相同。 为了使CPU能适应各种各样的外设，就需要在CPU 与外设之间增加一个接口电路，由它完成相应的 信号转换、速度匹配、数据缓冲等功能，以实现 CPU与外设的连接，完成相应的输入输出操作。 一个接口的基本作用是在系统总线和I/O设 备之间架起一座桥梁，以实现CPU与I/O设备之间 的信息传输。接口技术采用硬件与软件相结合的 方法。下图是接口和外部设备的连接图。
0
A9 A8 A7 A5 A4 A3 A2
0
0
1
0
0
0
0
1
&
CS 接 口 电 路 A1 A1 A0
A6 & M /IO
A0
A9 A8 0 0
片选地址 A7 A6 A5 A4 A3 A2 0 1 0 0 0 0
片内地址 A1 A0 0 0 0 1 1 0 1 1
I/O端口的编址方式： 1)统一编址
一致的读 写信号 0000H
RD/WR
I/O与存储器(RAM)的地址不重复， 读写指令一致，只是根据地址来区分 操作对象是RAM还是I/O。
优点：无需专门的I/O指令，对I/O 操作指令丰富，可进行算术和逻辑运 算
缺点：占用存储器地址，造成存储器 容量减小。
存 储 器
允许用户使用的端口地址是300H～31FH。 这一段地址是留给用户在开发IBM_PC系列机 插板(功能模块)时，使用的端口地址，系统 不会占用。除已分配的地址外，其余的地址 由厂商保留使用。
端口地址译码 CPU发出的地址线，如何去确定唯一的IO端口。 CPU的IO地址信号线的高位，例如A9～A2连入译码 电路的输入端，译码电路的输出端接至各个接口电路 芯片的片选，低位直接连接接口电路的地址线，用于 选择接口中的端口。 1. 门电路译码 采用各种门电路，如与门、或门和非门等组合电 路构成译码电路。 2. 译码器译码
第一节 微机接口技术
微机系统中，使用大量的IO设备，这些设备 的信息格式、工作原理、和工作速度都各不相同。 为了使CPU能适应各种各样的外设，就需要在CPU 与外设之间增加一个接口电路，由它完成相应的 信号转换、速度匹配、数据缓冲等功能，以实现 CPU与外设的连接，完成相应的输入输出操作。 一个接口的基本作用是在系统总线和I/O设 备之间架起一座桥梁，以实现CPU与I/O设备之间 的信息传输。接口技术采用硬件与软件相结合的 方法。下图是接口和外部设备的连接图。
0
A9 A8 A7 A5 A4 A3 A2
0
0
1
0
0
0
0
1
&
CS 接 口 电 路 A1 A1 A0
A6 & M /IO
A0
A9 A8 0 0
片选地址 A7 A6 A5 A4 A3 A2 0 1 0 0 0 0
片内地址 A1 A0 0 0 0 1 1 0 1 1
I/O端口的编址方式： 1)统一编址
一致的读 写信号 0000H
RD/WR
I/O与存储器(RAM)的地址不重复， 读写指令一致，只是根据地址来区分 操作对象是RAM还是I/O。
优点：无需专门的I/O指令，对I/O 操作指令丰富，可进行算术和逻辑运 算
缺点：占用存储器地址，造成存储器 容量减小。
存 储 器
允许用户使用的端口地址是300H～31FH。 这一段地址是留给用户在开发IBM_PC系列机 插板(功能模块)时，使用的端口地址，系统 不会占用。除已分配的地址外，其余的地址 由厂商保留使用。
端口地址译码 CPU发出的地址线，如何去确定唯一的IO端口。 CPU的IO地址信号线的高位，例如A9～A2连入译码 电路的输入端，译码电路的输出端接至各个接口电路 芯片的片选，低位直接连接接口电路的地址线，用于 选择接口中的端口。 1. 门电路译码 采用各种门电路，如与门、或门和非门等组合电 路构成译码电路。 2. 译码器译码
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1.方式0的功能时序
RD
输入端口
CS,A1,A0
data
D0～D7
data
请体会这里8255A的数据缓冲作用
方式0输出时序
WR
输出端口
data
CS,A1,A0
D0～D7
data
8255A对CPU通过它输出给外设的数据进行锁存
2. 方式1的功能 输入引脚：A端口
PA7~PA0
INTEA
数据选通信号 表示外设已经准备好数据STBAdata-in data-out
data-out
data-in
D0～D7
总结： 读写端口C：归纳1
C端口被分成两个 4位端口，两个端 口只能以方式0工 作，可分别选择 输入或输出 在控制上，C端口上半部和A端口编为A 组，C端口下半部和B端口编为B组
读写端口C：归纳2
当A和B端口工作 在方式1或方式2时， C端口的部分或全 部引脚将被征用
PC2 PC1
PC0
中断允许触发器
中断请求信号 请求CPU再次输出数据
方式1输出联络信号
OBF*——输出缓冲器满信号，低有效
8255A输出给外设的一个控制信号，当其有效时， 表示CPU已把数据输出给指定的端口，外设可以取走 外设的响应信号，指示8255A的端口数据已由外设 端口B的INTEB对应PC2 接受 当 输 出 设 备 已 接 受 数 据 后 ， 8255A 输 出 此 信 号 向 CPU提出中断请求，要求CPU继续提供数据
主机把数据送给引脚DATA0～DATA7 同时送出数据选通信号STROBE* STROBE 打印机在BUSY信号线上发出忙信号 打印机处理好输入的数据时
DATA0～7
BUSY
撤消忙信号
同时又送出一个响应信号ACK*
ACK
双机并行通信接口
乙方（接收）
8255A PA0～PA7 PC4 PC0
6.4.3 8255A的控制字
1 方式选择控制字
初始化编程：一个方式控制字
采用控制I/O地址：A1A0＝11
工作过程中：通过数据端口对外设数据 进行读写
数据读写利用端口A、B和C的I/O地址， A1A0依次等于00、01、10
IBM PC/XT机上，端口A、B、C和控制 端口的I/O地址为60H、61H、62H和63H
IBF——输入缓冲器满信号，高电平有效
INTR——中断请求信号，高电平有效
方式1输入时序
STB IBF STB*和IBF是外设和8255A间 的一对应答联络信号， INTR 为的是可靠地输入数据 RD 输入端口 D0～D7 data data
方式1中断控制
8255A的中断由中断允许触发器INTE控制
读写端口C：归纳4
读取的C端口数据有两种情况 未被A和B端口征用的引脚：将从定义为 输入的端口读到引脚输入信息；将从定义 为输出的端口读到输出锁存器中的信息 被A和B端口征用作为联络线的引脚：将 读到反映8255A状态的状态字
6.4.5 8255A的应用举例
作为通用的并行接口电路芯片， 825A具有广泛的应用 应用在IBM PC/XT微机上 应用于打印机接口电路 连接简易键盘 驱动LED数码管 ……
PC4 PC5
IBFA
输入缓冲器满信号 表示A口已经接收数据 INTRA
PC3
中断允许触发器
中断请求信号 请求CPU接收数据
方式1输入引脚：B端口
PB7~PB0
INTEB
数据选通信号 表示外设已经准备好数据 STBB
PC2
PC1 IBFB 方式1需借用端口C用做联络信号 输入缓冲器满信号 同时还具有中断请求和屏蔽功能 表示A口已经接收数据 PC0 INTRB
端口A：PA0～PA7 0～PA7 端口A：PA
A组，支持工作方式0、1、2 常作数据端口，功能最强大 B组，支持工作方式0、1 常作数据端口
端口B：PB0～PB7 0～PB7 端口B：PB
端口C：PC0～PC7 0～PC7 端口C：PC
仅支持工作方式0 可作数据、状态和控制端口 A组控制高4位PC4～PC7 分两个4位，每位可独立操作 B组控制低4位PC0～PC3 控制最灵活，最难掌握
方式2双向引脚
PA7~PA0
INTE1
PC6 PC7
ACKA
用PC6设置INTE1（输出） 用PC4设置INTE2（输入）
OBFA
STBA
INTE2 PC4
输入和输出中断通过
或门输出INTRA信号
PC5
IBFA
INTRA
PC3
方式2双向时序
WR OBF
INTR
ACK STB IBF RD PA0～PA7
甲方（发送）
8255A PA0～PA7 PC7 PC6
甲机的初始化
mov dx,303h mov al,0a0h out dx,al ;工作方式字：端口A方式1输出 mov al,0dh ;使PC6（INTEA）＝1，允许中断 out dx,al
例10.3
甲机发送程序
L: mov dx,302h in al,dx ;查询PC3（INTRA）＝1？ and al,08h jz L mov dx,300h ;发送数据 mov al,ah out dx,al
ACK*——响应信号，低有效 端口A的INTEA对应PC6
INTR——中断请求信号，高有效
方式1输出时序
WR
OBF*和ACK*是外设和8255A间 INTR 的一对应答联络信号， 为的是可靠地输出数据
ACK 输出端口 D0～D7 data
OBF
data
3. 方式2的功能 双向方式
其余引脚仍可设定工作在方式0
读写端口C：归纳3
对端口C的数据输出有两种办法 通过端口C的I/O地址：向C端口直接写入 字节数据。这一数据被写进C端口的输出 锁存器，并从输出引脚输出，但对设置为 输入的引脚无效 通过控制端口：向C端口写入位控字，使 C端口的某个引脚输出1或0，或置位复位 内部的中断允许触发器
位控制字写入控制端口 特别便于置位复位内部 中断允许触发器INTE
端口C的状态字
A组 B组
D7
D6
D5
D4
D3
D2
D1
D0
方式1输入
I/O I/O IBFA INTEA INTRA INTEB IBFB INTRB
方式1输出
OBFA INTEA I/O I/O INTRA INTEB OBFB INTRB
2. 读写数据端口：示例
利用8255A的输出锁存能力，可实现按位 输出控制 对输出端口B的PB7位置位的程序段： mov dx,0fffah ;B端口假设为FFFAH in al,dx ;读出B端口原输出内容 or al,80h ;使PB7＝1 out dx,al ;输出新的内容
2. 按位置位/复位控制字
例10.3
乙机：接收响应
mov dx,303h mov al,00h ;使PC0（ACK*）＝0 out dx,al nop ;适当延时，产生一定宽度的低脉冲 nop mov al,01h ;使PC0（ACK*）＝1 out dx,al ;产生低脉冲ACK*信号
例10.3
方式2将方式1的选通输入输出功能组合成一个 双向数据端口，可以发送数据和接收数据 只有端口A可以工作于方式2，需要利用端口C的 5个信号线，其作用与方式1相同 方式2的数据输入过程与方式1的输入方式一样 方式2的数据输出过程与方式1的输出方式有一 点不同：数据输出时8255A不是在OBF*有效时 向外设输出数据，而是在外设提供响应信号 ACK*时才送出数据
中断允许触发器
中断请求信号 请求CPU接收数据
方式1输入联络信号
STB*——选通信号，低电平有效
由外设提供的输入信号，当其有效时，将输入设备送 来的数据锁存至8255A的输入锁存器 8255A输出的联络信号。当其有效时，表示数据已 锁存在输入锁存器 8255A输出的信号，可用于向CPU提出中断请求， 要求CPU读取外设数据
8255A在IBM PC/XT上的应用
工作在基本输入/输出方式0
端口A为方式0输入，用来读取键盘扫描码 端口B工作于方式0输出，例如控制扬声器等 端口C为方式0输入，读取系统状态和配置
系统的初始化编程： mov al,10011001b out 63h,al
;方式控制字99H
打印机接口的信号与时序
2. 读写数据端口
初始化编程后：
当数据端口作为输入接口时，执行输入IN指 令将从输入设备得到外设数据 当数据端口作为输出接口时，执行输出OUT 指令将把CPU的数据送给输出设备
8255A具有锁存输出数据的能力
对输出方式的端口同样可以输入 不是读取外设数据 读取的是上次CPU给外设的数据
置位允许中断，复位禁止中断
对INTE的操作通过写入端口C的对应位实 现，INTE触发器对应端口C的位是作应答 联络信号的输入信号的哪一位，只要对那 一位置位/复位就可以控制INTE触发器 选通输入方式下
端口A的INTEA对应PC4 端口B的INTEB对应PC2
方式1输出引脚：A端口
PA7~PA0
1. 写入方式控制字：控制字格式