二进制转BCD码
八位二进制码转化为BCD码及余三码、BCD码转化余三码
河南科技大学课程设计说明书课程名称 EDA技术题目八位二进制转化为BCD码及余三码、BCD码转化为余三码学院车辆与动力工程学院班级学生姓名指导教师日期2012年7月14号八位二进制码转化为BCD码及余三码、BCD码转化余三码摘要八位二进制数转化为BCD码和余三码的转换在计算机语言中起到了非常重要的作用，通过这次的课程设计让我们更好地掌握二进制数转化为BCD 码和余三码。
二进制转化为余三码不能直接转化，只能通过BCD码为中介进而转化成余三码。
余三码（余3码）是由8421BCD码加上0011形成的一种无权码，由于它的每个字符编码比相应的8421BCD码多3，故称为余三码。
BCD码的一种。
余三码是一种对9的自补代码，因而可给运算带来方便。
其次，在将两个余三码表示的十进制数相加时，能正确产生进位信号，但对“和”必须修正。
修正的方法是：如果有进位，则结果加3；如果无进位，则结果减3。
如，（526）10进制=（0101 0010 0110）8421BCD码=（1000 0101 1001）余3码EDA技术打破了软件和硬件间的壁垒，使计算机的软件技术与硬件实现、设计效率与产品性能合二为一，它代表了电子设计技术和应用技术的发展方向。
VHDL主要用于描述数字系统的接口，结构和功能，它的语法简单易懂，移植性好。
本设计采用VHDL，Altera公司的Quartus II软件仿真，来实现八位二进制到BCD和BCD到余三码的转换。
由于八位二进制的最大范围是0~255，而八位BCD码的范围是0~99，故在转换时输入信号只能取99以内的数。
关键词：八位二进制、BCD码、余三码、VHDL目录第一章绪论 (1)§1.1 课程设计题目 (1)§1.2 设计目的 (2)§1.3 课程设计要求 (2)第二章EDA、VHDL简介 (3)§2.1 EDA简介 (3)§2.2 VHDL简介 (3)第三章设计过程 (5)§3.1设计规划 (5)§3.2各个模块设计及原理图 (5)§3.2.1八位二进制码转化为八位BCD码 (5)§3.2.2八位BCD码转化为八位余三码 (6)§3.2.3八位二进制码转化为8位余三码 (7)第四章系统仿真 (9)§4.1八位二进制码转化为八位BCD码仿真及分析 (9)§4．2八位BCD码转化为八位余三码仿真及分析 (9)§4.3八位二进制码转化为八位余三码仿真及分析 (10)第五章总结 (11)参考文献 (12)第一章绪论随着计算机科学与技术突飞猛进地发展，用数字电路进行信号处理的优势也更加突出，自20世纪70年代开始，这种用数字电路处理模拟信号的所谓“数字化”浪潮已经席卷了电子技术几乎所有的应用领域EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。
verilog实现任意位二进制转换BCD
verilog实现任意位二进制转换BCD一直感觉这是个很简单的问题，直到突然自己连BCD都不太清楚的时候，才发现这没有看起来那么简单，这里介绍里任意位二进制转为BCD的verilog代码，这个转换方法也可以用在C上面，此为原创，转载请注明，谢谢。
基础知识：BCD：BCD码又称为8421码，意义：之所以有时候需要将binary转换为BCD，一般是用在本科的实验中，为了将binary显示在数码管中，当然还有很多应用，只是目前我还没有用到。
转换算法：左移加3法移位加3法的具体原理，在网上感觉也没有人能够说的清楚，以后找到书籍再说吧。
下面解释下左移加三算法。
这里以8bit二进制数FF做例子。
该算法的操作为上图。
下面对上图的操作进行详细的解释：由于8bit的二进制最大为FF，转换为十进制为255。
所以需要使用三个BCD码来表示所有的8bit二进制数。
上图的hundreds表示百位的BCD，tens表示十位的BCD，Units表示个位的BCD。
算法的操作为一直将binary数据左移，移出的数据按顺序存在hundreds，tens，Units。
例如上面的shift1，shift2，shift3操作后，Units变为了0111，至于为何在shift3后进行add3操作，是因为在算法中每一次左移，都要对hundreds，tens和Units进行判断，如果hundreds，tens和Units里面的值大于或等于5，就将hundreds，tens和Units自加3.所以shift3后，Units里面为0111，表示为7，此时不能左移，而是对Units加三操作，所以Units的值从0111变为了1010.值得注意的是，只要hundreds，tens和Units中任意一个的值大于或等于5（0101），就要先进行一次自加三的操作，然后才能继续左移，后面的操作同上。
注意2：n位的binary就需要进行n次左移注意3：最后一次左移不需要进行add3操作注意4: 亲自推导16位的，和24位的binary转换，结果正确，所以该算法适用于任意位binarytoBCD，当然这种论断没有足够的理论依据。
二进制与BCD码转换资料
16位二进制数转换成BCD码的的快速算法－51单片机2010-02-18 00:43在做而论道上篇博文中，回答了一个16位二进制数转换成BCD码的问题，给出了一个网上广泛流传的经典转换程序。
程序可见：/%D7%F6%B6%F8%C2%DB%B5%C0/blog/item/6154551f93ba561440341732. html中的HEX2BCD子程序。
.说它经典，不仅是因为它已经流传已久，重要的是它的编程思路十分清晰，十分易于延伸推广。
做而论道曾经利用它的思路，很容易的编写出了48位二进制数变换成16位BCD码的程序。
但是这个程序有个明显的缺点，就是执行时间太长，转换16位二进制数，就必须循环16遍，转换48位二进制数，就必须循环48遍。
上述的HEX2BCD子程序，虽然长度仅仅为26字节，执行时间却要用331个机器周期。
.单片机系统多半是用于各种类型的控制场合，很多时候都是需要“争分夺秒”的，在低功耗系统设计中，也必须考虑因为运算时间长而增加系统耗电量的问题。
为了提高整机运行的速度，在多年前，做而论道就另外编写了一个转换程序，程序的长度为81字节，执行时间是81个机器周期，（这两个数字怎么这么巧！）执行时间仅仅是经典程序的1/4！.近来，在网上发现了一个链接：/news/Article/uc/uc8051/200803/4751.html，也对这个经典转换程序进行了改进，话是说了不少，只是没有实质性的东西。
这篇文章提到的程序，一直也没有找到，也难辩真假。
这篇文章好像是选自某个著名杂志，但是在术语的使用上，有着明显的漏洞，不像是专业人员的手笔。
比如说文中提到的：“使用51条指令代码，但执行这段程序却要耗费312个指令周期”，就是败笔。
51条指令代码，真不知道说的是什么，指令周期是因各种机型和指令而异的，也不能表示确切的时间。
.下面说说做而论道的编程思路。
;-----------------------------------------------------------------------;已知16位二进制整数n以b15~b0表示，取值范围为0~65535。
汇编语言16位二进制转bcd码 8086
题目：深度探讨汇编语言下16位二进制转BCD码的实现方法在计算机科学与技术领域中，汇编语言是一种底层的编程语言，适用于对硬件进行直接控制和优化。
而16位二进制转BCD码正是其中一个常见的应用场景。
在本文中，我们将深入探讨在8086汇编语言下实现16位二进制转BCD码的方法，并分析其原理和实现步骤。
1. 汇编语言简介汇编语言是一种低级语言，与机器语言一一对应，因此可以直接操作计算机硬件。
相比高级语言，如C语言和Java，汇编语言执行效率更高，并且能够精确地控制硬件资源。
在8086汇编语言中，我们可以直接操作寄存器和内存，实现对16位二进制数据的处理。
2. 16位二进制转BCD码的原理BCD码是一种二进制编码方式，用4位二进制数表示一位十进制数。
16位二进制数转BCD码的核心思想就是将每一位二进制数转换为对应的BCD码。
在8086汇编语言中，我们可以通过多次除以10和取余数来完成这一转换过程，具体步骤如下：1) 将16位二进制数存放在两个8位寄存器中；2) 用除法指令将两个8位寄存器中的内容转换为对应的BCD码；3) 将转换后的BCD码存放在指定的内存单元中。
3. 实现方法及步骤下面我们将详细介绍实现16位二进制转BCD码的具体步骤，以帮助读者更好地理解和掌握这一转换方法。
步骤1：准备工作在开始之前，我们需要先准备好16位二进制数和相应的寄存器、内存单元等资源。
在8086汇编语言中，我们可以使用DW（定义字）指令定义16位二进制数，使用MOV（将数据从一个位置转移到另一个位置）指令将数据加载到寄存器中。
步骤2：除法运算接下来，我们需要使用DIV（无符号数除法）指令将16位二进制数转换为BCD码。
通过多次除以10和取余数的运算，我们可以得到每一位二进制数对应的BCD码。
步骤3：存储结果我们将转换后的BCD码存放在指定的内存单元中，以便后续的处理和使用。
4. 总结及个人观点总体来说，在8086汇编语言下实现16位二进制转BCD码的过程相对复杂，需要进行多次除法运算和数据转移。
二进制,十进制,十六进制,ASCII,BCD码的转换,单片机
1.在片内RAM 30H单元有-个8位二进制数，将其转换成压缩BCD码，存于片内RAM 41H（高位）40H（低位）中。
方法：2^8=256,所以8位二进制A<=256,A/100商是百位数，存放到41h单元，余数再除以10，再得商是10位数,高低位互换，) ORG 0100HSTART:MOV A,30H ;取来8位二进制数MOV B,#100DIV AB ;除以100MOV 41H,A ;商是百位数，存放到41h单元MOV A,B ;取回余数MOV B,#10DIV AB ;再除以10SWAP A ;商是10位数,高低位互换ORL A,BMOV 40H,A ;将十位数与个位位数存入40hSJMP $END2.一个字节（8位）BCD码转换为二进制数（方法：先将高半字节乘以10，再加上低半字节）设待转换的BCD码存放于R2中DTOB:MOV A,R2ANL A,#0F0HSWAP AMOV B,#0AHMUL ABMOV R3,AMOV A,R2ANL A,#0FHADD A,R3RET3.二进制数转换为ASCII码设(30H)=4BH,将高4位的ASCII码放在31H单元,低4位的ASCII码放在32H单元,程序具有通用性,向入口参数30H存入任何数,都能将其变成相应的ISCII 码.ORG 0000HLJMP MAINORG 0030HMAIN:MOV SP,#60HMOV 30H,#4BHMOV R2,30HMOV A,R2ANL A,#0FHCJNE A,#0AH,NEQNEQ: JC LOOPADD A,#37HJMP LOOP3LOOP:ADD A,#30HLOOP3:MOV 31H,AMOV A,R2SWAP AANL A,#0FHCJNE A,#0AH,NE1NE1: JC LOOP1ADD A,#37HJMP LOOP4LOOP1:ADD A,#30HLOOP4:MOV 32H,AA1: SJMP A1END4.已知R0的低半个字节为一个四位的二进制数，要求将其转换为ASCAII码后送回R0中。
16位二进制转换为BCD码的C51汇编程序
SWAP A
ANL 36H,#0F0H
MOV A,36H
SWAP A
MOV 30H,A
RET
XIANSHI:MOV DPTR,#TAB
DE: MOV R6,#0FFH
DJNZ R6,$
DJNZ R7,DE
RET
TAB:DB 3FH,05H,5BH,4FH,65H,6EH,7EH,07H,7FH,6FH
DB 0BFH,85H,0DBH,0CFH,0E5H,0EEH,0FEH,87H,0FFH,0EFH
UBCD: MOV A,34H
CJNE A,#00H,WUWEI
MOV R1,#35H
MOV R0,#36H
MOV A,#00H
XCHD A,@R0
AJMP RETURN
JIA: CLR C
MOV A,36H
ADDC A,#56H
DA A
MOV 36H,A
MOV A,35H
16位二进制转BCD码的程序算法及51汇编实现：
n=b15~b0
n=[b15~b8]*256+[b7~b0]
=[b15~b12]*4096+[b11~b0]
,高四位[b15~b12]取值范围为0~15，代表了4096的个数
n=[b15~b12]*4000+{[b15~b12]*(100-4)+[b11~b0]}
[b6~b0]中减去2*y
就有：
n=n=4*x(千位）+(x+y)(百位）+3*y(十位）+[b6~b0]-2*y
由此，就可以明确由高9位[b15~b7]变换出来十进制的各个位的数值，可能大于9，到最后整理一下即可。
74ls48的功能级原理
74ls48的功能级原理
74LS48是一种数字集成电路，具有四位二进制BCD编码器功能。
BCD编码器将4位的二进制数转换为BCD码，BCD码用4位二进制数表示十进制数字0-9。
74LS48的功能原理如下：
1. 数据输入：74LS48有四个输入引脚（A, B, C 和D），输入为4位二进制数。
2. BCD编码：根据输入的4位二进制数，74LS48会将其转换为对应的BCD码。
BCD码共有四位，每位用一个输出引脚（a, b, c 和d）表示。
3. 数据输出：74LS48的BCD码输出通过四个共阳极七段数码管（使用a, b, c 和d引脚）显示。
每个引脚对应一个数码管的一段，通过控制某一段的高低电平，来实现显示0-9的数字。
4. 输入使能控制：74LS48还拥有一个输入使能引脚（G），通过使能引脚控制，可以选择是否使能BCD编码器的工作。
当使能为低电平时，BCD编码器将停止工作，数码管显示为空。
5. 码无效检测：在74LS48中，如果输入的二进制数超出了0-9的范围，并且使能为高电平，则显示“E”。
这个功能可以用来检测输入的二进制数是否有效。
总结：74LS48是一种用于将4位二进制数转换为BCD码的编码器，通过控制四个七段数码管的高低电平，实现在数码管上显示对应的十进制数字。
八位二进制码转化为BCD码及余三码、BCD码转化余三码
河南科技大学课程设计说明书课程名称 EDA技术题目八位二进制转化为BCD码及余三码、BCD码转化为余三码学院车辆与动力工程学院班级学生姓名指导教师日期2012年7月14号八位二进制码转化为BCD码及余三码、BCD码转化余三码摘要八位二进制数转化为BCD码和余三码的转换在计算机语言中起到了非常重要的作用，通过这次的课程设计让我们更好地掌握二进制数转化为BCD 码和余三码。
二进制转化为余三码不能直接转化，只能通过BCD码为中介进而转化成余三码。
余三码（余3码）是由8421BCD码加上0011形成的一种无权码，由于它的每个字符编码比相应的8421BCD码多3，故称为余三码。
BCD码的一种。
余三码是一种对9的自补代码，因而可给运算带来方便。
其次，在将两个余三码表示的十进制数相加时，能正确产生进位信号，但对“和”必须修正。
修正的方法是：如果有进位，则结果加3；如果无进位，则结果减3。
如，（526）10进制=（0101 0010 0110）8421BCD码=（1000 0101 1001）余3码EDA技术打破了软件和硬件间的壁垒，使计算机的软件技术与硬件实现、设计效率与产品性能合二为一，它代表了电子设计技术和应用技术的发展方向。
VHDL主要用于描述数字系统的接口，结构和功能，它的语法简单易懂，移植性好。
本设计采用VHDL，Altera公司的Quartus II软件仿真，来实现八位二进制到BCD和BCD到余三码的转换。
由于八位二进制的最大范围是0~255，而八位BCD码的范围是0~99，故在转换时输入信号只能取99以内的数。
关键词：八位二进制、BCD码、余三码、VHDL目录第一章绪论 (1)§1.1 课程设计题目 (1)§1.2 设计目的 (2)§1.3 课程设计要求 (2)第二章EDA、VHDL简介 (3)§2.1 EDA简介 (3)§2.2 VHDL简介 (3)第三章设计过程 (5)§3.1设计规划 (5)§3.2各个模块设计及原理图 (5)§3.2.1八位二进制码转化为八位BCD码 (5)§3.2.2八位BCD码转化为八位余三码 (6)§3.2.3八位二进制码转化为8位余三码 (7)第四章系统仿真 (9)§4.1八位二进制码转化为八位BCD码仿真及分析 (9)§4．2八位BCD码转化为八位余三码仿真及分析 (9)§4.3八位二进制码转化为八位余三码仿真及分析 (10)第五章总结 (11)参考文献 (12)第一章绪论随着计算机科学与技术突飞猛进地发展，用数字电路进行信号处理的优势也更加突出，自20世纪70年代开始，这种用数字电路处理模拟信号的所谓“数字化”浪潮已经席卷了电子技术几乎所有的应用领域EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
二进制转换成十进制 BCD码(加3移位法
底下还附带了BCD码转二进制码转化的VHDL程序
算法
"二进制数调整BCD码的方法是将二进制码左移8次,每次移位后都检查低四位LSD+3是否大于7,如是则加3,否则不加,高4位MSD作同样处理"
一、为什么左移8次
原寄存器是存二进制数的，新寄存器是存十进制数的，当然要左移8次，把数据全部移进去。
但这里要注意两件事，第一，如果只安排一个字节作十进制寄存器，原数据要小于 64H （即100）。
第二，由于新寄存器是十进制的，要随时调整。
二、检查半字节+3 是否大于 7，是，则 +3
在 51 系列里有十进制调节指令（半字节大于 9，则加 6，应该不难理解），PIC 里没有，只好采取变通的方法。
检查半字节+3 是否大于 7，也就是检查半字节是否大于 4。
因为，如果大于 4（比如5、6），下一步左移就要溢出了，所以加 3，等于左移后的加 6，起到十进制调节的作用。
那为什么要绕个圈子去检测半字节+3 是否大于 7 呢？这样程序编起来会简练一些。
一个例子
假如有一个八位二进制数255,我把他转255的十进制数
0 1111 1111 原数
1 0000 0001 ;左移一次
2 0000 0011 ; 左移二次
3 0000 0111 ;左移三次,检查低四位+3>7?
3.1 0000 1010 ;大于7,加3进行调整
4 0001 0101 ;左移四次, 检查低四位+3>7?
4.1 0001 1000 ;大于7,加3进行调整
5 0011 0001 ;左移五次
6 0110 0011 ;左移六次,检查高四位+3>7?
6.1 1001 0011 ;大于7,加3进行调整
7 1 0010 0111 ;左移七次,检查低四位+3>7?
7.1 1 0010 1010 ;大于7,加3进行调整
8 10 0101 0101 ;左移八次(得到BCD码255
Library ieee; --16位二进制转BCD码（0到9999）
Use ieee.std_logic_unsigned.all;
Use ieee.std_logic_1164.all;
Entity B_BCD is
Port ( clk,ena:in std_logic;
a: in std_logic_vector(15 downto 0);
q: out std_logic_vector(15 downto 0));
end B_BCD;
architecture behav of B_BCD is
begin
process(clk,a)
variable i: std_logic_vector(4 downto 0);
variable in_a,out_a :std_logic_vector(15 downto 0);
begin
if ena='0'then
in_a:=a; i:="00000"; out_a:="0000000000000000";
elsif clk'event and clk='1' then
if i="10000" then out_a:=out_a;
else out_a:=out_a(14 downto 0)&in_a(15);
in_a:=in_a(14 downto 0)&'0';
i:=i+1;
if i<"10000" then
if out_a( 3 downto 0)>4 then out_a( 3 downto 0):=out_a( 3 downto 0)+3;
end if;
if out_a( 7 downto 4)>4 then out_a( 7 downto 4):=out_a( 7 downto 4)+3;
end if;
if out_a(11 downto 8)>4 then out_a(11 downto 8):=out_a(11 downto 8)+3;
end if;
if out_a(15 downto 12)>4 then out_a(15 downto 12):=out_a(15 downto 12)+3;
end if;
end if;
end if;
end if ;
q<=out_a;
end process;
end behav;
以下为（0到99）BCD码转二进制码
Library ieee; --（0到99）BCD码转二进制码
Use ieee.std_logic_unsigned.all;
Use ieee.std_logic_1164.all;
Entity BCD_B is
Port ( a: in std_logic_vector(7 downto 0);
q: out std_logic_vector(7 downto 0));
end BCD_B;
architecture behav of BCD_B is
signal a1,a2,a3,a4,cq: std_logic_vector(7 downto 0);
begin
process(a)
begin
a1<="0000"&a(3 downto 0);
a2<="0000"&a(7 downto 4);
a3<=a2(6 downto 0)&'0';
a4<=a2(4 downto 0)&"000";
cq<=a4+a3+a1;
q<=cq;
end process;
end behav;。