实验三 集成触发器的逻辑功能测试
数字电路实验指导书
实验一集成逻辑门电路逻辑功能的测试一、实验目的1．熟悉数字逻辑实验箱的结构、基本功能和使用方法。
2．掌握常用非门、与非门、或非门、与或非门、异或门的逻辑功能及其测试方法。
二、实验器材1．数字逻辑实验箱DSB-3 1台2. 万用表 1只3．元器件： 74LS00（T065） 74LS04 74LS55 74LS86 各一块导线若干三、实验说明1．数字逻辑实验箱提供5 V + 0.2 V的直流电源供用户使用。
2．连接导线时，为了便于区别，最好用不同颜色导线区分电源和地线，一般用红色导线接电源，用黑色导线接地。
3．实验箱操作板部分K0~K7提供8位逻辑电平开关，由8个钮子开关组成，开关往上拨时，对应的输出插孔输出高电平“1”，开关往下拨时，输出低电平“0”。
4．实验箱操作板部分L0~L7提供8位逻辑电平LED显示器，可用于测试门电路逻辑电平的高低，LED亮表示“1”，灭表示“0”。
四、实验内容和步骤1．测试74LS04六非门的逻辑功能将74LS04正确接入面包板，注意识别1脚位置，按表1-1要求输入高、低电平信号，测出相应的输出逻辑电平。
表1-1 74LS04逻辑功能测试表2．测试74LS00四2输入端与非门逻辑功能将74LS00正确接入面包板，注意识别1脚位置，按表1-2要求输入高、低电平信号，测出相应的输出逻辑电平。
3．测试74LS55 二路四输入与或非门逻辑功能将74LS55正确接入面包板，注意识别1脚位置，按表1-3要求输入信号，测出相应的输出逻辑电平，填入表中。
（表中仅列出供抽验逻辑功能用的部分数据）4．测试74LS86四异或门逻辑功能将74LS86正确接入面包板，注意识别1脚位置，按表1-4要求输入信号，测出相应的输出逻辑电平。
五、实验报告要求1．整理实验结果，填入相应表格中，并写出逻辑表达式。
2．小结实验心得体会。
3．回答思考题若测试74LS55的全部数据，所列测试表应有多少种输入取值组合？实验二集成逻辑门电路的参数测试一、实验目的1．掌握TTL和CMOS与非门主要参数的意义及测试方法。
基本门电路逻辑功能的测试
河 北 科 技 大 学实 验 报 告级 专业 班 学号 年 月 日姓 名 同组人 指导教师 王计花 任课教师 实验名称 实验二 基本门电路逻辑功能的测试 成 绩 实验类型 验证型 批阅教师一、实验目的（1）掌握常用门电路的逻辑功能，熟悉其外形及引脚排列图。
（2）熟悉三态门的逻辑功能及用途。
（3）掌握TTL 、CMOS 电路逻辑功能的测试方法。
二、实验仪器与元器件（1）直流稳压电源 1台 （2）集成电路74LS00 四2输入与非门 1片 74LS86 四2输入异或门 1片 74S64 4-2-3-2输入与或非门 1片 74LS125 四总线缓冲门（TS ） 1片 CD4011 四2输入与非门1片三、实验内容及步骤1．常用集成门电路逻辑功能的测试在数字实验板上找到双列直插式集成芯片74LS00和74LS86。
按图进行连线。
测试各电路的逻辑功能，并将输出结果记入表中。
门电路测试结果2．测试与或非门74S64的逻辑功能在实验板上找到芯片74S64，实现Y AB CD ＝＋的逻辑功能。
真值表A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 YA B Y （00） Y （86）0 0 0 1 1 0 1 1Y Y &3．用与非门组成其他逻辑门电路 （1）用与非门组成与门电路按图接线，按表测试电路的逻辑功能。
根据测得的真值表，写出输出Ｙ的逻辑表达式。
真值表逻辑表达式：（2）用与非门组成异或门电路按图接线，将测量结果记入表中，并写出输出Y 的逻辑表达式。
真值表逻辑表达式：真值表4．三态门测试（1）三态门逻辑功能测试三态门选用 74LS125将测试结果记入表中。
（2）按图接线。
将测试结果记录表中。
数电实验：触发器及其应用
数字电子技术实验报告 实验三：触发器及其应用一、实验目的：1、 熟悉基本RS 触发器，D 触发器的功能测试。
2、 了解触发器的两种触发方式（脉冲电平触发和脉冲边沿触发）及触发特点。
3、 熟悉触发器的实际应用。
二、实验设备：1、 数字电路实验箱；2、 数字双综示波器；3、 指示灯；4、 74LS00、74LS74。
三、实验原理：1、触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。
在数字系统和计算机中有着广泛的应用。
触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
触发器有集成触发器和门电路（主要是“与非门”）组成的触发器。
按其功能可分为有RS 触发器、JK 触发器、D 触发器、T 功能等触发器。
触发方式有电平触发和边沿触发两种。
2、基本RS 触发器是最基本的触发器，可由两个与非门交叉耦合构成。
基本RS 触发器具有置“0”、置“1”和“保持”三种功能。
基本RS 触发器也可以用二个“或非门”组成，此时为高电平触发有效。
3、 D 触发器在CP 的前沿发生翻转，触发器的次态取决于CP 脉冲上升沿来到之前D 端的状态，即Q n+1 = D 。
因此，它具有置“0”和“1”两种功能。
由于在CP=1期间电路具有阻塞作用，在CP=1期间，D 端数据结构变化，不会影响触发器的输出状态。
和 分别是置“0”端和置“1”端，不需要强迫置“0”和置“1”时，都应是高电平。
74LS74（CC4013），74LS74（CC4042）均为上升沿触发器。
以下为74LS74的引脚图和逻辑图。
D R D S四、实验原理图和实验结果：设计实验：1、一个水塔液位显示控制示意图，虚线表示水位。
传感器A、B被水浸沿时会有高电平输出。
框I是水泵控制电路。
逻辑函数L是水泵的控制信号，为1时水泵开启。
设计框I的逻辑电路，要求：水位低于A时，开启水泵L；水位高于B时，关闭水泵L。
jk触发器的逻辑功能测试
实验三 JK触发器的逻辑功能测试[实验目的]1、学习触发器逻辑功能的测试方法。
2、掌握基本JK、D触发器的逻辑功能。
3、掌握JK触发器转换成D触发器的方法及D触发器的逻辑功能。
[主要仪器设备及耗材]数字电路实验板、74LS112芯片、74LS00芯片、数字万用表、数据线。
[实验基本原理]触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
1、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。
本实验采用74LS112(或74LS76)双JK触发器，是下降边沿触发的边沿触发器。
引脚功能及逻辑符号如图1-1所示。
图1-1 74LS112双JK触发器引脚排列及逻辑符号JK触发器的状态方程为Qn+1=J Qn +K Qn，S＝R＝１J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。
Q与Q—为两个互补输出端。
通常把Q=0、Q—=1的状态定为触发器“0”状态；而把Q=1、Q—=0定为“1”状态。
JK触发器常被用来构成缓冲存储器、移位寄存器和计数器。
图1-1左图为双下降沿JK触发器74LS112的外引线排列图。
JK触发器的工作原理如下：（１）S和R可将触发器置于额定状态1或0；之后应保持在高电平1。
（２）S＝R＝１时，Ａ、当J=K=0时，在CP脉冲的作用下触发器保持原状态，即Qn+1=Qn；B、当J=0，K=1时，在CP脉冲的作用下，触发器置“0”，即Qn+1=0；C、当J=1，K=0时，在CP脉冲的作用下，触发器置“1”，即Qn+1=1；D 、当J=K=1时，在CP 脉冲的作用下，触发器状态翻转，即Qn+1=Qn 下降沿触发JK 触发器的功能如表1-1。
表1-1J K Qn Q n+1 说明 0 0 0 0 保持 Q —n+1= Qn0 0 1 1 0 1置00 1 1 0 1 0 0 1 置11 0 1 1 1 1 0 1 翻转1112、D 触发器在输入信号为单端的情况下，D 触发器用起来最为方便，其状态方程为Qn+1=Dn ，其输出状态的更新发生在CP 脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D 端的状态。
《EDA技术及应用》实验指导书
实验一组合逻辑器件设计一、实验目的1、通过一个简单的3－8译码器的设计,掌握组合逻辑电路的设计方法。
2、掌握组合逻辑电路的静态测试方法。
3、初步了解QUARTUS II原理图输入设计的全过程。
二、实验主要仪器与设备1、输入：DIP拨码开关3位。
2、输出：LED灯。
3、主芯片：EP1K10TC100－3。
三、实验内容及原理三-八译码器即三输入，八输出。
输出与输入之间的对应关系如表1-1-1所示。
表1-1 三-八译码器真值表四、预习要求做实验前必须认真复习数字电路中组合逻辑电路设计的相关内容（编码器、译码器）。
五、实验步骤1、利用原理图设计输入法画图1-1-1。
2、选择芯片ACEX1K EP1K10TC100-3。
3、编译。
4、时序仿真。
5、管脚分配，并再次编译。
6、实验连线。
7、编程下载，观察实验结果。
图1-1 三-八译码器原理图六、实验连线用拨码开关的低三位代表译码器的输入（A，B，C），将之与EP1K10TC100-3的管脚相连；用LED灯来表示译码器的输出（D0～D7），将之与EP1K10TC100-3芯片的管脚相连。
拨动拨档开关，可以观察发光二极管与输入状态的对应关系同真值表中所描述的情况是一致的。
七、实验结果八、思考题在输入端加入使能端后应如何设计？附：用硬件描述语言完成译码器的设计：：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY T2 ISPORT(A: IN STD_LOGIC_VECTOR(2 DOWNTO 0);Y: OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END T2;ARCHITECTURE A OF T2 ISBEGINWITH A SELECTY <= "00000001" WHEN "000","00000010" WHEN "001","00000100" WHEN "010","00001000" WHEN "011","00010000" WHEN "100","00100000" WHEN "101","01000000" WHEN "110","10000000" WHEN OTHERS;END A;实验二组合电路设计一、实验目的1、掌握组合逻辑电路的设计方法。
国开作业《数字电子电路》实验3集成计数器设计参考77
实验三集成计数器实验报告
一、实验目的和要求
1、学会用触发器构成计数器。
2、熟悉集成计数器。
3、掌握集成计数器的基本功能。
二、实验原理
计数器是数字系统中用的较多的基本逻辑器件，它的基本功能是统计时钟脉冲的个数，即实现计数操作，它也可用与分频、定时、产生节拍脉冲和脉冲序列等。
例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。
计数器的种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，可分为同步计数器和异步计数器；按进位体制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；按计数过程中数字增减趋势的不同，可分为加法计数器、减法计数器和可逆计数器；还有可预置数等等。
1、用D触发器构成异步二进制加法/减法计数器
图5-1 3位二进制异步加法器
如上图5-1所示，是由3个上升沿触发的D触发器组成的3位二进制
异步加法器。
图中各个触发器的反相输出端与该触发器的D输入端相连，就把D触发器转换成为计数型触发器T。
将上图加以少许改变后，即将低位触发器的Q端与高一位的CP端相连，就得到3位二进制异步减法器，如下所示：
图5-2 3位二进制异步减法器
2、异步集成计数器74LS90
74LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。
其引脚排列图和功能表如下所示：
图5-3 74LS90的引脚排列图。
触发器-时序逻辑电路实验报告
1实验报告课程名称：数字电子技术基础实验 指导老师：樊伟敏实验名称：触发器应用实验实验类型：设计类 同组学生姓名：__________ 一、实验目的和要求（必填） 二、实验内容和原理（必填） 三、主要仪器设备（必填） 四、操作方法和实验步骤五、实验数据记录和处理 六、实验结果与分析（必填）七、讨论、心得一、实验目的1. 加深理解各触发器的逻辑功能，掌握各类触发器功能的转换方法。
2. 熟悉触发器的两种触发方式（电平触发和边沿触发）及其触发特点。
3. 掌握集成J-K 触发器和D 触发器逻辑功能的测试方法。
4. 学习用J-K 触发器和D 触发器构成简单的时序电路的方法。
5. 进一步掌握用双踪示波器测量多个波形的方法。
二、主要仪器与设备实验选用集成电路芯片：74LS00（与非门）、74LS11（与门）、74LS55（与或非门）、74LS74（双D 触发器）、74LS107（双J —K 触发器），GOS-6051 型示波器，导线，SDZ-2 实验箱。
三、实验内容和原理 1、D →J-K 的转换实验①设计过程：J-K 触发器和D 触发器的次态方程如下： J-K 触发器：n n 1+n Q Q J =Q K +， D 触发器：Qn+1=D 若将D 触发器转换为J-K 触发器，则有：nn Q Q J =D K +。
②仿真与实验电路图：仿真电路图如图1所示。
操作时时钟接秒信号，便于观察。
图1实验名称：触发器应用实验 姓名： 学号： 2③实验结果：2、D 触发器转换为T ’触发器实验①设计过程：D 触发器和T ’触发器的次态方程如下：D 触发器：Q n+1= D ， T ’触发器：Q n+1=!Q n若将D 触发器转换为T ’触发器，则二者的次态方程须相等，因此有：D=!Qn 。
②仿真与实验电路图：仿真电路图如图2 所示。
操作时时钟接秒信号。
③实验结果：发光二极管按时钟频率闪动，状态来回翻转。
3、J-K →D 的转换实验。
0803数字电子技术实验指导书
目录基本实验实验一集成逻辑门的逻辑功能测试（第一次） (02)实验五触发器的逻辑功能与应用（第四次） (20)设计性实验实验二译码器应用设计（第二次） (05)实验三组合逻辑电路的设计（仿真，课后完成） (11)实验四数据选择器的设计（第三次） (14)实验六移位寄存器的设计（第五次） (27)实验七计数器应用设计（第六次） (33)实验九555时基电路及其应用（仿真，课后完成） (40)综合性实验实验八设计24时制数字电子钟（参考，仿真） (47)说明：实物实验按照上面黑体标注及顺序完成。
实验一集成逻辑门的逻辑功能测试一、实验目的1、掌握集成电路的逻辑功能测试方法2、掌握器件的使用规则3、进一步熟悉数字电路实验装置的结构，基本功能和使用方法二、实验设备与器件1、+5V直流电源2、逻辑电平开关3、逻辑电平显示器4、74LSXX×1、CD40XX×1三、实验原理本实验采用：（1）双-四输入门电路74LSXX，即在一块集成块内含有2个互相独立的逻辑门，每个逻辑门有四个输入端。
其引脚排列如图1－1(74LSXX)所示。
（2）四-二输入门电路CD40XX，即在一块集成块内含有4个互相独立的逻辑门，每个逻辑门有2个输入端。
其引脚排列如图1－1(CD40XX)所示。
图1－1 74LSXX及CD40XX的引脚排列1、74LSXX的逻辑功能74LSXX的逻辑功能是：输出端1Y对应输入端是1A、1B、1C、1D；输出端2Y对应输入端是2A、2B、2C、2D；NC端为空。
2、CD40XX的逻辑功能CD40XX的逻辑功能是：输出端O1对应输入端是I1、I2；输出端O2对应输入端是I3、I4；输出端O3对应输入端是I5、I6；输出端O4对应输入端是I7、I8。
四、实验内容1、在合适的位置选取一个14P插座，按定位标记插好74LSXX集成块。
参照图1－1（A）接线：VCC接+5V电源，GND接电源地，门的四个输入端接逻辑开关输出插口，以提供“0”与“1”电平信号，开关向上，输出逻辑“1”，向下为逻辑“0”。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验三集成触发器的逻辑功能测试
一实验目的
1．熟悉JK触发器的基本原理及逻辑功能。
2．熟悉D触发器的基本原理及逻辑功能，并掌握其寄存器移位功能。
3．触发器应用。
二、实验仪器及器件
仪器：逻辑箱，数字万用表
器材：74LS74、74LS76
三、实验基本原理
JK触发器有J输入端和K输入端，而其R D端和S D端则具有置“0”置“1”功能，逻辑功能如下：
Q
当J=K=1时，CP脉冲作用下，触发器状态翻转，写成Q n+1=
n
当J=K=0时，CP脉冲作用下，触发器保持原状态，写成O n+1=Q n。
当J=1，K=0时，在CP脉冲作用下，触发器置“1”，写成Q n+1=1。
当J=0，K=1时，在CP脉冲作用下，触发器置“0”，写成Q n+1=0。
四、触发器的逻辑功能测试：
1．JK触发器（选择74LS76）
（1）触发器置“0”“1”的功能测试：
将S D、R D分别接开关K i+1、K i，Q、Q分别接发光二极管L i+1，L i，按表5—1要求改变S D，R D（J，K，CP处于任意状态），并在S D R D作用期间，任意改变J、K、CP的状态，观察Q和Q的状态，将结果记录于表5—1。
表5—1JK触发器菜单
将J、K分别接开关，而上述实验中的S D、
R D所接开关保持，并置于S D=1，R D=1的状
态，时钟CP接单脉冲信号源的输出P+，按
表5—2要求，将结果记录于表5—2。
2．D 触发器：（选择74LS74）
（1） 触发器置“0”置“1”功能的测试：
将S D 、R D 分别接开关，Q 、Q 分别接发光二极管，按表5—3要求改变S D 、R D （D 及CP 处于任意状态）并在S D 、R D 作用期间，任意改变D 与CP 的状态，测试S D 、R
D 的功能，并将测试结果记录于表5—3。
表5—3D 触发器S D 、R D 菜单
（2） 对D 触发器逻辑功能的
测试，结果记录于表5—4。
表5—触发器逻辑菜单
五、触发
器应用：
1． 用JK 触发器（74LS76）组成
三位串行累加计数器如下图。
2．用D 触发器组成四位移位寄存器如下图。