基于FPGA的视频信号发生器设计与应用研究

第29卷 第3期2008年3月

仪器仪表学报

Ch i nese Journa l o f Sc ientific Instru m ent

V ol 29N o 3M ar .2008

收稿日期:2007 04 Recei ved Date :2007 04

基于FPGA 的视频信号发生器设计与应用研究

刘 杰1

,牛燕雄

1,2

,董 伟1,司宾强1,刘佳栋

1

(1 解放军军械工程学院光学与电子工程系 石家庄 050003;2 清华大学精密仪器测试技术与仪器国家重点实验室 北京 100084)

摘 要:本文介绍了一种基于FPGA 的新型视频信号发生器,它可以满足多种被测系统对输入视频信号制式的要求。该系统利用U SB 总线与上位机进行通信,同时解决了系统供电的问题。在FPGA 内部,通过软件编程的方法生成视频信号的图像和时

序控制信号,并送入视频D /A 模块。通过实验对该视频信号发生器在电视跟踪性能检测中的应用进行研究,获取并分析了被测电视跟踪系统的跟踪性能指标。在使用中发现该系统具有可靠性高、通用性好、集成度高和体积小等特点,具有广泛的应用前景。

关键词:视频信号发生器;FPGA;U SB ;模拟目标;跟踪性能测试

中图分类号:TP334.2 文献标识码:A 国家标准学科分类代码:510.8040

D esign and application of video si gnal generator based on FPGA

L i u Jie 1

,N i u Yanx iong 1,2

,Dong W e i 1

,S iB i n q iang 1

,L i u Jiadong

1

(1D ep t .O p tics and E lectron ic Eng i neering ,O rdnance Engineer i ng Colle g e ,Sh ijiazhuang 050003,China ;2T he State K ey Laboratory of Precision M easure m ent T echnology and Instru m ents,D epart m ent of P recision Ins t ru m ents ,

T si nghua Universit y,B eij i ng 100084,China)

Abst ract :A ne w type of v i d eo si g nal generator based on FPGA is presen ted .It generates severa lk i n ds o f v i d eo sig nals to m eet the input requ ire m ents o fm ost v i d eo syste m s under tes.t This generator co mm unicatesw it h a PC through USB por,t and this m ethod could also so lve the prob l e m o f po w er supp l y .In the FPGA,the generator cou l d generate i m age and sequence contro l si g na l through so ft w are progra m,and send the signals to v ideo D /A m odu le .Then experi m ents w ere carried out to verify the app lication o f t h e generator i n TV track i n g capability tes.t The track i n g capab ility para m eters w ere obtained and ana l y zed .This generator has the m erits o f h i g h reliability ,good universa li ty ,high i n tegration leve,l s m a ll size and so on ,and has broad applicati o n pr ospects .K ey w ords :v i d eo signal generato r ;FPGA;USB ;si m u lated targe;t track i n g capability test

1 引 言

目前,对视频信号采集、记录和处理系统(视频采集卡、图像记录仪和电视跟踪系统等)的研究测试已经十分广泛。在对这些系统进行测试的过程中,需要测试者提供符合该系统输入制式要求的视频信号。针对多种被测系统及被测指标,测试者应该提供不同种类和制式的视频信号。

以往对这些系统进行测试时,人们经常利用探测器

对靶板进行成像,将产生的视频信号送入被测系统。该

测试方法给系统评估引入两方面的误差:一是靶板的制作误差,二是探测器本身的成像质量偏差。针对这些误差,国内外逐渐使用能够提供模拟图像的视频信号发生器来取代传统的测试装置

[1 3]

。

现场可编程门阵列(FP GA )具有高集成度、高可靠性

以及开发工具智能化等特点,目前逐步成为复杂数字电路设计的理想首选[4]

。考虑到视频信号时序要求严格以

第3期刘 杰等:基于FPGA 的视频信号发生器设计与应用研究655

及硬件小型化的要求,选用FP GA 来设计视频信号发生器,与其他设计方法相比,极大地缩短了开发周期,提高了测试精度。

2 硬件实现

系统由USB 通信模块、FP GA 控制模块、视频D /A 模块和输出接口模块组成。硬件组成如图1

所示。

图1 系统硬件组成

F i g .1H ardware struc t ure of t he system

2.1 工作原理

上位机经过U SB 总线与FPGA 进行通信,将模拟目标或靶板的信息以及其他控制信号传送给FP GA 。FPGA

对接收到的数据进行判断和计算,最后输出具有时序关系的数字信号。如果系统需要输出模拟视频信号,那么将数字信号送入视频D /A 转换电路,输出与被测系统制式相符的视频信号;如果被测系统接收数字信号,那么将数字信号进行调理后,直接送入被测系统。2.2 与上位机通信方式的选择

以前我们开发的视频信号发生器选择了串口通信的方式与上位机进行数据传输,该通信方式具有开发简单,成本低的特点。但是在使用过程中发现了以下问题:一是不支持热插拔,接上视频信号发生器后,主机需要重新启动;二是需要为视频信号发生器单独提供电源;三是数据传输慢,不利于系统的扩展。

针对以上问题,决定采用USB 通信的方式。U SB 接口具有热插拔、传输速度快以及便携等特点[5]

,能够完全满足本系统的设计要求。当本系统接入PC 的USB 接口时,PC 将固件自动下载到U SB 接口芯片中,测试者只需要操作PC 机上的应用程序界面,就可以完成相关的测试工作。此外,U SB 接口提供的+5V 电源,它的电流可以达到几百mA,完全可以驱动系统进行正常工作(软件仿真得到FP GA 模块在生成某种视频信号时的功耗为100mW 左右),省去了系统供电电源的设计工作,这样缩小了系统体积,提高了系统的便携性能。2.3 FPGA 控制模块

FP GA 控制模块是整个系统的核心。

以生成标准CCI R 制式视频信号为例来介绍该模块的设计方法。根据CC I R 制式的电视信号标准,它采用

隔行扫描的方式,每场312.5行,行频15625H z ,场频

50H z ,水平有效像素点768,垂直有效像素点575。由于采用了隔行扫描的方式,视频信号中就必须包含前后均衡脉冲。再加上场同步中的开槽脉冲,这些脉冲信号的引入会提高输出视频图像的质量,因此模拟该类信号是该模块设计的关键。

由于CC I R 制式视频信号属于模拟信号,所以FPGA 输出的数据以及控制信号需要进入D /A 转换电路。这里选用了AD 公司的3路10位视频D /A 芯片,该芯片的输入端是复合同步信号、复合消隐信号、时钟信号、3路(R 、G 、B)图像数据信号以及其他控制信号,最后输出3路模拟视频信号。

因此,FPGA 控制模块需要为视频D /A 转换模块提供以上所需的输入信号。本文采用了模块化的设计方法,利用V eril og 硬件描述语言生成各种子模块,再将这些子模块进行顶层的连接,最后输出图像数据及控制信号。模块的总体结构如图2所示。

图2 FPGA 控制模块的总体结构

F i g .2

G ene ra l structure o f the FPGA contro lm odule

在设计各子模块的过程中,充分利用了FP GA 设计软件时序仿真的功能,这给调试以及选取最优模块带来

极大的方便。图3是利用M odel Sm i SE 6.0软件仿真出的开槽脉冲、均衡脉冲、行同步、行消隐和场消隐子模块时序图。

图3 几种子模块的时序仿真

F i g .3Sequence si m u lati on p ict u res for severa l sub m odu l es

图中,kc mc 是开槽脉冲模块,其中高电平时间是4.7 s ,低电平时间为27.3 s ;j h mc 代表前后均衡脉冲模块,高电平29.65 s ,低电平2.35 s ;hsyn 代表了行同步脉冲模块,周期64 s ,同步脉冲宽度4.7 s ,前肩1.5 s ,后肩5.8 s ;hblnk 是行消隐信号模块,消隐脉冲宽度12 s 。