电子科大微电子工艺练习题
微电子工艺习题答案(整理供参考)
第一章1.集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如Si、GaAs）上，封装在一个外壳内，执行特定电路或系统功能。
集成电路发展的五个时代及晶体管数目：小规模集成电路（小于100个）、中规模集成电路（100~999）、大规模集成电路（1000~99999）、超大规模集成电路（超过10万）、甚大规模集成电路（1000万左右）。
2、硅片制备（Wafer preparation）、硅片制造（Wafer fabrication）硅片测试/拣选（Wafer test/sort）、装配与封装（Assembly and packaging）、终测（Final test）。
3、半导体发展方向：提高性能、提高可靠性、降低价格。
摩尔定律：硅集成电路按照4年为一代，每代的芯片集成度要翻两番、工艺线宽约缩小30%，IC工作速度提高1.5倍等发展规律发展。
4、特征尺寸也叫关键尺寸，集成电路中半导体器件能够加工的最小尺寸。
5、more moore定律：芯片特征尺寸的不断缩小。
从几何学角度指的是为了提高密度、性能和可靠性在晶圆水平和垂直方向上的特征尺寸的继续缩小，more than moore定律:指的是用各种方法给最终用户提供附加价值，不一定要缩小特征尺寸，如从系统组件级向3D集成或精确的封装级(SiP)或芯片级(SoC)转移。
6、High-K：高介电系数；low-K:低介电系数；Fabless：无晶圆厂；Fablite：轻晶片厂；IDM：Integrated Device Manufactory集成器件制造商；Foundry:专业代工厂；Chipless:无晶片1、原因：更大直径硅片，更多的芯片，单个芯片成本减少；更大直径硅片，硅片边缘芯片减小，成品率提高；提高设备的重复利用率。
硅片尺寸变化：2寸（50mm）-4寸（100mm）-5寸（125mm）-6寸（150mm）-8寸（200mm）-12寸（300mm）-18寸（450mm）.2、物理尺寸、平整度、微粗糙度、氧含量、晶体缺陷、颗粒、体电阻率。
微电子工艺习题参考解答【范本模板】
CRYSTAL GROWTH AND EXPITAXY1．画出一50cm 长的单晶硅锭距离籽晶10cm 、20cm 、30cm 、40cm 、45cm 时砷的掺杂分布。
(单晶硅锭从融体中拉出时，初始的掺杂浓度为1017cm —3） 2．硅的晶格常数为5.43Å．假设为一硬球模型： (a)计算硅原子的半径。
(b)确定硅原子的浓度为多少（单位为cm —3）?（c)利用阿伏伽德罗（Avogadro)常数求出硅的密度。
3．假设有一l0kg 的纯硅融体，当硼掺杂的单晶硅锭生长到一半时，希望得到0。
01 Ω·cm 的电阻率，则需要加总量是多少的硼去掺杂？4．一直径200mm 、厚1mm 的硅晶片，含有5。
41mg 的硼均匀分布在替代位置上,求： (a)硼的浓度为多少?（b ）硼原子间的平均距离.5．用于柴可拉斯基法的籽晶,通常先拉成一小直径（5。
5mm)的狭窄颈以作为无位错生长的开始.如果硅的临界屈服强度为2×106g/cm2，试计算此籽晶可以支撑的200mm 直径单晶硅锭的最大长度.6．在利用柴可拉斯基法所生长的晶体中掺入硼原子，为何在尾端的硼原子浓度会比籽晶端的浓度高？7．为何晶片中心的杂质浓度会比晶片周围的大?8．对柴可拉斯基技术，在k 0=0.05时，画出C s /C 0值的曲线。
9．利用悬浮区熔工艺来提纯一含有镓且浓度为5×1016cm -3的单晶硅锭。
一次悬浮区熔通过，熔融带长度为2cm ，则在离多远处镓的浓度会低于5×1015cm -3？10．从式L kx s e k C C /0)1(1/---=,假设k e =0.3，求在x/L=1和2时，C s /C 0的值。
11．如果用如右图所示的硅材料制造p +-n 突变结二极管,试求用传统的方法掺杂和用中子辐照硅的击穿电压改变的百分比。
12．由图10。
10，若C m =20％，在T b 时,还剩下多少比例的液体?13．用图10。
微电子工艺2022试卷--张建国-答案
微电子工艺2022试卷--张建国-答案学院姓名学号任课老师考场教室__________选课号/座位号………密………封………线………以………内………答………题………无………效……电子科技大学2022-2022学年第二学期期末考试B卷课程名称：微电子工艺考试形式：开卷考试日期：20年月日考试时长：120分钟课程成绩构成：平时10%，期中%，实验%，期末90%本试卷试题由三部分构成，共4页。
题号得分得分一、简答题（共72分，共12题，每题6分）1、名词解释：集成电路、芯片的关键尺寸以及摩尔定律集成电路：多个电子元件，如电阻、电容、二极管和三极管等集成在基片上形成的具有确定芯片功能的电路。
关键尺寸：硅片上的最小特征尺寸摩尔定律：每隔12个月到18个月，芯片上集成的晶体管数目增加一倍，性能增加一倍2、MOS器件中使用什么晶面方向的硅片，双极型器件呢？请分别给出原因。
MOS：<100>Si/SiO2界面态密度低；双极：<111>生长快，成本低3、倒掺杂工艺中，为形成p阱和n阱一般分别注入什么离子？为什么一般形成P阱所需的离子注入能量远小于形成n阱所需的离子注入能量？PMOS管一般做在p阱还是n阱中？P阱：注B；N阱：注P。
B离子远比P离子要轻，所以同样注入深度，注P所需能量低PMOS管做在n阱中4、解释质量输运限制CVD工艺和反应速度限制CVD工艺的区别，哪种工艺依赖于温度，为什么LPCVD淀积的薄膜比APCVD淀积的薄膜更均匀？质量输运限制CVD：反应速率不能超过传输到硅片表面的反应气体的传输速率。
反应速度限制CVD：淀积速度受到硅片表面反应速度的限制，依赖于温度。
LPCVD工作于低压下，反应气体分子具有更大的平均自由程，反应器内的气流条件不重要，只要控制好温度就可以大面积均匀成膜。
一二三四五六七八九十合计第1页共6页学院姓名学号任课老师考场教室__________选课号/座位号………密………封………线………以………内………答………题………无………效……5、解释为什么目前CMOS工艺中常采用多晶硅栅工艺，而不采用铝栅工艺？多晶硅栅工艺优点：1、通过掺杂得到特定电阻2、和二氧化硅更优良的界面特性3、后续高温工艺兼容性4、更高的可靠性5、在陡峭的结构上的淀积均匀性6、能实现自对准工艺6、现在制约芯片运算速度的主要因素在于RC延迟，如何减少RC延迟？办法：1、采用电导率更高的互连金属，如Cu取代Al2、采用低K质介质取代SiO2作为层间介质7、列出引入铜金属化的五大优点，并说明铜金属化面临的三大问题，如何解决这些问题？优点：1、电阻率减少，RC延迟减少2、减少功耗3、更高的集成密度4、良好的抗电迁移特性5、更少的工艺步骤问题：1、铜的高扩散系数，有可能进入有源区产生漏电2、不能采用干法刻蚀3、低温下很快氧化办法：采用大马士革工艺、增加铜阻挡层金属8、解释什么是硅栅自对准工艺，怎么实现以及有何优势。
（完整版）电子科技大学微电子器件习题
（完整版）电子科技大学微电子器件习题第二章 PN 结填空题1、若某突变PN 结的P 型区的掺杂浓度为 N A =1.5 M016cm -3，则室温下该区的平衡多子浓度P po与平衡少子浓度 n po 分别为（）和（）°2、在 PN 结的空间电荷区中， P 区一侧带（）电荷， N 区一侧带（）电荷。
内建电场的方向是从（）区指向（）区。
3、当采用耗尽近似时， N 型耗尽区中的泊松方程为（）。
由此方程可以看出，掺杂浓度越高，则内建电场的斜率越（）。
4、 PN 结的掺杂浓度越高，则势垒区的长度就越（），内建电场的最大值就越（），内建电势V bi 就越（），反向饱和电流I o 就越（）,势垒电容C T 就越（），雪崩击穿电压就越（）。
5、硅突变结内建电势 V bi 可表为（），在室温下的典型值为（）伏特。
6、当对 PN 结外加正向电压时，其势垒区宽度会（），势垒区的势垒高度会（）。
7、当对 PN 结外加反向电压时，其势垒区宽度会（），势垒区的势垒高度会（）。
8、在P 型中性区与耗尽区的边界上，少子浓度n p 与外加电压 V 之间的关系可表示为（）°若P 型区的掺杂浓度 N A =1.5 M017cm -3，外加电压V= 0.52V ,则P 型区与耗尽区边界上的少子浓度 n p 为（）°9、当对 PN 结外加正向电压时，中性区与耗尽区边界上的少子浓度比该处的平衡少子浓度（）；当对PN 结外加反向电压时，中性区与耗尽区边界上的少子浓度比该处的平衡少子浓度（）。
1o 、 PN 结的正向电流由（电流三部分所组成。
11、PN 结的正向电流很大，是因为正向电流的电荷来源是（）；PN 结的反向电流很小，是因为反向电流的电荷来源是（）。
12、当对 PN 结外加正向电压时，由 N 区注入 P 区的非平衡电子一边向前扩散，一边（）。
每经过一个扩散长度的距离，非平衡电子浓度降到原来的（）。
13、PN 结扩散电流的表达式为（）。
微电子工艺作业参考答案(第1(第10次))-
微电子工艺作业参考答案(第1（第10次)）-微电子工艺操作参考答案第一次操作(全体参与)1，微电子在人类社会中的作用简述a:自20世纪40年代晶体管诞生以来，微电子技术发展极为迅速，现已进入大规模集成电路和系统集成时代，成为整个信息时代的标志和基础。
毫不夸张地说，如果没有微电子技术，今天就不会有信息社会。
纵观人类社会发展的文明史，生产方式的所有重大变化都是由新的科学发明引起的。
科学技术作为第一生产力，推动着社会的发展。
1774年，英国格拉斯哥大学的修理工瓦特发明了蒸汽机，这引发了第一次工业革命，产生了现代纺织和机械制造业，把人类带入了一个机器被用来扩展和发展人类体力劳动的时代。
1866年，德国科学家西门子发明了发电机，引发了以电气化工业为代表的第二次技术革命。
目前，我们正在经历一场新的技术革命。
虽然第三次技术革命包括新材料、新能源、生物工程、海洋工程、航天工程和电子信息技术等。
，以微电子学为核心的电子信息技术仍然是影响最大、渗透力最强和最具代表性的新技术革命。
信息是客观事物状态和运动特征的共同表现，是仅次于物质和能量的第三大资源，是人类物质文明和精神文明赖以发展的三大支柱之一。
当前，世界正处于一场跨越时空的新信息技术革命之中。
它将对社会经济、政治和文化产生比人类历史上任何其他技术革命更大的影响。
它将改变我们人类生产、生活、工作和治理国家的方式。
实现社会信息化的关键是各种计算机和通信设备，但其基础是半导体和微电子技术。
1946年，世界上第一台电子计算机ENIAC诞生于宾夕法尼亚大学摩尔学院，运行速度仅为每秒5000次，存储容量仅为1000位，平均稳定运行时间仅为7分钟。
当时，专家认为世界上只有四个ENIAC单元就足够了。
然而，仅仅半个多世纪后，现在世界上有数亿台计算机。
微电子学是这一巨大变化的技术基础。
现在，电子信息产业已经成为世界上最大的产业毫无疑问，21世纪将是信息化的世纪。
微电子产业在国民经济中的战略地位首先体现在现代食物链的关系上。
微电子工艺考试(开卷)试题及答案
《微电子工艺》考试(开卷)1、简述三维集成技术的优、缺点，及其应用领域？(15 ')1)优：互联线更短、低功耗、速度高、所占平面面积小、引脚少2)缺：制造工艺复杂、成本高、不易散热3)应用：成像传感器、存储器、处理器2、简述BOSCI刻蚀工艺原理？(15 ')BOSCH刻蚀为时分复用刻蚀。
1)各自同性刻蚀， SF6 等离子体现各项同性刻蚀，刻蚀循环7-16s；2)保护：C4F8生成类似Teflen的氟碳化合物高分子膜(-CF2-) n保护循环5-15s；3)刻蚀温度：液氮冷却 40 C；4)电感耦合等离子： ICP 产生等离子体，平板电极加速离子；5)气体切换系统；6)刻蚀掩膜；7)侧壁；8)刻蚀速率。
3、简述光刻的主要工艺步骤，并配图说明？(15' )1)涂光刻胶2)对准与曝光3)显影4)刻蚀5)去除光刻胶4、简述常压CVD工艺在Si表面淀积SiO2膜时，与热氧化工艺的不同之处是？(15 ' )1)CVD法SiO2膜中的硅来自外加的反应气体，而热氧化法SiO2膜中的硅来自硅衬底本身，氧化过程中需消耗掉一部分衬底中的硅；2)CVD法德反应发生在 SiO2膜表面，膜厚与时间始终成线性关系。
而在热氧化法中，一旦SiO2膜形成后，反应剂必须穿过 SiO2膜，反应发生在 SiO2/Si界面上；3)CVD 法温度较低，但膜质量较差，通常需经增密处理，而热氧化法湿度高，SiO 结构致密，掩膜性能良好。
5、参考PMO晶体管的制造工艺流程，绘制NMOS!体管的制造工艺流程，并给予简要说明。
(30 ' )NMOS晶休管的工艺流程概介■:- StepO: _块卩型琏NMOS晶体管的工艺槪概介-"Stepl: (layering)生长一层厚二氧化硅(5000A),作为掺杂阻拦层，也叫场氧.NMOS晶体管的工艺勰概介△2& (patterning)涂•發.NMOS晶休管的工艺般概介。
微电子工艺习题参考解答
CRYSTAL GROWTH AND EXPITAXY1．画出一50cm 长的单晶硅锭距离籽晶10cm 、20cm 、30cm 、40cm 、45cm 时砷的掺杂分布。
（单晶硅锭从融体中拉出时，初始的掺杂浓度为1017cm -3） 2．硅的晶格常数为5.43Å．假设为一硬球模型： (a)计算硅原子的半径。
(b)确定硅原子的浓度为多少(单位为cm -3)?(c)利用阿伏伽德罗(Avogadro)常数求出硅的密度。
3．假设有一l0kg 的纯硅融体，当硼掺杂的单晶硅锭生长到一半时，希望得到0.01 Ω·cm 的电阻率，则需要加总量是多少的硼去掺杂?4．一直径200mm 、厚1mm 的硅晶片，含有5.41mg 的硼均匀分布在替代位置上，求： (a)硼的浓度为多少?(b)硼原子间的平均距离。
5．用于柴可拉斯基法的籽晶，通常先拉成一小直径(5.5mm)的狭窄颈以作为无位错生长的开始。
如果硅的临界屈服强度为2×106g/cm2，试计算此籽晶可以支撑的200mm 直径单晶硅锭的最大长度。
6．在利用柴可拉斯基法所生长的晶体中掺入硼原子，为何在尾端的硼原子浓度会比籽晶端的浓度高?7．为何晶片中心的杂质浓度会比晶片周围的大?8．对柴可拉斯基技术，在k 0=0.05时，画出C s /C 0值的曲线。
9．利用悬浮区熔工艺来提纯一含有镓且浓度为5×1016cm -3的单晶硅锭。
一次悬浮区熔通过，熔融带长度为2cm ，则在离多远处镓的浓度会低于5×1015cm -3？10．从式L kx s e k C C /0)1(1/---=，假设k e =0.3，求在x/L=1和2时，C s /C 0的值。
11．如果用如右图所示的硅材料制造p +-n 突变结二极管，试求用传统的方法掺杂和用中子辐照硅的击穿电压改变的百分比。
12．由图10.10，若C m =20％，在T b 时，还剩下多少比例的液体?13．用图10.11解释为何砷化镓液体总会变成含镓比较多?14．空隙n s 的平衡浓度为Nexp[-E s /(kT)]，N 为半导体原子的浓度，而E s 为形成能量。
(完整版)电子科技大学微电子器件习题
第二章PN结填空题1、若某突变PN结的P型区的掺杂浓度为N A=1.5×1016cm-3，则室温下该区的平衡多子浓度p p0与平衡少子浓度n p0分别为（）和（）。
2、在PN结的空间电荷区中，P区一侧带（）电荷，N区一侧带（）电荷。
内建电场的方向是从（）区指向（）区。
3、当采用耗尽近似时，N型耗尽区中的泊松方程为（）。
由此方程可以看出，掺杂浓度越高，则内建电场的斜率越（）。
4、PN结的掺杂浓度越高，则势垒区的长度就越（），内建电场的最大值就越（），内建电势V bi就越（），反向饱和电流I0就越（），势垒电容C T就越（），雪崩击穿电压就越（）。
5、硅突变结内建电势V bi可表为（），在室温下的典型值为（）伏特。
6、当对PN结外加正向电压时，其势垒区宽度会（），势垒区的势垒高度会（）。
7、当对PN结外加反向电压时，其势垒区宽度会（），势垒区的势垒高度会（）。
8、在P型中性区与耗尽区的边界上，少子浓度n p与外加电压V之间的关系可表示为（）。
若P型区的掺杂浓度N A=1.5×1017cm-3，外加电压V= 0.52V，则P型区与耗尽区边界上的少子浓度n p为（）。
9、当对PN结外加正向电压时，中性区与耗尽区边界上的少子浓度比该处的平衡少子浓度（）；当对PN结外加反向电压时，中性区与耗尽区边界上的少子浓度比该处的平衡少子浓度（）。
10、PN结的正向电流由（）电流、（）电流和（）电流三部分所组成。
11、PN结的正向电流很大，是因为正向电流的电荷来源是（）；PN结的反向电流很小，是因为反向电流的电荷来源是（）。
12、当对PN结外加正向电压时，由N区注入P区的非平衡电子一边向前扩散，一边（）。
每经过一个扩散长度的距离，非平衡电子浓度降到原来的（）。
13、PN结扩散电流的表达式为（）。
这个表达式在正向电压下可简化为（），在反向电压下可简化为（）。
14、在PN结的正向电流中，当电压较低时，以（）电流为主；当电压较高时，以（）电流为主。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
已知线性－抛物线性模型为：t2ox＋Atox＝B(t + τ)。其中，tox 为硅片上生长的SiO2总的厚度(μm)；B为抛物线速率系数 (μm2/h)；B/A为线性速率系数(μm/h)；τ为生成初始氧化层 所用的时间(h)。假如硅片在初始状态时已有100nm的氧化层。 计算 (1) 在120分钟内，920℃水汽氧化过程中生长的SiO2的 厚度。(2) 在120分钟内水汽氧化中所消耗的硅的厚度是多少？ 已知：在920℃下，A=0.50μm，B=0.20μm2/h。 解：(1)初始状态时已有0.1μm的氧化层 初始时间τ ＝ ( t2ox + Atox ) / B = 0.3 h 120分钟氧化后，氧化硅总厚度：t2ox＋Atox＝B(t + τ)，t=2h， τ=0.3h代入，得tox=0.473um 120分钟氧化的SiO2厚度为：0.473-0.1=0.373um (2) 120分钟内水汽氧化中所消耗的硅的厚度 0.373 ×0.45＝0.168um
在P型〈100〉衬底硅片上，进行As离子注入，形成 P-N结二极管。已知衬底掺杂浓度为1×1016cm-3， 注入能量：100KEV，注入剂量：5.0E15cm-2，试 计算砷离子注入分布的最大掺杂浓度Nmax和注入 结深。 解：注入能量为100KEV时，△Rp值为207埃，Rp值 为582埃。 Nmax≈0.4φ／ △Rp=0.4×5.0×1015/（207×10-8） ≈9.66×1020 cm-3 Xj= Rp± △Rp［2ln（ Nmax/ NB）］1/2 20 / （1×1016）］｝ =582 ± 207 ×｛ 2ln ［ 9.66 × 10 1/2
练习题解答
课堂练习： 在RIE干法刻蚀系统中，用CF4刻蚀SiO2，已知 SiO2的总厚度为200nm，刻蚀条件不变，图1是刻 蚀4min后的剖面图、刻蚀掉SiO2的厚度为100nm， 图2是刻蚀10min后的剖面图，已产生了过刻蚀，刻 蚀掉硅的厚度为10nm，试计算SiO2的刻蚀速率、 Si的刻蚀速率以及刻蚀Si582+992=1574埃=157.4 nm