电子科大微电子器件--后摩尔时代的新型微电子器件
电子科技大学《微电子器件》课程重点与难点
重点与难点第1章半导体器件基本方程一般来说要从原始形式的半导体器件基本方程出发来求解析解是极其困难的，通常需要先对方程在一定的具体条件下采用某些假设来加以简化，然后再来求其近似解。
随着半导体器件的尺寸不断缩小，建立新解析模型的工作也越来越困难，一些假设受到了更大的限制并变得更为复杂。
简化的原则是既要使计算变得容易，又要能保证达到足够的精确度。
如果把计算的容易度与精确度的乘积作为优值的话，那么从某种意义上来说，对半导体器件的分析问题，就是不断地寻找具有更高优值的简化方法。
要向学生反复解释，任何方法都是近似的，关键是看其精确程度和难易程度。
此外，有些近似方法在某些条件下能够采用，但在另外的条件下就不能采用，这会在后面的内容中具体体现出来。
第2章PN结第2.1节PN结的平衡状态本节的重点是PN结空间电荷区的形成、内建电势的推导与计算、耗尽区宽度的推导与计算。
本节的难点是对耗尽近似的理解。
要向学生强调多子浓度与少子浓度相差极其巨大，从而有助于理解耗尽近似的概念，即所谓耗尽，是指“耗尽区”中的载流子浓度与平衡多子浓度或掺杂浓度相比可以忽略。
第2.2节PN结的直流电流电压方程本节的重点是对PN结扩散电流的推导。
讲课时应该先作定性介绍，让学生先在大脑中建立起物理图象，然后再作定量的数学推导。
当PN结上无外加电压时，多子的扩散趋势正好被高度为qV b.的势垒所阻挡，电流为零。
外加正向电压时，降低了的势垒无法阻止载流子的扩散，于是构成了流过PN结的正向电流。
正向电流的电荷来源是P区空穴和N区电子，它们都是多子，所以正向电流很大。
外加反向电压时，由于势垒增高，多子的扩散变得更困难。
应当注意，“势垒增高”是对多子而言的，对各区的少子来说，情况恰好相反，它们遇到了更深的势阱，因此反而更容易被拉到对方区域去，从而构成流过PN结的反向电流。
反向电流的电荷来源是少子，所以反向电流很小。
本节的难点是对有外加电压时势垒区两旁载流子的运动方式的理解、以及电子（空穴）电流向空穴（电子）电流的转化。
微电子器件_电子科技大学中国大学mooc课后章节答案期末考试题库2023年
微电子器件_电子科技大学中国大学mooc课后章节答案期末考试题库2023年1.线性缓变结的耗尽层宽度正比于【图片】。
参考答案:正确2.反向偏置饱和电流可看成是由中性区内少数载流子的产生而导致的。
参考答案:正确3.减薄p+n突变结的轻掺杂区厚度，不但能减少存储电荷，还能降低反向抽取电流。
参考答案:错误4.在异质结双极型晶体管中，通常用（）。
参考答案:宽禁带材料制作发射区，用窄禁带材料制作基区5.( )的集电结反向电压VCB称为共基极集电结雪崩击穿电压，记为BVCBO。
参考答案:发射极开路时，使6.【图片】对高频小信号注入效率的影响的物理意义是，【图片】的存在意味着【图片】必须先付出对势垒区充放电的多子电流【图片】后，才能建立起一定的【图片】。
这一过程需要的时间是（）。
参考答案:发射结势垒电容充放电时间常数7.某长方形扩散区的方块电阻为200Ω，长度和宽度分别为100μm和20μm，则其长度方向的电阻为（）。
参考答案:1KW8.要提高均匀基区晶体管的电流放大系数的方法（）。
参考答案:减小基区掺杂浓度_减小基区宽度9.防止基区穿通的措施是提高（）。
参考答案:增大基区宽度_增大基区掺杂浓度10.从发射结注入基区的少子，由于渡越基区需要时间tb ，将对输运过程产生三方面的影响( )。
参考答案:时间延迟使相位滞后_渡越时间的分散使减小_复合损失使小于111.晶体管的共发射极输出特性是指以输入端电流【图片】作参量，输出端电流【图片】与输出端电压【图片】之间的关系。
参考答案:正确12.电流放大系数与频率成反比，频率每提高一倍，电流放大系数下降一半，功率增益降为四分之一。
参考答案:正确13.特征频率【图片】代表的是共发射极接法的晶体管有电流放大能力的频率极限，而最高振荡频率【图片】则代表晶体管有功率放大能力的频率极限。
参考答案:正确14.模拟电路中的晶体管主要工作在（）区。
参考答案:放大15.共发射极电路中，基极电流IB是输入电流，集电极电流IC是输出电流。
鳍式场效应晶体管的有利特性及目前的研究方向
Science &Technology Vision科技视界0引言,,MOS ,。
,,;K (),。
,,。
,,。
1鳍式场效应晶体管的概念,“Fin Field-Effect Transi-stor”,CMOS 。
MOSFET ,FinFET ,,。
,,。
,FinFET 。
,FinFET。
SOI ,、。
FinFET,SOIFET 、。
2与传统MOSFET 相比的优势MOSFET,FinFET 。
MOSFET ,。
20nm ,,;,,。
FINFET ,。
FINFET ,。
,,。
,,,。
,FinFET ,。
3FINFET 目前的部分研究进程,FinFET ,。
Lee 2016AlGaN/GaN ΩFinFET,AlGaN/GaN FinFET,:,, 1.1A/mm;,,SS -62mV/dec,ION/IOFF 。
,,GaN ,。
,。
作者简介:缪晔辰（2000.07—），男，江苏苏州人，西北工业大学本科生，研究方向为微电子科学与工程。
鳍式场效应晶体管的有利特性及目前的研究方向缪晔辰(西北工业大学,陕西西安710000)【摘要】在后摩尔时代,为了满足成本、技术等方面的需求,人们对MOSFET 在尺寸方面的要求不断提高,短沟道效应的影响日益显著,为了回避短沟道效应的影响,鳍式场效应晶体管应运而生。
文章将从鳍式场效应晶体管的物理特征出发,将其与传统的MOSFET 进行对比,阐述其具有的优势,最后简单介绍了鳍式场效应晶体管目前已经公开发表的研究内容与方向。
【关键词】FINFET ;鳍式场效应晶体管;短沟道效应中图分类号:O739文献标识码:ADOI:10.19694/ki.issn2095-2457.2021.15.3298。
Toshiyuki Tsutsumi2018,FinFET(Vth)。
Vth(BBH)。
,VthSi BBH。
,Liu Slater (DFT),10nm Si1-xGex FinFET(GAAFET),GGA, Si1-xGex FinFET GAAFET。
【小鸿带你玩AI】带你认识硅光芯片
—— 后摩尔时代，再一次，进化微电子瓶颈bottleneck18 1倍0304微电子瓶颈bottleneck硅光优势advantage是什么光子定义光子能量载体的基本粒子电子原子中的亚原子粒子静止质量光子无静止质量电子有静止质量速度光子光速电子理论接近光速特性光子更多展现波的属性电子更多展现粒子属性相容性光子不遵循泡利不相容性电子遵循泡利不相容性种类光子玻色子电子费米子优势传输信息时光子具有极快的响应时间。
光子脉冲可以达到飞秒量级，信息速率达几十个Tb/s性能提升100倍光子有极高的信息容量，比电子高3~4个量级光交互系统的新型使能技术可以实现低交换延迟和高传输带宽光子具有极强的存储和计算能力，能以光速进行运算光子具有极强的并行和互连能力。
光子是玻色子，不同波长的光可用于多路同时通信光子具有超低能耗表现。
1bit信息的能耗，光子器件比电子器件低3个数量级，仅为电子器件的千分之一制程要求低，65/45纳米工艺线即可满足现在光计算芯片所有的要求。
未来主要集中在主频、波长数量以及模式等方面迭代基础单元l光计算最基础的光学元件名为 MZI（马赫－曾德尔干涉仪），它本来用作观测从单独光源发射的光束分裂成两道准直光束之后，经过不同路径与介质所产生的相对相移变化。
如下图所示，MZI将输入光分成两束光，并且分别对两束光进行相位调制，而输出则是两束光之间的相位差。
l进入 MZI 的光被分为两部分，控制每条之路光程，得到相位不同的信号，组合后会导致相长或相消干涉，从而有效地调节通过MZI的光的亮度，该调节可被视为乘法运算。
控制特定的相位就可以实现不同的逻辑运算和数学运算。
采用的是名为 NOEMS（Nano Optical Electro Mechanical System）的方案，这是一种机械式元件，原理是通过施加电压，让两条手臂在静电的作用下产生机械形变，以此改变手臂的物理长度，调制频率可以达到 100 MHz是通过在两条手臂之中加入电子，在改变了电子密度的同时，也改变了光的介电常数，以此来改变光程，调制频率可以达到几十个 GHzl数学已经证明，一个MZI的操作是实现了一个基本的2x2矩阵和1x2向量相乘。
后摩尔时代的特色工艺及中国发展机遇
2022年第5期 总第198期科学传播后摩尔时代的特色工艺及中国发展机遇◎ 张 波我国是集成电路的市场大国，半导体工艺技术的发展，怎么也绕不开摩尔定律。
1965年，时任美国仙童半导体（Fairchild Semiconductor）公司研发主管的摩尔（Gordon E. Moore）博士为《电子学》杂志撰写了一篇文章“Cramming More Components onto integrated circuits”，预测集成电路的集成度（单芯片集成晶体管数目）每年增加一倍。
1975年，已参与创建英特尔（Intel）公司的摩尔博士在IEDM（国际电子器件年会）以“Progress in digital integrated electronics”为题做主题报告，进一步将集成电路集成度的发展速度修订为每两年增加一倍。
这就是半导体业界著名的“摩尔定律”（Moore's Law）。
一、半导体行业进入后摩尔时代摩尔定律自诞生以来一直指引着半导体工艺技术的发展，这也是英特尔公司很长一段时间坚持两年一代工艺和Tick-Tock发展战略的主要依据。
长期以来，集成电路集成度的提升依赖于工艺线宽的不断缩小，从早期的10微米工艺线宽逐步缩小到现在的7纳米、5纳米工艺节点，这是以摩尔定律为引领的单一维度创新发展。
但随着集成电路工艺线宽持续降低，特别是半导体微细加工工艺进入纳米尺度后，建厂成本、工艺研发和产品研制等费用急剧增加。
一条先进的集成电路生产线建厂成本已高达150亿~200亿美元，超过新一代航空母舰（130亿美元）或一座新核电站（40亿~80亿美元）的建设成本；一个采用5纳米工艺节点的先进集成电路产品开发成本也已超过5亿美元。
因此，从2005年开始，集成电路工艺技术逐渐从单一追求尺寸依赖的先进工艺，向先进工艺（More Moore）、非尺寸依赖的特色工艺（More than Moore）和先进封装（System in Package：SiP）三个维度并举发展，半导体行业进入后摩尔时代。
后摩尔时代集成电路发展趋势
后摩尔时代集成电路发展趋势1. 前言后摩尔时代是指Moore定律面临严峻挑战、集成电路进一步发展的时代。
近年来，人工智能、物联网、云计算等新兴技术的蓬勃发展，也带来了集成电路应用层面的深刻变革。
本文主要从集成度、功耗、可重构性、智能化等方面探讨后摩尔时代集成电路的发展趋势。
2. 集成度与成本集成度是衡量集成电路功能水平的重要指标，是后摩尔时代集成电路发展的关键驱动因素之一。
随着微纳米工艺的成熟和三维集成技术的发展，集成度将持续提升。
同时，如何降低制造成本也成为了一个重要问题。
3D集成、先进封装技术等被广泛应用，有效提升了集成度。
未来，新材料的运用、先进制造工艺等将进一步降低电路制造成本。
3. 功耗与能效功耗问题在芯片研发中一直是一个难以回避的问题。
在维持较高性能的同时，如何降低功耗成为后摩尔时代的难点。
需要在设计、工艺和物理层面都进行优化。
例如，采用新型晶体管、优化芯片架构、低功耗电源等。
此外，能源消耗问题也日益重视，优化供应链，降低生产和使用的能源消耗，实现可持续发展是未来整个集成电路产业研发的方向。
4. 可重构性与灵活性可重构性和灵活性是集成电路发展过程中的新趋势。
随着人工智能、物联网等新兴应用的不断涌现，未来集成电路的应用场景变得越来越复杂。
如何根据不同需求制造适用的芯片成为一项技术挑战。
可编程逻辑器件、多核架构等技术，使得集成电路由硬件向软硬件结合方向转变，能够更灵活地适应不同应用场景需求，提高集成电路的适应性。
5. 智能化与自主研发人工智能应用的兴起，促进了集成电路的智能化发展，集成电路正在向处理器、传感器和存储器的智能化方向发展。
未来，集成电路的自主研发也将得到提升，激发芯片行业的创新潜能。
推动自主品牌芯片在中国市场的占比，提高芯片质量和技术水平。
6. 总结总体来看，后摩尔时代的集成电路，需要高度集成化、低功耗、可重构性和智能化等基本特征，并推出专门的应用芯片，通过市场化推广，满足市场需求，打破人们对主流厂商的依赖。
微电子工艺2022试卷--张建国-答案
微电子工艺2022试卷--张建国-答案学院姓名学号任课老师考场教室__________选课号/座位号………密………封………线………以………内………答………题………无………效……电子科技大学2022-2022学年第二学期期末考试B卷课程名称：微电子工艺考试形式：开卷考试日期：20年月日考试时长：120分钟课程成绩构成：平时10%，期中%，实验%，期末90%本试卷试题由三部分构成，共4页。
题号得分得分一、简答题（共72分，共12题，每题6分）1、名词解释：集成电路、芯片的关键尺寸以及摩尔定律集成电路：多个电子元件，如电阻、电容、二极管和三极管等集成在基片上形成的具有确定芯片功能的电路。
关键尺寸：硅片上的最小特征尺寸摩尔定律：每隔12个月到18个月，芯片上集成的晶体管数目增加一倍，性能增加一倍2、MOS器件中使用什么晶面方向的硅片，双极型器件呢？请分别给出原因。
MOS：<100>Si/SiO2界面态密度低；双极：<111>生长快，成本低3、倒掺杂工艺中，为形成p阱和n阱一般分别注入什么离子？为什么一般形成P阱所需的离子注入能量远小于形成n阱所需的离子注入能量？PMOS管一般做在p阱还是n阱中？P阱：注B；N阱：注P。
B离子远比P离子要轻，所以同样注入深度，注P所需能量低PMOS管做在n阱中4、解释质量输运限制CVD工艺和反应速度限制CVD工艺的区别，哪种工艺依赖于温度，为什么LPCVD淀积的薄膜比APCVD淀积的薄膜更均匀？质量输运限制CVD：反应速率不能超过传输到硅片表面的反应气体的传输速率。
反应速度限制CVD：淀积速度受到硅片表面反应速度的限制，依赖于温度。
LPCVD工作于低压下，反应气体分子具有更大的平均自由程，反应器内的气流条件不重要，只要控制好温度就可以大面积均匀成膜。
一二三四五六七八九十合计第1页共6页学院姓名学号任课老师考场教室__________选课号/座位号………密………封………线………以………内………答………题………无………效……5、解释为什么目前CMOS工艺中常采用多晶硅栅工艺，而不采用铝栅工艺？多晶硅栅工艺优点：1、通过掺杂得到特定电阻2、和二氧化硅更优良的界面特性3、后续高温工艺兼容性4、更高的可靠性5、在陡峭的结构上的淀积均匀性6、能实现自对准工艺6、现在制约芯片运算速度的主要因素在于RC延迟，如何减少RC延迟？办法：1、采用电导率更高的互连金属，如Cu取代Al2、采用低K质介质取代SiO2作为层间介质7、列出引入铜金属化的五大优点，并说明铜金属化面临的三大问题，如何解决这些问题？优点：1、电阻率减少，RC延迟减少2、减少功耗3、更高的集成密度4、良好的抗电迁移特性5、更少的工艺步骤问题：1、铜的高扩散系数，有可能进入有源区产生漏电2、不能采用干法刻蚀3、低温下很快氧化办法：采用大马士革工艺、增加铜阻挡层金属8、解释什么是硅栅自对准工艺，怎么实现以及有何优势。
电子科技大学微电子器件 (习题解答)
s Emax
qND
在
x
xi2 处，E3
Emax
q
s
NA xp
,
由此得：xp
s Emax
qNA
(2) 对于无 I 型区的PN结,
xi1 0,
xi2 0,
E1
q
s
ND (x
xn ),
E3
q
s
NA(x
xp )
在
x
0 处，电场达到最大， Emax
q
s
ND xn
q
s
NA xp
E
Emax
E1
E3
x
0
表面上，两种结构的 Emax 的表达式相同，但由于两种结构 的掺杂相同，因而Vbi 相同（即电场曲线与横轴所围面积相同）， 所以两种结构的 xn、xp与 Emax 并不相同。
WB
dWB dVCE
0 NBdx
IC VA
WB
VA 0 NBdx
N
B
(WB
)
dWB dVCE
对均匀基区，VA
WB dWB dVCE
式中，dWB dxdB , VCE VCB VBE
因
VBE
保持不变，所以 dVCE
dVCB ,
于是：VA
WB dxdB dVCB
1
xdB
2s N
2DB n
,
将n
106 s 及 WB 、DB
之值代入，得： 0.9987。
7、
b
WB2 2DB
2
1
1
1.1251011(s)
8、以 NPN 管为例，当基区与发射区都是非均匀掺杂时， 由式（3-33a）和式（3-33b），
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
后摩尔时代的新型微电子器件
摘要
随着半导体产业的不断发展，摩尔定律已经无法正确的对其进行预测，它的局限性在如今的后摩尔时代逐渐体现出来，微电子技术中的任何物理过程都必须遵守物理规律的限制，这些物理规律的存在使得摩尔定律陷入了瓶颈期。
摩尔定律的逐渐失效预示着后摩尔时代的到来，所谓的后摩尔时代，就是业者不再以追求更大效能的芯片为尚，而是强调多元化与实用性的原则。
也就是说，产品能发挥实际效用就是最好的质量，也是最具经济价值的东西。
本文针对后摩尔时代的微电子器件研制过程中的材料、设计、技术、封装展开讨论，给出后摩尔时代的相关微电子器件前沿知识。
关键词：后摩尔时代；微电子；材料；技术；
1 摩尔定律及后摩尔定律
摩尔定律由仙童公司的创始人之一的摩尔提出，他指出：集成电路的集成度，每18个月增加一倍，即集成度每三年翻两番，特征尺寸缩小，而且集成电路芯片的需求量也以相
同的速度增加，在集成电路性能提高的同时价格下降。
然而，微电子技术中的任何物理过程必然遵循物理规律的限制，这些限制包括在电磁学、量子力学测不准关系、热力学等方面的限制，它们对信号的传输速度、器件开关转换的器件功率、器件开关引起的能量变化、集成系统能量耗散和热量产生等形成限制。
这些基本的物理限制是不可逾越的，可以说是集成电路技术的物理极限。
其次，微电子学的大部分理论建立在经典物理理论基础之上，随着器件特征尺寸缩小，量子效应变得显著，这些传统的微电子学理论需要利用量子力学理论对其进行改造。
同样，在材料，资金，技术等发面，摩尔定律的局限性依然存在。
因此，国际半导体技术路线图组织（ITRS)在2005年的技术路线图中，即提出了“后摩尔定律”(More-than-Moore)的概念，提出未来微电子产业发展方向之一是按“后摩尔定律”的多重技术创新应用向前发展，即在产品多功能化(功耗、带宽等)需求下，将硅基CMOS和非硅基等技术相结合，以提供完整的解决方案来应对和满足层出不穷的新市场发展。
2后摩尔时代的微电子研究方向
首先，在CMOS工艺上，原始的按比例缩小将不再适用，新的材料系统和器件架构需要突破比例缩小的壁垒，我们需要在引入高介电常数介质材料的同时，抑制带隙变窄带来的隧穿电流，还要控制短沟效应来权衡迁移率和漏电功耗。
其次，在装配与封装中，SIP封装技术成为热门，其中，硅通孔（TSV）是解决3D系统集成的一种有效方案。
TSV工艺的制造流程可粗略分为通孔先行和通孔后行两火类。
对这两种工艺而言，其关键工序均集中在：TSV刻蚀、介质沉积、阻挡层／种子层沉积、铜填充以及表面平坦化。
通常芯片被固定在载体(玻璃或陪衬硅片)上并将厚度减薄至30～125 ，这势必引入包含热预算控制在内的诸多挑战。
在整个TSV生产流程中最具挑战且代价最高的工艺是阻挡层的沉积以及随后的通孔金属填充。
一个良好的铜扩散阻挡层(如钽或钛)是必不可少的，同时连续的种子层对铜的填充效果至关重要。
填充工艺必须具有高速率的特点（为了降低成本)，且在整个芯片内均匀性良好，这样才能保证平坦化后表面特性仍能满足要求。
再者，在材料方面，因为硅材料的加工极限一般认为是10nm线宽，受物理原理的制
约，小于10nm后不太可能生产出性能稳定、集成度更高的产品。
可能的替代方案是使用电子迁移率更高、尺寸更小的碳纳米管及石墨烯，二者具有相似的性质，都可以用于制作性能优良的微电子器件，以延续微电子技术的发展。
3新结构器件
由之前提到的为解决短沟效应，那么要么需要切断这部分电流的通道，要么将这部分电流也置于栅电极的控制之下。
基于这种思路，人们提出了超薄SOI和多栅FinFET器件。
两者均具有全耗尽沟道区，因此可以有效切断体区泄漏电流；而多栅FinFET 器件可以增强栅控能力, 使整个沟道区的电势能得到控制, 减少泄漏电流.。
超薄体SOI结构示意图
超薄体SOI包括一层厚度远小于栅长的硅膜，一层位于硅膜下方的绝缘层，一般源漏采用外延技术抬升以减少扩展电阻和提供良好的金属接触。
位于埋氧层(BOX) 下方是和源漏掺杂类型相反的重掺杂区，为接地区(ground plane)，可以起到一个背栅的作用，使得沟道区下界面处于积累区以增强对体区泄漏电流的控制。
由于超薄体SOI 技术具有优异的短沟效应抑制作用, 因此可以降低沟道掺杂浓度, 减少杂质随机涨落的影响, 同时减少GIDL 泄漏电流. 但是超薄体SOI 技术存在附加成本高、工艺波动性差、多阈值电压实现困难、NMOS 应力增强手段缺乏、寄生电阻随硅膜减薄增加、热耗散能力差等问题, 制约了其在大规模量产方面的应用。
FINFET结构示意图
和超薄体SOI 不同，FinFET 具有三维的栅控结构，因此在短沟效应控制方面表现出更强的能力。
在达到相同的短沟效应抑制能力的情况下, 三栅FinFET 所需要的Fin 宽, 即硅膜厚度可以放宽到超薄体SOI 的3倍，这对于缓解工艺要求极为有利.
4新器件材料
通过高迁移率来在获得同样驱动能力的情况下降低泄漏电流是目前新器件材料的发展趋势。
具有很高本征载流子迁移率的半导体材料近年来受到广泛关注, 如GeSi, Ge, GeSn, GaAs, InAs,InSb等. 然而, 这些材料都不具有对称的载流子迁移率, 导致某些材料仅仅适合PMOS 工作, 而另外一些则只适合NMOS 工作，所以我们暂时不做讨论。
相对于上问题到的材料，利用碳纳米管和石墨烯更有优势。
碳纳米管的禁带宽度可从金属到半导体(0~1.1ev) 变化，使其具有显著的场效应性，同时碳纳米管表现出良好的导电性，电导率通常可达铜的1万倍。
有报道认为通过计算认为直径为0.7nm的碳纳米管具有超导性，尽管其超导转变温度只有1.5*10^-4K，但是预示着碳纳米管在超导领域的应用前景。
而石墨烯具有无与伦比的高电子迁移率，经测试超过单晶硅的100倍。
石墨烯在电子迁移率上另一个优异性质是它的迁移率大小几乎不随温度变化而变化。
电子迁移率之所以受温度影响，是因为电子在传递过程中受晶体晶格震动的散射作用，导致电子迁移率降
低，而晶格震动的强度与温度成正比，即温度越高，电子迁移率越低，然而石墨烯的晶格震动对电子散射很少，几乎不受温度变化影响。
5新器件封装
由于接近摩尔定律的极限，再次缩小器件大小比例在经济成本上十分不划算，半导体产业如果继续坚持只会进入微利时代。
因此，提高封装技术解决成本问题是微电子器件封装部分的一大发展部分。
目前大力发展的是垂直封装技术，三维状态的垂直封装技术可以暂时应对这一问题。
垂直封装技术包含：芯片叠层封装(POP)，系统级封装(SIP)，晶圆级封装(WLP)，硅通孔(TSV)技术。