数字电路参考题
数字电路试题及答案
数字电路试题及答案一、选择题（每题10分，共20分）1. 下列数字电路元件中，属于组合逻辑的是A. 集线器B. 隧道二极管C. 寄存器D. D触发器答案：A2. 十进制数 8 的二进制表示形式为A. 1010B. 1110C. 1000D. 1001答案：C3. 十六进制数 B 的二进制表示形式为A. 1010B. 1101C. 1111D. 1011答案：D4. 以下哪个逻辑门的输出是其他逻辑门输出的非A. 与门B. 或门C. 非门D. 异或门答案：C二、填空题（每题10分，共20分）1. 使用 2 输入 AND 门，将 A 和 B 两个开关输入，如果 A 和 B 均为高电平时，输出为________答案：高电平2. 使用 2 输入 OR 门，将 A 和 B 两个开关输入，如果 A 和 B 中有一个或两个为高电平时，输出为________答案：高电平3. 使用 2 输入 XOR 门，将 A 和 B 两个开关输入，如果 A 和 B 中只有一个为高电平时，输出为________答案：高电平4. 使用 2 输入 NAND 门时，输出为低电平的条件是________答案：A 和 B 均为高电平三、简答题（每题20分，共40分）1. 请简述组合逻辑和时序逻辑的区别。
答案：组合逻辑是指电路的输出仅由当前时刻的输入确定，与之前的输入无关。
组合逻辑电路的输出仅取决于输入信号的组合，对于相同的输入，始终保持相同的输出。
而时序逻辑是指电路的输出除了与当前输入有关外，还与之前的输入和输出有关。
时序逻辑电路的输出不仅取决于输入信号的组合，还受到电路之前状态的影响。
2. 请简述二进制和十六进制之间的转换原理。
答案：二进制是一种基于2的数制，只有两个数位 0 和 1。
而十六进制是一种基于16的数制，包含了 0 到 9 的数字和 A 到 F 的六个字母。
进行二进制到十六进制的转换时，将二进制数按照每四位分组，然后将每个四位二进制数转换为相应的十六进制数，最终得到的十六进制数就是对应的表示。
数字电路试题及答案
《数字电路》试卷及答案一、【单项选择题】(本大题共20小题，每小题2分，共40分)在每小题列出的四个选项中只有一个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。
1、对于钟控RS触发器，若要求其输出“0”状态不变，则输入的RS信号应为（）。
[A] RS=X0 [B] RS=0X [C] RS=X1 [D] RS=1X2、以下各电路中，（）可以产生脉冲定时。
[A] 多谐振荡器[B] 单稳态触发器[C] 施密特触发器[D] 石英晶体多谐振荡器3、下列逻辑电路中为时序逻辑电路的是（）。
[A] 变量译码器[B] 加法器[C] 数码寄存器[D] 数据选择器4、同步时序电路和异步时序电路比较，其差异在于后者（）。
[A] 没有触发器[B] 没有统一的时钟脉冲控制[C] 没有稳定状态[D] 输出只与内部状态有关5、当用专用输出结构的PAL设计时序逻辑电路时，必须还要具备有（）。
[A] 触发器[B] 晶体管[C] MOS管[D] 电容6、能将输出端直接相接完成线与的电路有（）。
[A] TTL与门[B] 或门[C] 三态门[D] 三极管非门7、TTL与非门的多余脚悬空等效于（ A ）。
[A] 1 [B] 0 [C] Vcc [D] Vee8、以下哪一条不是消除竟争冒险的措施（）。
[A] 接入滤波电路[B] 利用触发器[C] 加入选通脉冲[D] 修改逻辑设计9、主从触发器的触发方式是（）。
[A] CP=1 [B] CP上升沿[C] CP下降沿[D] 分两次处理10、组合型PLA是由（）构成。
[A] 与门阵列和或门阵列[B] 一个计数器[C] 一个或阵列[D] 一个寄存器11、下列四个数中，最大的数是（）。
[A] (AF)16[B] (001010000010)8421BCD[C] (10100000)2[D] (198)1012、触发器有两个稳态，存储8位二进制信息要（）个触发器。
[A] 2 [B] 8 [C] 16 [D] 3213、下列门电路属于双极型的是（）。
数字电路试题及答案
数字电路试题及答案一、选择题1. 数字电路中最基本的逻辑门是以下哪一个？A. 与非门B. 或非门C. 与门D. 异或门答案：C2. 在二进制数系统中，用三个比特（bit）可以表示多少个不同的数值？A. 4B. 6C. 8D. 10答案：C3. 下列哪个触发器具有记忆功能？A. 组合逻辑B. 时序逻辑C. D型触发器D. T型触发器答案：C4. 在数字电路中，"0" 和 "1" 分别代表什么逻辑状态？A. 低电平 / 高电平B. 高电平 / 低电平C. 接地 / 供电D. 禁用 / 启用答案：A5. 以下哪种类型的逻辑门是使用晶体管实现开关功能的？A. 模拟门B. 数字门C. 模拟数字门D. 晶体管逻辑门答案：D二、填空题1. 在数字电路中，一个______门输出的高电平可以驱动多个输入端，而不会改变输出电平。
答案：或门2. _______是数字电路设计中的一种基本方法，它将复杂的电路分解为更简单的子电路。
答案：模块化设计3. 在数字电路中，一个______触发器在时钟信号的上升沿改变状态，而______触发器在下降沿改变状态。
答案：D型；JK型4. 一个4位二进制计数器的最大输出值是______。
答案：155. 在数字电路中，______是一种用于存储数据的电路，它可以在没有时钟信号的情况下保持信息。
答案：触发器三、简答题1. 请简述数字电路与模拟电路的主要区别。
答：数字电路处理的是离散的信号，通常只有两种状态（如高电平代表“1”，低电平代表“0”），而模拟电路处理的是连续变化的信号。
数字电路的主要优点是抗干扰能力强，易于实现逻辑运算和存储功能，而模拟电路则更擅长处理连续变化的信号，如音频和视频信号。
2. 什么是组合逻辑和时序逻辑？答：组合逻辑是指其输出仅依赖于当前输入信号的逻辑电路，不包含存储元件，如与门、或门和非门等。
时序逻辑则包含存储元件（如触发器），其输出不仅依赖于当前的输入信号，还依赖于历史状态，因此具有记忆功能。
数字电路练习题
选择1、有八个触发器的二进制计数器，它们最多有（ C ）种计数状态。
A 、8；B 、16；C 、256；D 、642、下列触发器中上升沿触发的是（ D ）。
A 、主从RS 触发器；B 、JK 触发器；C 、T 触发器；D 、D 触发器3、下式中与非门表达式为（ D ），或门表达式为（ A ）。
A 、Y=A+B ；B 、Y=AB ；C 、Y=B A +；D 、Y=AB4、十二进制加法计数器需要（ C ）个触发器构成。
A 、8；B 、16；C 、4；D 、35、逻辑电路如右图，函数式为（A ）。
A 、F=AB +C ； B 、F=AB +C ；C 、F=C AB +；D 、F=A+BC6、逻辑函数F=AB+BC 的最小项表达式为（ C ）A 、F=m 2+m 3+m 6B 、F=m 2+m 3+m 7C 、F=m 3+m 6+m 7D 、F=m 3+m 4+m 77、74LS138译码器有（ A ），74LS148编码器有（ C ）A 、三个输入端，三个输出端；B 、八个输入端，八个输出端；C 、三个输入端，八个输出端；D 、八个输入端，三个输出端。
8、单稳态触发器的输出状态有（ A ）A 、一个稳态、一个暂态B 、两个稳态C 、只有一个稳态D 、没有稳态1、对于MOS 门电路，多余端不允许（ A ）A 、悬空B 、与有用端并联C 、接电源D 、接低电平2、右图①表示（ A ）电路，②图表示（ B ）电路Ａ、与门 Ｂ、或门Ｃ、非门 Ｄ、与非门３、卡诺图③、④表示的逻辑函数最简式分别为（ C ）和（ B ）A 、F=B +DB 、F=B+DC 、F=BD+B DD 、F=BD+BD4、逻辑电路如图⑤，函数式为（ A ）A 、 F=AB +CB 、 F =A B +CC 、 F=AB +CD 、F=A+B C5、一位8421B C D 码计数器至少需要 B 个触发器。
A.3B.4C.5D.106、下列逻辑函数表达式中与F=A B +A B 功能相同的是（ A ）A 、B A ⊕ B 、B A ⊕C 、B A ⊕D 、B A ⊕7、施密特触发器常用于（ A ）A 、脉冲整形与变换B 、定时、延时C 、计数D 、寄存8、施密特触发器的输出状态有 BA 、一个稳态、一个暂态B 、两个稳态C 、只有一个稳态D 、没有稳态1、对于MOS 门电路，多余端不允许 AA 、悬空B 、与有用端并联C 、接电源D 、接低电平2、一个8选1多路选择器，输入地址有 ，16选1多路选择器输入地址有 。
数字电子技术基础第一章练习题及参考答案
第一章数字电路基础第一部分基础知识一、选择题1.以下代码中为无权码的为。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2.以下代码中为恒权码的为。
A .8421BCD码B. 5421BCD码C.余三码D.格雷码3. 一位十六进制数可以用位二进制数来表示。
A. 1B.2C. 4D.164.十进制数25用8421BCD码表示为。
A .10 101B .0010 0101 C. 100101 D .101015.在一个8位的存储单元中，能够存储的最大无符号整数是。
A. (256) 10B. (127) 10C. (FF) 16D. (255) 106.与十进制数(53.5) 10等值的数或代码为。
A.(0101 0011. 0101)8421BCDB.(35. 8)16C.(110101. 1)2D.(65. 4)87.矩形脉冲信号的参数有。
A.周期B.占空比C.脉宽D.扫描期8.与八进制数(47. 3) 8等值的数为：A. (100111 . 011 )2B. (27. 6)16C. (27. 3 )16D. (1 00111 . 11 )29. 常用的BCD码有。
A.奇偶校验码B.格雷码C. 8421码D.余三码10 .与模拟电路相比，数字电路主要的优点有。
A.容易设计B.通用性强C.保密性好D.抗干扰能力强二、判断题(正确打，，错误的打X)1.方波的占空比为0. 5。
()2. 8421 码1001 比0001 大。
( )3.数字电路中用“ 1”和“ 0”分别表示两种状态，二者无大小之分。
()4.格雷码具有任何相邻码只有一位码元不同的特性。
()5.八进制数(18) 8比十进制数(18) 10小。
()6.当传送十进制数5时，在8421奇校验码的校验位上值应为1。
( )7.在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。
()8.占空比的公式为：q = t w / T,则周期T越大占空比q越小。
数字电路试题及答案
数字电路试题及答案一、选择题（每题2分，共20分）1. 数字电路中最基本的逻辑关系是：A. 与逻辑B. 或逻辑C. 非逻辑D. 异或逻辑2. 以下哪个不是数字电路的优点？A. 高速度B. 低功耗C. 可编程性D. 易于制造3. 一个3输入的与门，当所有输入都为1时，输出为：A. 0B. 1C. 2D. 34. 触发器的主要用途是：A. 存储一位二进制信息B. 进行算术运算C. 执行逻辑判断D. 放大信号5. 下列哪个不是组合逻辑电路的特点？A. 输出只依赖于当前的输入B. 输出可以延迟输入C. 没有记忆功能D. 可以进行复杂的逻辑运算二、填空题（每空2分，共20分）6. 一个典型的数字电路由________、________和输出三部分组成。
7. 一个4位二进制计数器可以计数的最大数值是________。
8. 一个D触发器的两个主要输入端是________和________。
9. 在数字电路中，________是一种常用的同步信号，用于协调电路的时序。
10. 一个3-8译码器可以将3位二进制信号转换为________种可能的输出状态。
三、简答题（每题15分，共30分）11. 简述数字电路与模拟电路的主要区别。
12. 解释什么是时钟信号，并说明它在数字电路中的作用。
四、计算题（每题15分，共30分）13. 给定一个逻辑表达式 Y = A'B + AB'，使用卡诺图化简该表达式，并画出相应的逻辑电路图。
14. 设计一个2位二进制计数器，使用D触发器实现，并说明其工作原理。
答案一、选择题1. 答案：A（与逻辑）2. 答案：D（易于制造）3. 答案：B（1）4. 答案：A（存储一位二进制信息）5. 答案：B（输出可以延迟输入）二、填空题6. 答案：输入、处理7. 答案：15（2^4 - 1）8. 答案：数据输入（D）、时钟输入（CLK）9. 答案：时钟信号（Clock Signal）10. 答案：8三、简答题11. 数字电路与模拟电路的主要区别在于：数字电路处理的是离散的数字信号，而模拟电路处理的是连续的模拟信号。
数字电路练习题及答案
数字电路练习题及答案选择题：1．下列四个数中，与十进制数10不相等的是A、16B、2C、8421BCDD、82．N个变量可以构成多少个最小项A、NB、2NC、2ND、2N-13．下列功能不是二极管的常用功能的是A、检波B、开关C、放大D、整流4．.将十进制数10转换成八进制数是A、20B、22C、21D、235．译码器的输入地址线为4根，那么输出线为多少根A、B、12C、16D、206．能把正弦信号转换成矩形脉冲信号的电路是A、多谐振荡器B、D/A转换器C、JK触发器D、施密特触发器7．三变量函数F?A,B,C??A?BC的最小项表示中不含下列哪项A、m2B、 m5C、m3D、 m78．用PROM来实现组合逻辑电路，他的可编程阵列是 A、与阵列 B、或阵列C、与阵列和或阵列都可以D、以上说法都不对9．A/D转换器中，转换速度最高的为转换A、并联比较型B、逐次逼近型C、双积分型D、计数型10．关于PAL器件与或阵列说法正确的是A、只有与阵列可编程B、都是可编程的C、只有或阵列可编程D、都是不可编程的11. 当三态门输出高阻状态时，输出电阻为A、无穷大B、约100欧姆C、无穷小D、约10欧姆12为使采样输出信号不失真地代表输入模拟信号，采样频率fs和输入模拟信号的最高频率A、fs≥C、fs≥2fImax fImax fImax的关系是 fImaxB、fs≤D、fs≤2fImax13. 下列说法不正确的是A．集电极开路的门称为OC门B．三态门输出端有可能出现三种状态C．OC门输出端直接连接可以实现正逻辑的线或运算D.利用三态门电路可实现双向传输14. 以下错误的是A．数字比较器可以比较数字大小B．实现两个一位二进制数相加的电路叫全加器C．实现两个一位二进制数和来自低位的进位相加的电路叫全加器D．编码器可分为普通全加器和优先编码器15. 下列描述不正确的是A．触发器具有两种状态，当Q=1时触发器处于1态 B．时序电路必然存在状态循环C．异步时序电路的响应速度要比同步时序电路的响应速度慢D．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象16．离散的，不连续的信号，称为。
数字电路试题及答案
数字电路试题一、单项选择题1、以下代码中为无权码的为 〔 〕 A . 8421BCD 码 B . 5421BCD 码 C . 余三码 D .2421BCD 码2、图示逻辑电路的逻辑式为 〔 〕A ．F=CB A ++ B ．F=C B A ++ C ．F=C B AD ．F=ABC3、以下关于异或运算的式子中，不正确的选项是 〔 〕 A ．0A A =⊕ B ． 1A A =⊕ C ．A 0A =⊕ D ．A 1A =⊕4、一个n 变量的逻辑函数应该有 个最小项 〔 〕 A ．n B ．n2 C ．n 2 D ．2n5、假设编码器中有50个编码对象，那么要求输出二进制代码位数为 位。
〔 〕 A .5 B .6 C .10 D .506、在以下逻辑电路中，不是组合逻辑电路的是 。
〔 〕 A .译码器 B .编码器 C .全加器 D .存放器7、欲使JK 触发器按01=+n Q工作，可使JK 触发器的输入端 。
〔 〕A .1==K JB .Q J =，Q K =C .Q J =，Q K =D .0=J ，1=K 8、同步时序电路和异步时序电路比拟，其差异在于两者 。
〔 〕 A .没有触发器 B .是否有统一的时钟脉冲控制 C .没有稳定状态 D .输出只与内部状态有关9、8位移位存放器，串行输入时经 个脉冲后，8位数码全部移入存放器中。
〔 〕 A .1 B .2 C .4 D .810、555定时器D R 端不用时，应当 。
〔 〕 A .接高电平 B .接低电平C .通过F μ01.0的电容接地D .通过小于Ω500的电阻接地二、填空题1、当传送十进制数5时，在8421奇校验码的校验位上值应为 。
2、()10＝〔 〕2＝〔 〕8＝〔 〕163、用反演律求函数D A D C ABC F ++=的反函数〔不用化简〕=F 。
4、消除竟争冒险的方法有 、 、 等。
5、触发器有 个稳态，存储8位二进制信息要 个触发器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《数字电路与逻辑设计》综合练习题及解答第一部分 习题一、 填空1．将十进制数转换成等值的二进制数、十六进制数。
（51．625）10 = （ ）2= （ ）162．（1997）10= （ ）余3BCD = （ ）8421BCD 3．（BF.5）16= （ ）24．一位二进制数只有2个数，四位二进制数有 个数；为计64个数，需要 位二进制数。
5．二进制数（1101.1011）2的等值八进制数是（ ）8。
6．二进制数（1101.101）2的等值十进制数是（ ）10。
7.欲对100个对象进行二进制编码，则至少需要（ ）位二进制数。
8.二进制数为000000~111111能代表（ ）个十进制整数。
9．为将信息码10110010配成奇校验码，其配奇位的逻辑值为 ； 为将信息码01101101配成偶校验码，其配偶位的逻辑值为 。
10．格雷码的特点是 。
11．n 变量函数的每一个最小项有 个相领项。
12．当j i ≠时，同一逻辑函数的两个最小项j i m m ⋅＝（ ）。
13．n 变量的逻辑函数，i m 为最小项，则有∑-=120n i i m ＝（ ）。
14．逻辑函数D C B A F ++=的反函数F ＝ （ ）。
15．逻辑函数)(C B A F+=的对偶函数F '是 （ ）。
16．多变量同或运算时， ＝0，则i x ＝0的个数必须为（ ）。
17．逻辑函数AB C C B A F ⊕⊕=1),,(的最小项表达式为),,(C B A F ＝（ ）。
18. 逻辑函数)14,12,0()10,8,4,3,2,1(),,,(∑∑Φ+=m D C B A F 的最简与或式为F ＝( )。
19．逻辑函数))((),,(C B A C B A C B A F ++++=的最简与或式为（ ）。
20．巳知函数的对偶式BC D C B A D C B A F ++='),,,(，则它的原函数F ＝（ ）。
* * * * * 21.正逻辑约定是（ ）、（ ）。
22．双极型三极管由截止状态过渡到饱和状态所需的过渡时间称为 时间，它由 时间和 时间两部分组成，可用等式 描述。
23．双极型三极管由饱和状态过渡到截止状态所需的过渡时间称为 时间，它由 时间和 时间两部分组成，可用等式 描述。
24．三极管反相器（或与非门）带灌电流负载时，负载电流的方向是从，此时反相器（或与非门）输出电平。
25．三极管反相器（或与非门）带拉电流负载时，负载电流的方向是从，此时反相器（或与非门）输出电平。
26．输入端的噪声容限说明。
噪声容限越大说明该门的。
27．TTL与非门的导通延迟时间用表示，是截止延迟时间。
平均传输延迟时间t pd = 。
28．两个OC门的输出端（F 1 和F 2 ）可以，后的输出F与F 1 、F 2 之间的逻辑关系是，并称这种连接的逻辑关系为逻辑。
29．三态门的输出有三种状态，分别为：态，态和态。
30．CMOS门电路的两种基本单元电路是：管和管串接的与管和管并接的。
31．ECL电路的抗干扰能力（填高或低），其工作速度在各种集成电路中（填最高或最低）。
32．在TTL与CMOS、ECL电路连接问题上，为了保证电路能够正常工作，主要需解决的问题就是和问题。
*********************************33．组合电路在逻辑功能上的特点是：。
34．组合电路在电路结构上的特点是：。
35．触发器的基本性质是。
36．同步触发器和主从边沿触发器的根本区别在于，。
37．与非门组成的基本触发器具有记忆能力的根本原因是由于。
38．JK触发器在任意状态下，为使次态为“0”，应使J，K＝。
39．T触发器是一种触发器，当T＝1时；T＝0时。
40．主从触发器只在CP 沿改变状态，而维持阻塞触发器只在CP 沿改变状态。
同步触发器在CP＝时均可改变状态。
*******************************41．时序电路按时钟脉冲的驱动情况可以分成和两大类。
42．计数器是一种能的时序电路。
43．n位同步二进制加计数器的构成方法是：将n个无空翻的触发器分别接成触发器，使T＝，进位CO＝，计数脉冲CP直接接触发器的CP端。
44．移存器的串入—并出功能可以实现。
45．设移位脉冲（CP）频率为1MHz，某串行码经16级移存器串入—串出后，其延时时间为。
二、选择题：1．等于（36.7）10的8421BCD 编码是（ ）。
A. 0110110.101B. 0011110.1110C. 00110110.0111D. 110110.111 2．（6B.2）16等值二进制数是（ ）。
A. 1101011.001B. 01101010.01C. 11101011.01D. 01100111.01 3.若输入变量A ，B 全为1时，输出F=0，则其输出与输入的关系是( )。
A. 异或B. 同或 C ．与非 D. 或非 4. 在何种情况下，“或非”运算的结果是逻辑“0”。
( ) A ．全部输入为“0” B ．全部输入为“1”C. 任一输入为“0”，其他输入为“1”D. 任一输入为“1” 5. ∑=)15,14,10,9,8,4,3,2(1F ,D AC C B A D C B A ABC C B A F++++=2,它们的逻辑关系是（ ）。
A. 21F F = B. 21F F =C. 021=+F FD.1F 和2F 互为对偶式6.数字信号和模拟信号的不同之处是（ ）A. 数字信号在大小上不连续，时间上连续，而模拟信号则相反。
B. 数字信号在大小上连续，时间上不连续，而模拟信号则相反。
C. 数字信号在大小和时间上均不连续，而模拟信号则相反。
D. 数字信号在大小和时间上均连续，而模拟信号则相反。
7.已知F=CD ABC +，选出下列（）可以肯定使F=0的情况：A. A=0,BC=1B.B=1,C=1 B. C=1,D=0 D.BC=1,D=18.一四输入端与非门，使其输出为0的输入变量取值组合有（ ）种。
A. 15 B.8 B. 7 D.19．已知二变量输入逻辑门的输入A 、B 和输出F 的波形如图所示，判断是（ ）逻辑门的波形。
A.与非门 B.异或门 C.同或门 D.无法判断10. 一个16选1的数据选择器（十六路数据选择器），其地址输入（选择控制输入）端有( )。
A ．1个 B. 2个 C ．4个 D ．8个11．摩尔型时序电路的输出( )．A ．仅同当前外输入有关 B. 仅同电路内部状态有关C. 既与外输入也与内部状态有关D. 与外输入和内部状态都无关 12. n 个触发器构成的扭环计数器中，无效状态有( )个。
A ．nB ．n 2A FBC ．12-nD ．n n22-13．一位842lBCD 码计数器至少需要( )个触发器。
A ．3B ．4C ．5D ．1014．时序逻辑电路中一定包含 。
A. 触发器B. 组合逻辑电路C. 移位寄存器D. 译码器15．由集电极开路门构成的逻辑电路如图所示，则它所完成的逻辑功能是F ＝（）。
A.A ⊕BB.B A ⊕C.AB B A +D.AB B A ∙三、分析设计题1．用代数法化简函数F ＝A ＋CD ＋B＋B AD 为最简与或表达式 2．将函数式F ＝AB ＋BC ＋AC 化为最小项表达式3．直接写出函数F ＝A ＋E D C B ++的对偶式F'，并用反演规则写出其反演式F 4．试写出下列卡诺图的最小项表达式，并用卡诺图法求其最简与或式5．用卡诺图法化简为最简与或式F ＝A B C ＋AD ＋D （B ＋C ）＋A C ＋A D 6．用卡诺图法化简为最简与或式 F ＝∑∑），，（）＋，，，，，，（1187φ151096320AB A BF7．化简逻辑函数D A CDE BD B A F +++= 8．卡诺图法化简函数∑=)13,12,9,8,7,6,5,3,2,1(),,,(1m D C B A Y 为最简与或式。
四、 分析题1．CMOS 线路图如图所示，写出F 的逻辑式，说明它是何种门电路。
2．电路如图所示，试对应于A 、B 、C 端的波形画出该电路的输出波形。
3．分析如下逻辑图，求出Y 1 、Y 2 的逻辑式，列出真值表，指出逻辑功能。
4. 设A 、B 、C 为逻辑变量，试回答：（l ）若已知A ＋B=A ＋C ，则B=C ，对吗？ （2）若已知AB=AC ，则B=C ，对吗？ （3）若已知⎩⎨⎧=+=+AC AB CA B A 则B=C ， 对吗？5. TTL 门电路组成图(a) ~ (c)所示的电路。
试写出函数F 1，F 2，F 3的逻辑表达式。
YABC FDDABY 1Y 2A B五、分析设计题1.试分析图中所示组合逻辑电路，B 、C 为控制输入端，A 3 A 2 A 1 A 0为数据输入端。
说明该电路具有哪几种逻辑功能。
2．用与非门设计一个组合逻辑电路，完成如下功能： 只有当三个裁判（包括裁判长），或一个裁判长和另一个裁判认为杠铃已举起并符合标准时，按下按键，使灯亮（或铃响），表示此次举重成功，否则，就表示举重失败。
3．某组合逻辑电路如图所示，分析该电路实现的逻辑功能。
1CA2CAA B F 3C A B (a)(b)(c)B CYCB A4．下图中片0－4均为译码器，指出当输入代码为A 4 A 3 A 2 A 1 A 0=10101时，片0－3中的5．6． 分析如下电路，写出逻辑式，列出真值表，指出逻辑功能。
C B A F 1F 2C YC7． 用一个四选一数据选择器设计实现下述逻辑功能的组合电路。
8． 用8选1数据选择器实现逻辑函数F= （2，4，5，7）。
9． 试用下图所示的4选1数据选择器设计一组合电路。
从电路的输入端（A 、B 、C 、D ）输入余3BCD 码，输出为F 。
当输入十进制数码0、2、4、5、7的对应余3BCD 码时，F=1；输入其它余3BCD 码时，F=0。
（输入端允许用反变量）10．用数据选择器组成的电路如图所示。
试写出该电路输出函数的逻辑表达式。
YSY六．分析设计题1．试画出如下逻辑电路的P 端输出波形，要求对应CP 输入时钟和A 输入波形画出输出波形P 。
已知维持阻塞D 触发器的初始状态为“1”（忽略触发器的传输延迟时间）。
2．由主从JK 触发器组成的逻辑电路如下图所示，试对应CP 波形画出Q 的波形。
（设触发器的初始态为“0”，且画图时忽略触发器的延迟时间）。
3．逻辑电路及CP 、A 的电压波形如下图所示，试画出Q 的波形。
（设触发器的初始态为“1”，且不考虑器件的传输延迟时间）。
C D"1"Y四选一数据选择器CPQA PPCP A4．设TTL 主从JK 触发器的初态为“0”, 输入端的信号如图所示，画出输出端Q 的波形。