集成电路的基本制造工艺1
集成电路典型工艺流程
集成电路典型工艺流程（1）晶圆晶圆（Wafer）的生产由二氧化硅开始，经电弧炉提炼还原成冶炼级的硅，再经盐酸氯化，产生三氯化硅，经蒸馏纯化后，通过慢速分解过程，制成棒状或粒状的“多晶硅”。
一般晶圆制造厂，将多晶硅熔化后，再利用“籽晶”慢慢拉出单晶硅棒。
经研磨、拋光、切片后，即成为集成电路芯片生产的原料—晶圆片。
（2）光刻光刻是在光刻胶上经过曝光和显影的工序，把掩模版上的图形转换到光刻胶下面的薄膜层或硅晶上。
光刻主要包含了匀胶、烘烤、光罩对准、曝光和显影等工序。
由于光学上的需要，这段工序的照明采用偏黄色的可见光，因此俗称此区域为黄光区。
（3）干法刻蚀在半导体工艺中，刻蚀被用来将某种材质自晶圆表面上除去。
干法刻蚀是目前最常用的刻蚀方式，以气体作为主要的刻蚀媒介，并凭借等离子体能量来驱动反应。
（4）化学气相淀积（Chemical Vapor Deposition，CVD）化学气相淀积是制造微电子器件时用来淀积出某种薄膜（film）的技术，所淀积出的薄膜可能是介电材料（绝缘体，dielectrics）、导体或半导体。
（5）物理气相淀积（Physical Vapor Deposition，PVD）物理气相淀积主要包括蒸发和溅射。
如其名称所示，物理气相淀积主要是一种物理变化的工艺而非化学工艺。
这种技术一般使用氩气等惰性气体，凭借在高真空中將氩离子加速以撞击靶材后，可将靶材原子一个个溅射出来，并使被溅射出来的材质（通常为铝、钛或其合金）淀积在晶圆表面。
反应室內部的高温与高真空环境，可使这些金属原子结成晶粒，再通过光刻与刻蚀，来得到所要的导电电路。
（6）氧化利用热氧化法生长一层二氧化硅薄膜，目的是为了降低后续淀积氮化硅薄膜时产生的应力（stress），氮化硅具有很强的应力，会影响晶圆表面的结构，因此在这一层氮化硅及硅晶圆之间，生长一层二氧化硅薄膜来减缓氮化硅与规晶圆间的应力。
（7）离子注入离子注入工艺可将掺杂物质以离子形式注入半导体元件的特定区域上，以获得精确的电特性。
集成电路基本制造工艺
– Na、K、Fe、Cu、Au 等元素 – 扩散系数要比替位式扩散大6～7个数量级 – （绝对不许用手摸硅片—防止Na+沾污。）30
Sc
Sc
xJ
xJ
立体图
柱面
平面 球面
横向扩展宽度=0.8xj
剖面图
杂质横向扩散示意图
31
离子注入
离子注入是另一种掺杂技术，离子 注入掺杂也分为两个步骤：离子注入和 退火再分布。离子注入是通过高能离子 束轰击硅片表面，在掺杂窗口处，杂质 离子被注入硅本体，在其他部位，杂质 离子被硅表面的保护层屏蔽，完成选择 掺杂的过程。进入硅中的杂质离子在一 定的位置形成一定的分布。通常，离子 注入的深度(平均射程)较浅且浓度较大， 必须重新使它们再分布。掺杂深度由注 入杂质离子的能量和质量决定，掺杂浓 度由注入杂质离子的数目(剂量)决定。
27
1.2.3 掺杂工艺（扩散与离子注入）
通过掺杂可以在硅衬底上形成不同类型的半导体区
域，构成各种器件结构。掺杂工艺的基本思想就是通过 某种技术措施，将一定浓度的Ⅲ价元素，如硼，或Ⅴ价 元素，如磷、砷等掺入半导体衬底。
D
G
S
G
D
S
Al
SiO2
N
N
P-si
28
掺杂：将需要的杂质掺入特定的 半导体区域中，以达到改变半导 体电学性质，形成PN结、电阻、 欧姆接触
湿法刻蚀：利用液态化学试剂或溶液通过化 学反应进行刻蚀的方法。
干法刻蚀：主要指利用低压放电产生的等离子 体中的离子或游离基(处于激发态的分子、原子 及各种原子基团等)与材料发生化学反应或通过 轰击等物理作用而达到刻蚀的目的。
26
cmos集成电路的基本制造工艺
cmos集成电路的基本制造工艺CMOS集成电路的基本制造工艺CMOS（Complementary Metal-Oxide-Semiconductor）集成电路是一种在电子设备中广泛使用的技术。
它使用了CMOS制造工艺来制造集成电路的核心部件。
本文将介绍CMOS集成电路的基本制造工艺。
1. 硅片制备CMOS集成电路的制造过程始于硅片的制备。
硅片是一个纯净的硅晶体，它通常具有圆形或方形的形状。
制备硅片的主要步骤包括：清洗硅片表面、沉积氧化层、扩散掺杂、增厚氧化层等。
这些步骤的目的是为了获得一个纯净的硅基片，并在其表面形成氧化层以保护硅片。
2. 掩膜制作掩膜制作是CMOS制造工艺中的关键步骤之一。
它是通过在硅片表面涂覆光刻胶，并使用掩膜模板进行曝光和显影，来形成电路的图案。
掩膜制作的目的是将电路的结构和层次图案化到硅片表面。
3. 硅片刻蚀硅片刻蚀是为了去除掉掩膜未覆盖的部分。
在刻蚀过程中，掩膜会保护住部分硅片，而未被掩膜保护的硅片会被化学溶液或等离子体腐蚀掉。
通过控制刻蚀时间和刻蚀剂的浓度，可以控制刻蚀的深度，从而形成电路的结构。
4. 氧化层形成氧化层是CMOS制造工艺中的常用材料之一。
通过氧化层的形成，可以为电路提供绝缘层和保护层。
氧化层的形成通常是通过将硅片暴露在氧化气氛中，使硅表面的硅原子与氧气发生反应，形成二氧化硅薄膜。
5. 金属沉积金属沉积是为了形成电路中的金属导线和连接器。
常用的金属材料包括铝、铜等。
金属沉积的过程中，金属原子会被沉积在硅片表面，并通过一系列化学反应和物理处理来形成金属导线。
6. 清洗和封装在CMOS制造工艺的最后阶段，还需要对制造的芯片进行清洗和封装。
清洗的目的是去除制造过程中产生的杂质和残留物，以保证芯片的质量。
封装则是将芯片封装在塑料或陶瓷封装中，以提供保护和连接芯片的功能。
总结起来，CMOS集成电路的基本制造工艺包括硅片制备、掩膜制作、硅片刻蚀、氧化层形成、金属沉积、清洗和封装等步骤。
3.集成电路芯片制造的基本工艺流程
3.集成电路芯片制造的基本工艺流程
1.制作晶圆。
使用晶圆切片机将硅晶棒切割出所需厚度的晶圆。
2.晶圆涂膜。
在晶圆表面涂上光阻薄膜，该薄膜能提升晶圆的抗氧化以及耐温能力。
3.晶圆光刻显影、蚀刻。
使用紫外光通过光罩和凸透镜后照射到晶圆涂膜上，使其软化，然后使用溶剂将其溶解冲走，使薄膜下的硅暴露出来。
4.离子注入。
使用刻蚀机在裸露出的硅上刻蚀出N阱和P阱，并注入离子，形成PN结（逻辑闸门）；然后通过化学和物理气象沉淀做出上层金属连接电路。
5.晶圆测试。
经过上面的几道工艺之后，晶圆上会形成一个个格状的晶粒。
通过针测的方式对每个晶粒进行电气特性检测。
6.封装。
将制造完成的晶圆固定，绑定引脚，然后根据用户的应用习惯、应用环境、市场形式等外在因素采用各种不同的封装形式；同种芯片内核可以有不同的封装形式。
集成电路制造流程过程中的主要工艺
集成电路制造流程过程中的主要工艺随着集成电路技术不断发展，制造过程也得到了不断改进。
集成电路的制造过程包括许多工艺流程，其中主要的工艺包括晶圆加工、光刻、扩散、离子注入、薄膜沉积、蚀刻和封装等。
下面将介绍这些主要工艺的流程和作用。
1. 晶圆加工晶圆加工是制造集成电路的第一步。
在此过程中，对硅晶片进行切割、抛光和清洗处理。
这些步骤确保晶圆表面平整、无污染和精确尺寸。
2. 光刻光刻是制造集成电路的核心技术之一。
它使用光刻机在晶圆表面上投射光芯片的图案。
胶片上的图案经过显影、清洗和烘干处理后，就能形成光刻图形。
光刻工艺的精度决定了集成电路的性能和功能。
3. 扩散扩散是将掺杂物渗透到晶片中的过程。
在这个过程中，将掺杂物“扩散”到硅晶片表面形成p型或n型区域。
这些区域将形成电子元件的基础。
4. 离子注入离子注入是另一种使掺杂物进入硅晶片的方法。
此过程中，掺杂物离子通过加速器注入晶片中。
此方法的优点是能够精确地控制掺杂量和深度。
5. 薄膜沉积在制造集成电路时，需要在晶片表面上沉积各种薄膜。
例如，氧化层、金属层和多晶硅层等。
这些层的作用是保护、连接和隔离电子元件。
6. 蚀刻蚀刻是将薄膜层和掺杂物精确刻划成所需要的形状和尺寸。
这个过程使用化学液体或气体来刻划出薄膜层的形状，以及掺杂物的深度和形状。
7. 封装在制造集成电路的过程中，需要将晶片封装在塑料或陶瓷壳体内。
这个过程是为了保护晶片不受到机械冲击和环境的影响。
同时，封装过程还能为集成电路提供引脚和电气连接。
综上所述，以上是集成电路制造过程中的主要工艺。
这些工艺流程的精度和效率决定了集成电路的性能和功能。
随着技术的不断进步和创新，集成电路的制造过程也会不断改进和优化。
集成电路制造工艺
集成电路制造工艺
一、集成电路(Integrated Circuit)制造工艺
1、光刻工艺
光刻是集成电路制造中最重要的一环，其核心在于成膜工艺，这一步
将深受工业生产，尤其是电子产品的发展影响。
光刻工艺是将晶体管和其
它器件物理分开的技术，可以生产出具有高精度，高可靠性和低成本的微
电子元器件。
a.硅片准备：在这一步，硅片在自动化的清洁装置受到清洗，并在多
次乳液清洗的过程中被稀释，从而实现高纯度。
b.光刻：在这一步，光刻技术中最重要的参数是刻蚀精度，其值很大
程度上决定着最终的制造成本和产品的质量。
光刻体系中有两个主要部分：照明系统和光刻机。
光刻机使用一种特殊的光刻液，它可以将图形转换成
光掩膜，然后将它们转换成硅片上的图形。
在这一步，晶圆上的图像将逐
步被清楚的曝光出来，刻蚀精度可以达到毫米的程度。
c.光刻机烙印：在这一步，将封装物理图形输出成为光刻机可以使用
的信息，用于控制光刻机进行照明和刻蚀的操作。
此外，光刻机还要添加
一定的标识，以方便晶片的跟踪。
2、掩膜工艺
掩膜工艺是集成电路制造的一个核心过程。
它使用掩模薄膜和激光打
击设备来将特定图案的光掩膜转换到晶圆上。
使用的技术包括激光掩膜、
紫外光掩膜等。
集成电路制造工艺流程介绍
集成电路制造工艺流程介绍1. 晶圆生长：制造过程的第一步是晶圆生长。
晶圆通常是由硅材料制成，通过化学气相沉积（CVD）或单晶硅引入熔融法来生长。
2. 晶圆清洗：晶圆表面需要进行清洗，以去除可能存在的污染物和杂质，以确保后续工艺步骤的成功进行。
3. 光刻：光刻是制造过程中非常关键的一步。
在光刻过程中，先将一层光刻胶涂覆在晶圆表面，然后使用光刻机将芯片的设计图案投影在晶圆上。
接着，进行光刻胶显影，将未受光的部分去除，留下所需的图案。
4. 沉积：接下来是沉积步骤，通过CVD或物理气相沉积（PVD）将金属、氧化物或多晶硅等材料沉积在晶圆表面上，以形成导线、电极或其他部件。
5. 刻蚀：对沉积的材料进行刻蚀，将不需要的部分去除，只留下所需的图案。
6. 接触孔开孔：在晶圆上钻孔，形成电极和导线之间的接触孔，以便进行电连接。
7. 清洗和检验：最后，对晶圆进行再次清洗，以去除可能残留的污染物。
同时进行严格的检验和测试，确保芯片质量符合要求。
以上是一个典型的集成电路制造工艺流程的简要介绍，实际的制造过程可能还包括许多其他细节和步骤，但总的来说，集成电路制造是一个综合了多种工艺和技术的高精度制造过程。
集成电路（Integrated Circuit，IC）制造是一项非常复杂的工艺，涉及到材料科学、化学、物理、工程学和电子学等多个领域的知识。
在这个过程中，每一个步骤都至关重要，任何一个环节出错都可能导致整个芯片的质量不达标甚至无法正常工作。
以下将深入介绍集成电路的制造工艺流程及相关的技术细节。
8. 电镀：在一些特定的工艺步骤中，需要使用电镀技术来给芯片的表面涂覆一层导电材料，如金、铜或锡等。
这些导电层对于芯片的整体性能和稳定性非常重要。
9. 封装：制造芯片后，需要封装芯片，以保护芯片不受外部环境的影响。
封装通常包括把芯片封装在塑料、陶瓷或金属外壳内，并且接上金线用以连接外部电路。
10. 测试：芯片制造完成后，需要进行严格的测试。
最新半导体集成电路部分习题答案(朱正涌)
半导体集成电路部分习题答案(朱正涌)第1章 集成电路的基本制造工艺1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么?答：集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。
第2章 集成电路中的晶体管及其寄生效应 复 习 思 考 题2.2 利用截锥体电阻公式，计算TTL “与非”门输出管的CS r ，其图形如图题2.2所示。
提示：先求截锥体的高度up BL epi mc jc epi T x x T T -----=- 然后利用公式： ba ab WL Tr c -•=/ln 1ρ ， 212••=--BL C E BL S C W L R rba ab WLTr c -•=/ln 3ρ 321C C C CS r r r r ++=注意：在计算W 、L 时, 应考虑横向扩散。
2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管，试问当横向PNP 器件在4种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大? 答：当横向PNP 管处于饱和状态时，会使得寄生晶体管的影响最大。
2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA 的电流负载下，OL V ≤0.4V ，请在坐标纸上放大500倍画出其版图。
给出设计条件如下：答： 解题思路⑴由0I 、α求有效发射区周长Eeff L ； ⑵由设计条件画图①先画发射区引线孔；②由孔四边各距A D 画出发射区扩散孔； ③由A D 先画出基区扩散孔的三边； ④由B E D -画出基区引线孔； ⑤由A D 画出基区扩散孔的另一边； ⑥由A D 先画出外延岛的三边； ⑦由C B D -画出集电极接触孔； ⑧由A D 画出外延岛的另一边； ⑨由I d 画出隔离槽的四周；⑩验证所画晶体管的CS r 是否满足V V OL 4.0≤的条件，若不满足，则要对所作的图进行修正，直至满足V V OL 4.0≤的条件。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
5
• 集成电路基本制造工艺
• 双极集成电路的基本制造工艺
–双极集成电路中的元件结构
–双极集成电路的基本工艺
• MOS集成电路的基本制造工艺
–MOS集成电路中的元件结构
–MOS集成电路的基本工艺
• BiCMOS工艺
2020/11/1
6
集成电路的基本制造工艺 双极集成电路中元件结构 双极集成电路的基本工艺
3、《半导体工艺》 【美】K.A.杰克逊主编，屠海 令等译校，科学出版社
4、《薄膜技术与薄膜材料》 田民波编著，清华大 学出版社
2020/11/1
9பைடு நூலகம்
芯片剖面图
2020/11/1
10
IC产业流程图
硅原料
拉晶 切割 研磨 清洗
晶圆材料 厂
电路设计公司
电路设计
CAD
Tape out
Reticle 制作
PMOS NMOS CMOS
SSI（100以下个等效门） MSI（<103个等效门） LSI （<104个等效门）
VLSI（>104个以上等效门）
模拟集成电路
数模混合集成电路
数字集成电路
集成度、特征尺寸、硅片直径、芯片尺寸
2020/11/1
3
2020/11/1
4
第一章 集成电路制造工艺
2020/11/1
保IC 出货前的品质。
测试并不须投入原 料，无原料成本， 但因设备投资金额 大，固定成本高。
Assembly
• IC 封装是将前段制程加工完成之晶圆经切割、黏晶、 焊线等过后被覆包装材料，以保护IC 组件及易于装 配应用，IC 封装主要有四大功能：
1、电力传送2、讯号传送：3、热量去除4、静电保护
封装业因设备投资 金额不大，原料
成本是制造成本的 大宗，约占4 - 6成
左右。
芯片制造流程
2020/11/1
16
净化厂房
芯片制造净化区域走廊
芯片制造净化区域走廊
2020/11/1
19
投 影 式 光 刻 机
Here in the Fab Two Photolithography area we see one of our 200mm 0.35 micron I-Line Steppers. this stepper can image and align both 6 & 8 inch wafers.
全球3万人从业人 员，缔造50亿美元 年产值----知识密集 型行业，处于技术
前沿
IP是一种知识产权（Intellectual Property），各个行业
都有自己的知识产权， 半导体行业领域 •IP我们理解为：硅知识产权（Silicon Intellectual
Property）也叫 “SIP” 或者 “硅智财”。 •IP是一种事先定义、设计、经验证、可重复使用的功
2020/11/1
7
一、集成电路的基本制造工艺
2020/11/1
8
参考书
1、《半导体制造技术》 【美】Michael Quirk Julian Serda著，韩郑生 等译，海潮和、徐秋霞 等 审校，电子工业出版社
2、《芯片制造—半导体工艺制程实用教程》【美】 Peter Van Zant著，韩郑生，赵树武译，电子工业 出版社
硅 片 清 洗 装 置
Here we see a technician loading 300mm wafers into the SemiTool. The wafers are in a 13 wafer Teflon cassette co-designed by Process Specialties and SemiTool in 1995. Again these are the world's first 300mm wet process cassettes (that can be spin rinse dried).
• 製作一套光罩的費用在數萬美元至數百萬美元均有。 目前一款晶片至少需用到八層光罩，较为复杂的产品 需用到二、三十層光罩。光罩數愈多，生產過程也愈 久。
Foundry
• 晶圆代工是指向专业的集成电路设计公司提供专门的 制造服务。这种经营模式使得设计公司不需要自己承 担造价昂贵的厂房，就能生产。这就意味着，晶圆代 工商将庞大的建厂风险分摊到广大的客户群以及多样 化的产品上，从而集中开发更先进的制造流程。
mask制 作厂
硅片投入
刻号 清洗
氧化 化学气相
沉积
金属溅镀
护层沉积
微影 (光阻) (曝光) (显影)
蚀刻
mask投入
集成电路 制造厂
离子注入/扩散
光阻去除
WAT测试
封装
打线
IC封装厂
切割
硅片针测 IC测试
IC测试厂
Burn in
客户
IC制造流程
上游：设计 中游：制造 下游：封测
芯片设计 光罩制造
芯片制造 芯片封装 芯片测试
晶圆制造
IC设计
IC设计- EDA & IP（占IC产业链产值30%）
EDA IP
• EDA技术是在电子CAD技术基础上发展起来的计算机 软件系统，以计算机为工作平台，融合了应用电子技 术、计算机技术、信息处理及智能化技术的最新成果， 进行电子产品的自动设计。
• 利用EDA工具，电子设计师可以从概念、算法、协议 等开始设计电子系统，并将电子产品从电路设计、性 能分析到设计出IC版图或PCB版图的整个过程的计算 机上自动处理完成。
能模块。
年产值8亿美元， 成长率超40% ---知识密集型行业
IC制造
制造- 光罩 & 晶圆 （占IC产业链产值50%）
MASK
• 光罩（英文：Reticle, Mask）：在制作IC的过程中， 利用光蚀刻技术，在半导体上形成图型，为将图型复 制于晶圆上，必须透过光罩做用的原理[1]。比如冲洗 照片时，利用底片将影像复制至相片上。
集成电路 原理与制 造工艺
学校：长春理工大学 专业：电子材料与元器件 教师：赵 建 勋
1. 集成电路的基本概念 2. 半导体集成电路的分类 3. 半导体集成电路的几个重要概念
2020/11/1
2
内容概述
集 按器件类型分 成 电 路 按集成度分
按信号类型分
TTL、ECL I2L等
双极型集成电路
BiCMOS集成电路 MOS集成电路
资金密集型
资金密集型 知识密集型
IC封测
成品- 封装 & 测试 （占IC产业链产值20%）
TEST
• 晶圆测试 晶圆测试为IC后端的关键步骤，标有记号的不合格晶 粒会被洮汰，以免徒增制造成本。具承先起后的作用。
• IC成品测试 封装成型后的测试，目的是确认I C成品的功能、速度、 容忍度、电力消耗、热力发散等属性是否正常，以确