基于小数分频的锁相环设计
高性能小数分频锁相环的研究与实现
理论上，整数型 PLL 只能产生在频谱上纯净和 单一的 N 倍于参考频率 Vref 的输出频率。受到频 率分辨率的限制，整数型 PLL 应用范围有限。小数 分频 PLL（Fractional PLL）可以很好地解决整数型 PLL 遇到的诸如分辨率不够以及切换频率较慢等 问题。
小数分频 PLL 在保留整数型 PLL 的结构的同 时通过动态的切换反馈分频器分频系数，改变整数 型 PLL 的输出来完成小数功能。但是此方法会引 入大量的杂散噪声，这对于 PLL 的噪声性能是非常 不利的［2］。
关键词 锁相环；小数分频；小数杂散；DAC 噪声补偿 中图分类号 TN911.6 DOI：10. 3969/j. issn. 1672-9722. 2019. 11. 001
Research and Implementation of High Performance Fractional PLL
XIE Lei CHEN Haiyan CHEN Jianjun （School of Computer Science，National University of Defense Techonology，Changsha 410073）
总第 361 期 2019 年第 11 期
计算机与数字工程 Compu计te算r &机D与ig数ita字l E工ng程ineering
Vol. 47 No. 11 2651
高性能小数分频锁相环的研究与实现∗
谢 雷 陈海燕 陈建军
（国防科技大学计算机学Байду номын сангаас 长沙 410073）
摘 要 随着集成电路技术的迅猛发展，芯片内时钟信号精度要求越来越高，如何提高时钟信号的品质是集成电路行 业的研究重点。小数分频锁相环是时钟信号实现高分辨率、快速变频的常用结构，但是受到自身结构的制约，小数分频锁相 环会引入大量杂散噪声，杂散噪声对输出信号影响极大，在设计中消除和抑制杂散噪声成为挑战。论文通过分析小数分频 锁相环的基本结构，研究了杂散与噪声种类和来源，解释了杂散与噪声的产生机理，提出了一种基于 DAC 的噪声补偿技术， 设计并实现了一款高性能、低相噪的小数分频锁相环。锁相环分频精度为 24 位，功耗为 3.4mW，面积为 0.06mm2。
小数N分频低相噪频率合成器设计
小数N分频低相噪频率合成器设计摘要:频率合成器是无线通信系统的重要组成部分，被称为系统的心脏。
换频时间及其频率稳定度、频率分辨率、相噪噪声是其关键参数。
本文介绍一种基于小数N分频的锁相环(PLL)，结合高稳压控振荡器(VCO)，输出精度准确，换频时间短，频率步进小的频率合成器，能实现每秒1000跳及以上的频率变换，切换频时间部超过20us。
1 绪论1.1课题研究的背景和意义从20世纪80年代以来，随着计算机、数字信号处理、扩频通信、自适应通信等现代电子信息技术的发展，各种先进的电子技术和新型的元器件被广泛地应用在现代军事通信领域。
跳频通信作为扩频通信的一种主要形式，由于其具有抗干扰、保密、抗截获和抗衰落等特点，并能做到频谱资源共享，在当前军事抗干扰通信系统中被广泛应用。
跳频通信系统的一项重要参数是频率的跳变速度，它在很大程度上决定了跳频通信系统抗跟踪式干扰的能力，这一点在电子对抗中尤为重要。
因此，高速的频率合成器就成为跳频通信系统中的关键部件之一。
本课题的主要任务是研制一个高跳速、高分辨率、高频谱纯度的小型化频率合成器，其设计基于集成的PLL芯片及高度稳定的VCO，能够满足高分辨率、高频谱纯度的频率合成器，系统能快速适应风云变化的战场环境，提高通信装备的灵活性。
本课题运用当今先进的器件资源和设计思想，研究具有高跳速、高分辨率、高频谱纯度的小型化频率合成器，实践军事通信的前沿技术，因此这是一项值得深入研究的课题。
1.2 国内外的研究现状随着现代电子技术进步和器件制造工艺的提高，目前频率合成主有三种方法：直接模拟合成法、直接数字合成法和锁相环合成法。
直接模拟合成法利用倍频（乘法）、分频（除法）、混频（加法与减法）及滤波，从单一或几个参考频率中产生多个所需的频率。
该方法频率转换时间快（小于100ns），但是体积大、功耗大，目前已基本不被采用。
直接数字合成（DDS）是从相位概念出发直接合成所需波形。
DDS应用在射频段的一个缺点是它的时钟频率要高于输出信号至少两倍，而如此高的时钟频率是不易实现的，并且D/A变换器的速度也限制了DDS的工作频率。
基于高速锁相环路的现代频率合成中的小数分频技术
ＳＩ Ｃ ＆ ＥＨ Ｏ Ｏ ＹＮＯ Ｍ Ｔ Ｎ ＣＥ Ｅ Ｔ Ｃ Ｎ Ｌ Ｇ ＩＦ Ｒ Ａ Ｉ Ｎ Ｏ
ቤተ መጻሕፍቲ ባይዱ
０ 科教前沿０
科技信息
基 高 锁 环 现 频 合 中的 数 频 术 于 速 相 路的 代 率 成 小 分 技
姜信诚
（ 国电子科 技集 团公 司第 四十 一研究 所 山东 中
【 摘
论。
青岛
２ ６５ ） ６ ５ ５
’
要】 本文介 绍小数分频锁相环路 的工作原理和特性 ， 以及抑制 小数 分频锁相 环相位调制边带的方法 ． 并对相位噪声进行 了分析和讨
【 键词】 率合成 器； 关 频 小数分频锁 相环； 锁相环 【 ｂｔａｔ ｈ ａｅ ｉｒ ｕｅ ｗｒ ｔ ｏ ｄｐｒ ｒａｃ ｆ ｅｉａｆ ｃｏａ Ｄｖ ｅ ｐａｅｏｋｄＬｏ．ｎ ｅｍ ｔ ｄ ｏ ｐｒ ｓ ｇ Ａ ｓ ｃ Ｔ ｅ ｐｒｎ ｏ ｃｓ ｏ ｅｒ ａ ｅｏ ｎｅ ｃ ｌｒ ｔｎｌ ｉｄｒ ｈｓ ｌ ｅ ｏｐ ａｄｔ ｅ ｏｓ ｓ ｐｅ ｉ ｒ ］ ｐ ｔｄ ｋ ｈ ｙ ｎ ｆｍ ｏ Ｄ ｍ ａ ｉ ｉ ｃ ｈ ｈ ｕ ｓｎ ｆ
０ 引 言
随着现代科学技术 的发展 ． 电子技术得到更加广泛的应用 如通 （ Ｆ） Ｎ． （） ３ 信、 雷达 、 电子对抗 、 测量等领域 ， 频率资源 日趋紧张 ， 对信号的频率稳 其相位噪声为 ： 定度和精度提出了更 高的要求 。现代高速数字电路、 数字微处理器与 ｓ （ Ｆ ２ （ＮＦ ） ｐ Ｎ．） ｄ — ２ ｄ Ｓ＋ ｓ ∞≥“ Ｊ （） ４ Ｒ Ｆ电路技术 的发展。 使基于小数 分频器与优化 Ｖ Ｏ相噪的锁频环的 Ｃ 综合运用 ， 成为现代先进频率合成器 中最耀眼、 最核心的技术 ， 本文介 Ｓ Ｉ 咖 （≥∞ Ｓ ｏ ＝ （） ５ 绍 了小数分频锁相环 的工作原理 和特性 。 抑制小数 分频 锁相环相 以及 式 中 Ｉ 为 鉴相 器鉴相 灵敏 度 ， ｔ （ ｄ ｍ、 Ｏ分别 为环路 自然 角频 率和 位调制边带 的常用 的两种方法 ， 拟相位 内插 和 ∑一 即模 △调制 法， 并对 Ｖ Ｏ 自由振荡 频率 ， Ｓ ， Ｓ Ｃ ｓ ， Ｓ， 分 别为环路 、参考 源 、鉴 相器及 锁频环 （Ｌ ） Ｐ Ｌ 的工作原理． 噪声进行了分析和讨 论。 相位 ＶＣ 的相 位 噪 声 。 Ｏ
基于HMC833的小数分频频率源设计
１基本原理
小数分频锁相环 由鉴 相器 、低通滤波器 、
到 １ ０ ０ ＭＨｚ ，归一化相 位噪底有一 ２ ２ ７ ｄ Ｂ ｃ ／ ３ ２ ． ４ ＭＨｚ ，二阶整 数边界杂散 出现在 ８ ５ ８ ． ８ ＭＨ ｚ
Ｈｚ ，分辨 率为鉴相 频率 的 １ ／ ２ ２ ４ ，芯片封装 是 和 ９ ２ ３ ． ６处 ； 这 些 杂 散 都 落 在 环 路 带 宽 外 ，可 Ｌ Ｐ ６ ，尺 寸仅 为 ６ ｘ ６ ｍｍ。芯片 其 内部集 成 了 以通过环 路滤波 器加 以衰减 。以前 的小数分频 锁相环芯 片要求 设置模 数，这个模数会产生通
２ ． １ 芯 片 介 绍
引言
频 率综合器 作为系 统收发组件 的本振源 广泛应用于在雷 达、通讯、导航 、遥感遥测等 诸多领域 。相较 于整数分频模式 的锁相环 ，小
关 系时 ，杂散边带将 以一定 的偏移频率 出现在
ＨＭＣ８ ３ ３是 Ｈｉ ｔ ｉ ｔ ｅ公 司 推 出 的 一 款 Ｖ ＣＯ输 出频 谱上 ，该 偏移频 率 与整数 倍数 的
ห้องสมุดไป่ตู้
带宽，才能达到最佳 相位噪声。 （ ３ ）设置 芯片的寄存器 值。调整 电荷 泵 寄存器的增益和偏移幅度对频率综合器的相位 噪声和杂散都有影响。
输 出频率 ：８ ９ １ ． ２ ＭＨｚ ； 输 出相 位 噪 声： 一 １ ２ ０ ｄ Ｂｃ／Ｈｚ ＠１
ｋ Ｈｚ ；
率源的低相噪低杂散设计方 法。
ｄ Ｂ 的恶 化 。 输入晶振、鉴相器和分频器 的相位 噪声起主 导 相 位 噪 声 会 受到 大 约 ３
＋ 曰
３结论
本 文 利 用 小 数 分 频 锁 相 环 芯 片 来 设 计 点
基于V600ME14-LF的锁相环设计
基于V600ME14-LF的锁相环设计
锁相环路是一个能够跟踪输入信号相位的闭环控制系统，它在很多领域都有广泛的应用;比如调制解调、频率合成、精密仪器测量、FM 立体声解码等。
锁相环的应用如此广泛是由其独特的优良特性决定的。
它具有载波跟踪特性，
作为一个窄带滤波器，它可提取淹没在噪声中的信号，并用高稳定的参考振荡器锁定，也可提供一系列高稳定的频率源，以进行高精度的频率和相位测量等; 本设计正是给出了锁相环在频率源中的应用和设计方法。
1 锁相环路设计方案
本设计方案将DDS 作为可编程的分频器，其分频系数可在1/2~1/2n 之间变化，从而实现频率很高的小数分频。
DDS 作为分频器，其频率不能太高，所以，在其前面应加入分频器，分频器可设置为4、8、16、32 分频，该分频器采用32 分频，并通过控制DDS 分频系数来使VCO 的变化范围达到要
求的2~3GHz。
环路滤波采用有源滤波器的设计方式，有源滤波器不仅可滤除干扰信号，同时也有放大的作用，可以弥补鉴相器输出信号较小的缺点，从而达到VCO 输入电压的要求。
2 V600ME14-LF 介绍
2.1 特性说明
V600ME14-LF 是Z-COMM 公司推出的一款S 波段且符合RoHS 的VCO，该芯片的工作频率范围是2000MHz ～4000MHz，调谐电压范围为0 ～24V，同时，该VCO 具有以下特征：
◇10kHz 时的相位噪声为-89dbc/hz;。
U波段小数分频锁相环型频率综合器
实 现 了宽 频 范 围 ， 用 ３阶 ＭＡＳ △ 三 调 制 技 术 进 行 噪 声 整形 降 低 了带 内噪 声 。 试结 果 表 明 ， 率 综 合 器 频 率 范 使 Ｈ 一 测 频
围达 １ ０ｋ 处 的相 位 噪声 为 一 ８ Ｂ ／ ， ＭＨ 处 的 相位 噪 声 为 一 １ １ ５ ～ ２ ； ０ Ｈｚ ２ ｄ ｃ Ｈｚ ｌ ｚ ２
ｄ ｃＨｚ最 小 频 率 分 辨 率 为 １ ； １８Ｖ 工 作 电 压 下 ， 耗 为 ２ Ｂ／ ； ５Ｈｚ在 ． 功 ２ｍｗ 。
关 键 词 ： 率综 合器 ； 数 分 频 锁 相 环 ； 频 小 开关 切 换 电容 阵 列 ； 控 振 荡 器 ； 三 调 制 器 ； 级 噪 声 整 形技 术 压 △一 多
阴亚东 郭桂良 高海军 杜占 陈 杰 坤
（ 国科 学 院 微 电 子研 究 所 ，北 京 ，１ ０ ２ ） 中 ０ ０ ９
２ ０ —３０ ０ ９０ —９收 稿 ．０ ９０ —７收 改 稿 ２ ０ —７２
摘 要 ： 用 ０ １ ｍ ． Ｍ Ｏ 使 ． ８ｔ １８Ｖ Ｃ Ｌ Ｓ工 艺 实 现 了 ｕ 波 段 小 数 分 频 锁 相 环 型 频 率 综 合 器 ， 压 控 振 荡 器 （ Ｏ） 除 ＶＣ 的 调 谐 电感 和 锁 相 环 路 的 无 源 滤 波 器 外 ， 他 模 块 都 集 成 在 片 内 。 相 环 采 用 了带 有 开关 电容 阵 列 （Ｃ ｆＬ — Ｏ 其 锁 Ｓ Ａ）￣ Ｃ ＶＣ ｌ ，
ｔ ｅｐ ａｅｎ ｉ ８ Ｂ ／ ＠ １ ０ｋ ｎ １ １ Ｂ ／ ＠ １Ｍ ＨｚＴ ｅｆ ｑ ｅ ｃ ｅ ｏｕｉｎｃ ｎ ｈ ｈ ｓ ｏｓ ｉ ２ｄ ｃ Ｈｚ ０ Ｈｚａ ｄ一 ２ ｃ Ｈｚ ｅ ｓ一 ｄ ｈ ｅ ｕ ｎｙ ｒｓ ｌｔ ａ ｒ ｏ
锁相环HMC832的设计与实现
0 引言HMC832是Hittite 公司继HMC830之后推出的又一款25MHz 到3GHz 的频率合成芯片。
该芯片拥有单电源供电、宽带、超低噪声、超低杂散的特性[1]。
具备小数N 分频，内部集成1500 MHz ~3000 MHz 的压控振荡器(VCO)，输出分频比1/2/4/6.../60/62，输出频率范围为25 MHz 至3000 MHz。
内部集成相位检波器(PD)和Δ-Σ型调制器能以高达100 MHz 的频率工作，实现更宽的环路带宽和更快的频率调谐，并具备出色的频谱性能。
该器件以其优异的低相位噪声和低杂散性能，广泛应用于无线通信系统中。
1 硬件设计HMC832 的内部功能结构主要包括以下几个部分：参考信号从XREFP 输入到参考支路R 分频器、PFD 鉴频鉴相器、CP 电荷泵，再通过外部环路滤波器，从VTUNE 引脚输入到VCO，通过N 分频器反馈到PFD 鉴频鉴相器形成锁相环路。
其中N 分频器上的Δ-Σ 调制器可以提供小数分频的功能。
VCO 通过CAL 模块获得校准的能力，最后VCO 通过可编程的末级分频器将需要的频率输出到RF 引脚。
其内部系统功能框图如图1。
外围硬件电路主要有参考时钟、环路滤波电路、电源供电三部分。
1.1 晶振的选择为保证频率稳定度和低相噪，本设计采用恒温晶振，在全温度范围内稳定度为±50ppb，频率调整范围为±2ppm ；且具有极好相噪指标。
HMC832时钟参考Reference 输入管脚对时钟输入幅度要求见表1所示。
purity� The paper introduces the basic working principle of HMC832, and provides the software and hardware design in practical application� The experimental results show that the device has excellent performance and good application value�Key words : HMC832; PLL; Phase Noise ; Spurious ; VCO图1 系统功能框图图2 参考输入内部等效电路图1.2 环路滤波环路滤波器件设计主要考虑相位裕度和环路带带宽。
小数分频原理
小数分频原理小数分频是一种常见的数字电路设计技术，可以将一个时钟信号按照一定的比例分频，得到所需的频率。
本文将详细介绍小数分频原理及其应用。
一、小数分频原理小数分频是指将一个时钟信号按照非整数比例进行分频。
在数字电路中，常用的分频器是锁相环（PLL）和分数分频器。
其中，锁相环是一种基于反馈的控制系统，它可以通过调整反馈路径上的计数器的值来实现分频比的精确控制。
而分数分频器是一种通过将时钟信号输入到分频器中的两个计数器之一，然后将另一个计数器的输出作为输出时钟信号的方式来实现分频的。
在分数分频器中，两个计数器的初始值是固定的，它们的差值就是分频比的小数部分。
当第一个计数器计数到初始值时，它将发出一个脉冲信号，触发第二个计数器计数一次，然后输出一个脉冲信号作为输出时钟信号。
通过不断重复这个过程，就可以实现小数分频。
二、小数分频的应用小数分频广泛应用于数字通信系统、音频处理、图像处理等领域。
下面将分别介绍一些典型的应用。
1. 数字通信系统中的小数分频在数字通信系统中，时钟信号的频率往往需要精确控制。
小数分频可以用来实现通信系统中的时钟同步、数据解调等功能。
例如，GSM 系统中的时钟同步就是通过小数分频来实现的。
2. 音频处理中的小数分频在音频处理中，时钟信号的频率决定了音频的采样率和播放速度。
小数分频可以用来控制音频的采样率，从而实现音频的倍速播放、变速播放等功能。
此外，小数分频还可以用于音频合成、混音等处理。
3. 图像处理中的小数分频在图像处理中，小数分频可以用来控制图像的帧率，实现图像的快速播放、慢动作播放等效果。
此外，小数分频还可以用于图像的缩放、旋转等处理。
三、小数分频的优势和局限性小数分频具有以下优势：1. 分频精度高：小数分频可以实现非整数的分频比，分频精度较高。
2. 灵活性强：小数分频可以根据实际需求来调整分频比，具有较大的灵活性。
3. 节省资源：小数分频器通常只需要一个时钟信号和几个计数器，占用的资源较少。