数字电路与逻辑设计第六章
合集下载
北京邮电大学数字电路与逻辑设计本科课件 第六章
Q0
1
C1
R
（1）74161：4位同 D0
& G9
& 1K
步二进制计数器。 功能：二进制加法
G5
& G10G17
FF1 & 1J
Q1
&
1
C1
R
计数、预置数、保持、D1
异步清零等。
CP
1 G2
计数脉冲
G6
& G11
& G12G18
& 1K
FF2 & 1J
Q2
&
1
C1
R
LOAD 为预置数控 D2
制端；
RD
(3)复位功能 复位也称为“清零”，将计数器的状态恢复到0状
态。复位是由复位控制端来控制。复位也分异步复
位和同步复位，异步复位不受时钟的控制，同步复
位除需要复位信号有效外，还必须在时钟的有效边 沿到来才能实现复位。
(4)进位(借位)功能 同步计数器可以有进位(借位)输出信号功能。当计
数器进入最大状态（例如输出全1），会产生进位输 出；或者当减法计数进入最小状态（输出全0），会 产生借位输出。进位／借位输出一般都是宽度等于 一个周期的脉冲，但是，脉冲的极性(正脉冲或负脉 冲)则要取决于具体的芯片，可从手册中的描述或功 能表中获得。
CKB的时钟），实现8421码十进制异步计数；
4.从CKB输入外部时钟，且 QD接到CKA，实现5421
码十进制异步计数。QA
QB
QC
QD
1J SD
C1
1KRD
1J C1
1KRD
1J C1
1KRD
& SD
数字电子技术基础-第六章_时序逻辑电路(完整版)
T0 1
行修改，在0000 时减“1”后跳变 T1 Q0 Q0(Q3Q2Q1)
为1001，然后按
二进制减法计数
就行了。T2 Q1Q0 Q1Q0 (Q1Q2Q3 )
T3 Q2Q1Q0
50
能自启动
47
•时序图 5
分 频
10 分 频c
0
t
48
器件实例：74 160
CLK RD LD EP ET 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数
49
②减法计数器
基本原理：对二进 制减法计数器进
——74LS193
异步置数 异步清零
44
（采用T’触发器，即T=1）
CLKi
CLKU
i 1
Qj
j0
CLKD
i 1
Qj
j0
CLK0 CLKU CLKD
CLK 2 CLKU Q1Q0 CLK DQ1Q0
45
2. 同步十进制计数器 ①加法计数器
基本原理：在四位二进制 计数器基础上修改，当计 到1001时，则下一个CLK 电路状态回到0000。
EP ET 工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括C）
X 1 1 X 0 保持（C=0）
1 1 1 1 计数
39
同步二进制减法计数器 原理：根据二进制减法运算 规则可知：在多位二进制数 末位减1，若第i位以下皆为 0时，则第i位应翻转。
Y Q2Q3
数字逻辑 第六章习题答案
根据真值表画出激励函数和输出函数卡诺图(略)，化简后可 得：
(5) 画出逻辑电路图 根据激励函数和输出函数表达式，可画出实现给定功能的逻 辑电路如图11所示。该电路存在无效状态10，但不会产生挂 起现象，即具有自启动功能。
7 试用与非门构成的基本R-S触发器设计一个 脉冲异步模4加1计数器。 解（1） 设电路输入脉冲为x，状态变量为 y1y0,其状态表如表9所示。
（2）该电路的状态图、状态表
（3）该电路是一个“x1—x2—x3”序列检测器。
4 分析图7所示脉冲异步时序电路，作出时间 图并说明该电路逻辑功能。
解：（1） 该电路是一个 Moore型脉冲异步时序逻辑 电路,其输出即电路状态。激 励函数表达式为
（2）电路次态真值表
（3）时间图
（4）该电路是一个模4计数器。
(4) 确定激励函数和输出函数 确定激励函数和输出函数时注意： ● 对于多余状态y2y1=10和不允许输入x2x1=11，可作为无关条 件处理； ● 当输入x2x1=00时，电路状态保持不变； ● 由于触发器时钟信号作为激励函数处理，所以，可假定次态 与现态相同时，触发器时钟信号为0，T端为d。 据此，可列出激励函数和输出函数真值表如表8所示。
（2） 根据状态表和RS触发器的功能表，可列出激 励函数真值表如表10所示。
Байду номын сангаас
（3）化简后，可得激 励函数最简表达式为：
（4）根据激励函数表达式，可画出逻辑电路 图如图12所示。
5 用D触发器作为存储元件，设计一个脉冲异 步时序电路。该电路在输入端x的脉冲作用 下，实现3位二进制减1计数的功能，当电 路状态为“000”时，在输入脉冲作用下输 出端Z产生一个借位脉冲，平时Z输出0。
数字电路与逻辑设计复习
(4)给定F的或与表达式求F的标准与非-与非表达式: 由F的或与表达式→卡诺图→得到F的与或表达式→两次求反→ F的标准或非-或非表达式
第二章 逻辑函数及其简化 公式法化简
① F=(A⊕B)(B⊕C) ●A+B+A+C
解: F=[(A⊕B)(B⊕C) +A+B] ●(A+C) =[(AB+AB)(BC+BC)+A+B) ●(A+C)
第二章 逻辑函数及其简化 1 若A、B、C、D、E为某逻辑函数输入变量，函数的最大项表达式 所包含的最大项的个数不可能是： A 32 B 15 C 31 D 632 2 以下表达式中符合逻辑运算规则的是： A. C●C=C2 B. 1+1=10 C. 0﹤1 D. A+1=1 3 符合逻辑运算规则的是: A. 1×1=1 B. 1+1=10 C. 1+1=1 D. 1+1=2 4 逻辑函数F=AB+CD+BC的反函数F是:_____;对偶函数F﹡是:____; 5 逻辑代数的三个重要规则是:_________,__________,_________ 当逻辑函数有n个变量时,共有____种变量取值组合。 6 异或与同或在逻辑上正好相反，互为反函数，对吗？ 7 逻辑变量的取值，1比0大，对吗？ 8 F=A⊕B⊕C=A⊙B⊙C,对吗? 答案：1. D 2. D 3. C 4. ___ 5. ____ ____ 6. √ 7. × 8. √
第一章 绪论 1．数制的转换 (1)任意进制→十进制(按位权展开相加) (2)十进制→任意进制(除R取余,乘R取整) (3) 二进制--八进制--十六进制(中介法) (4)精度要求(1/Ri＜精度要求值) 2．常用的BCD码 有权码(8421码、2421码、5121码、631-1码) 无权码(余3码，移存码、余3循环码)。
第二章 逻辑函数及其简化 公式法化简
① F=(A⊕B)(B⊕C) ●A+B+A+C
解: F=[(A⊕B)(B⊕C) +A+B] ●(A+C) =[(AB+AB)(BC+BC)+A+B) ●(A+C)
第二章 逻辑函数及其简化 1 若A、B、C、D、E为某逻辑函数输入变量，函数的最大项表达式 所包含的最大项的个数不可能是： A 32 B 15 C 31 D 632 2 以下表达式中符合逻辑运算规则的是： A. C●C=C2 B. 1+1=10 C. 0﹤1 D. A+1=1 3 符合逻辑运算规则的是: A. 1×1=1 B. 1+1=10 C. 1+1=1 D. 1+1=2 4 逻辑函数F=AB+CD+BC的反函数F是:_____;对偶函数F﹡是:____; 5 逻辑代数的三个重要规则是:_________,__________,_________ 当逻辑函数有n个变量时,共有____种变量取值组合。 6 异或与同或在逻辑上正好相反，互为反函数，对吗？ 7 逻辑变量的取值，1比0大，对吗？ 8 F=A⊕B⊕C=A⊙B⊙C,对吗? 答案：1. D 2. D 3. C 4. ___ 5. ____ ____ 6. √ 7. × 8. √
第一章 绪论 1．数制的转换 (1)任意进制→十进制(按位权展开相加) (2)十进制→任意进制(除R取余,乘R取整) (3) 二进制--八进制--十六进制(中介法) (4)精度要求(1/Ri＜精度要求值) 2．常用的BCD码 有权码(8421码、2421码、5121码、631-1码) 无权码(余3码，移存码、余3循环码)。
数字电路课件-数字逻辑设计第六章-文档资料
74x151 S[2:0] DI0 DI1 DI2 DI3 DI4 DI5 DI6 DI7
4
74x151 S[2:0] DI1 DI2 DI2 DI3 DI3 DI4 DI4 DI5 DI5 DI6 DI6 DI7 DI7 DI0 DI0 DI1 EN CBA D0 D1 D2 D3 D4 D5 D6 D7
B0
解：1、写表达式 2、列真值表
G0
G3 = B3 G2 = B3B2 G1 = B2B1 G0 = B1B0
3、分析功能 二进制码至格雷码的转换电路
24
组合电路的综合
用门电路
函数化简
问题 逻辑 选定 器件 类型 将函数 式变换 用MSI组合 电路或PLD 电路处理 电路
描述
抽象
实现
真值表 或 函数式
25
P2 X1X0
00 Y 01 Y11 10 Y1Y X P3 P2 0 1 X0 1 0 00 0 0 0 0 0 0 0 0 0 010 0 1 0 0 0 0 1 0 0 110 1 1 10 0 0 0 0 1 0 0 0 101 0 1 1 10 0 0 0 0 1 1 0 0 0 0 1 1 1 0 0 1 0 0 0 0 0 1 0 0 1 0 1 1 0 1 0 0 1 1 0 1 1 0 0 1 1 0 0 0 0 1 1 0 1 0 1 1 1 1 0 1 0 1 1 1 1
S=0 Y=A S=1 Y=B 74x157
P341图6-8
G 1Y~4Y S 1A~4A 1B~4B
74x157 G 1Y~4Y S 1A~4A 1B~4B
P7~0
Q7~0
M X[7:0] Y[7:0]
20
P=Q P>Q
4
74x151 S[2:0] DI1 DI2 DI2 DI3 DI3 DI4 DI4 DI5 DI5 DI6 DI6 DI7 DI7 DI0 DI0 DI1 EN CBA D0 D1 D2 D3 D4 D5 D6 D7
B0
解：1、写表达式 2、列真值表
G0
G3 = B3 G2 = B3B2 G1 = B2B1 G0 = B1B0
3、分析功能 二进制码至格雷码的转换电路
24
组合电路的综合
用门电路
函数化简
问题 逻辑 选定 器件 类型 将函数 式变换 用MSI组合 电路或PLD 电路处理 电路
描述
抽象
实现
真值表 或 函数式
25
P2 X1X0
00 Y 01 Y11 10 Y1Y X P3 P2 0 1 X0 1 0 00 0 0 0 0 0 0 0 0 0 010 0 1 0 0 0 0 1 0 0 110 1 1 10 0 0 0 0 1 0 0 0 101 0 1 1 10 0 0 0 0 1 1 0 0 0 0 1 1 1 0 0 1 0 0 0 0 0 1 0 0 1 0 1 1 0 1 0 0 1 1 0 1 1 0 0 1 1 0 0 0 0 1 1 0 1 0 1 1 1 1 0 1 0 1 1 1 1
S=0 Y=A S=1 Y=B 74x157
P341图6-8
G 1Y~4Y S 1A~4A 1B~4B
74x157 G 1Y~4Y S 1A~4A 1B~4B
P7~0
Q7~0
M X[7:0] Y[7:0]
20
P=Q P>Q
数电第六章时序逻辑电路
• 根据简化的状态转换图，对状态进行编码，画出编码形式 的状态图或状态表
• 选择触发器的类型和个数 • 求电路的输出方程及各触发器的驱动方程 • 画逻辑电路图，并检查电路的自启动能力 EWB
典型时序逻辑集成电路
• 寄存器和移位寄存器 – 寄存器 – 移位寄存器 –集成移位寄存器及其应用 • 计数器 – 计数器的定义和分类 – 常用集成计数器 • 74LVC161 • 74HC/HCT390 • 74HC/HCT4017 – 应用 • 计数器的级联 • 组成任意进制计数器 • 组成分频器 • 组成序列信号发生器和脉冲分配器
– 各触发器的特性方程组：Q n1 J Q n KQ n CP
2. 将驱动方程组代入相应触发器的特性方程,求出各触发器 的次态方程,即时序电路的状态方程组
n n FF0：Q0 1 Q 0 CP n n n FF1：Q1 1 A Q0 Q1 CP
同步时序逻辑电路分析举例(例6.2.2C)
分析时序逻辑电路的一般步骤
• 根据给定的时序电路图写方程式 – 各触发器的时钟信号CP的逻辑表达式(同步、异步之分) – 时序电路的输出方程组 – 各触发器的驱动（激励）方程组 • 将驱动方程组代入相应触发器的特性方程,求出各触发器 的次态方程,即时序电路的状态方程组 • 根据状态方程组和输出方程组,列出该时序电路的状态 表,画状态图或时序图 • 判断、总结该时序电路的逻辑功能
• 电路中存在反馈
驱动方程、激励方程: E F2 ( I , Q )
状态方程 : Q n1 F3 ( E , Q n ) • 电路状态由当前输入信号和前一时刻的状态共同决定
• 分为同步时序电路和异步时序电路两大类
什么是组合逻辑电路?
数字电路第6章(1时序逻辑电路分析方法)
数字电路第6章(1时序逻辑电路分析方法)1、第六章时序规律电路本章主要内容6.1概述6.2时序规律电路的分析方法6.3若干常用的时序规律电路6.4时序规律电路的设计方法6.5时序规律电路中的竞争-冒险现象1.时序规律电路的特点2.时序规律电路的分类3.时序规律电路的功能描述方法§6.1概述一、时序规律电路的特点1、功能：任一时刻的输出不仅取决于该时刻的输入；还与电路原来的状态有关。
例:串行加法器:两个多位数从低位到高位逐位相加一、时序规律电路的特点2.电路结构①包含存储电路和组合电路，且存储电路必不行少；②存储电路的输出状态必需反馈到组合电路输入端，与输入变量共同确定组合规律的输出。
yi:输出信号xi:输2、入信号qi:存储电路的状态zi:存储电路的输入可以用三个方程组来描述：Z=G(X,Q)二、时序电路的分类1.依据存储电路中触发器的动作特点不同时序电路存储电路里全部触发器有一个统一的时钟源;触发器状态改变与时钟脉冲同步.同步：异步：没有统一的时钟脉冲，电路中要更新状态的触发器的翻转有先有后，是异步进行的。
二、时序电路的分类2.依据输出信号的特点不同时序电路输出信号不仅取决于存储电路的状态，而且还取决于输入变量。
Y=F(X,Q)米利(Mealy)型：穆尔(Moore)型：输出状态仅取决于存储电路的状态。
犹如步计数器Y=F(Q)三、时序规律电路的功能描述方法描述方法3、规律方程式状态转换表状态转换图时序图三、时序规律电路的功能描述方法(1)规律方程式：写出时序电路的输出方程、驱动方程和状态方程。
输出方程反映电路输出Y与输入X和状态Q之间关系表达式；驱动方程反映存储电路的输入Z与电路输入X和状态Q之间的关系状态方程反映时序电路次态Qn+1与驱动函数Z和现态Qn之间的关系三、时序规律电路的功能描述方法(2)状态〔转换〕表：反映输出Z、次态Qn+1和输入X、现态Qn间对应取值关系的表格。
(3)状态〔转换〕图：(4)时序图：反映时序规律电路状态转换规律及相应输入、输出取值关系的有向图形。
数字电路讲义-第六章w1
外部连接电路直接列出状态转换表，从而判断整个电路的 功能
4 状态图
步骤：
1.观察电路，写出电路存储器中个触发器的激励函数、电路 输出函数
2.由触发器的特征方程和激励函数求出存储器的输出方程， 即新的状态方程
3.列出状态状态转换表 4.画出相应的状态转换图 5.视需要画出电路的输入输出波形图 6. 判断电路的逻辑功能，并评述其优缺点，是否能自启动 对中规模功能块构成的电路，可根据这类器件的功能表和
三、集成异步BCD计数器
异步BCD码计数器74LS290 激励函数
三、集成异步BCD计数器 异步BCD码计数器74LS290
三、集成异步BCD计数器 74LS290数据手册
三、集成异步BCD计数器
构成8421BCD计数器
异步BCD码计数器74LS290
三、集成异步BCD计数器
三、集成异步BCD计数器 级联
级联延时
四、同步二进制计数器
四、同步二进制计数器
异步与同步的区别
例6-4 试分析图6-21的计数电路，列出状态转换真值表及 转换图，并说明其功能
解：1. 触发器的激励方程
3.状态转换真值表
2.触发器状态方程
4.状态图
Q0,Q2:11010发生器，Q1:反码
功能 分析
五、集成同步4位二进制加法计数器 工作原理
J3 = Q2Q1Q0 K3= Q2
步骤：
1.观察电路，写出电路存储器中个触发器的激励函数、电路 输出函数
2.由触发器的特征方程和激励函数求出存储器的输出方程， 即新的状态方程
3.列出状态状态转换表 4.画出相应的状态转换图 5.视需要画出电路的输入输出波形图 6.最后判断电路的逻辑功能，并评述其优缺点 对中规模功能块构成的电路，可根据这类器件的功能表和
4 状态图
步骤：
1.观察电路，写出电路存储器中个触发器的激励函数、电路 输出函数
2.由触发器的特征方程和激励函数求出存储器的输出方程， 即新的状态方程
3.列出状态状态转换表 4.画出相应的状态转换图 5.视需要画出电路的输入输出波形图 6. 判断电路的逻辑功能，并评述其优缺点，是否能自启动 对中规模功能块构成的电路，可根据这类器件的功能表和
三、集成异步BCD计数器
异步BCD码计数器74LS290 激励函数
三、集成异步BCD计数器 异步BCD码计数器74LS290
三、集成异步BCD计数器 74LS290数据手册
三、集成异步BCD计数器
构成8421BCD计数器
异步BCD码计数器74LS290
三、集成异步BCD计数器
三、集成异步BCD计数器 级联
级联延时
四、同步二进制计数器
四、同步二进制计数器
异步与同步的区别
例6-4 试分析图6-21的计数电路，列出状态转换真值表及 转换图，并说明其功能
解：1. 触发器的激励方程
3.状态转换真值表
2.触发器状态方程
4.状态图
Q0,Q2:11010发生器，Q1:反码
功能 分析
五、集成同步4位二进制加法计数器 工作原理
J3 = Q2Q1Q0 K3= Q2
步骤：
1.观察电路，写出电路存储器中个触发器的激励函数、电路 输出函数
2.由触发器的特征方程和激励函数求出存储器的输出方程， 即新的状态方程
3.列出状态状态转换表 4.画出相应的状态转换图 5.视需要画出电路的输入输出波形图 6.最后判断电路的逻辑功能，并评述其优缺点 对中规模功能块构成的电路，可根据这类器件的功能表和
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
VC
上的电压上升到R 当C上的电压上升到 端的复位电平时，Q端 上的电压上升到 端的复位电平时， 端 由“1”恢复为“0”时的稳态。 ”恢复为“ ”时的稳态。 该电路的暂稳态持续时间约为0.7RC。 。 该电路的暂稳态持续时间约为
6.2.2 集成化的单稳态电路 非重复触发型 当单稳态电路被触发并进入暂稳态后， 当单稳态电路被触发并进入暂稳态后，在暂稳态未结束时间内再 次触发将不起作用，这种单稳态电路称为非重复触发型（ 次触发将不起作用，这种单稳态电路称为非重复触发型（74121） ）
6.2.1 门电路和 触发器构成的单稳态电路 门电路和D触发器构成的单稳态电路
Vi CD4013 S Q R C VC Q R V0 D Vi
D
CLK
用D触发器构成的单稳态电路
V0
暂稳态 稳态
触发信号从置位端S输入，输出端 接一个 接一个RC 触发信号从置位端 输入，输出端Q接一个 输入 网络，二极管D为电容 为电容C在 网络，二极管 为电容 在Q=0时的放电提供 时的放电提供 快速通路，以减少复位脉冲的恢复时间。 快速通路，以减少复位脉冲的恢复时间。 端出现正触发脉冲， 端变为 端变为“ ” 当S端出现正触发脉冲，Q端变为“1”，并通 端出现正触发脉冲 过电阻R对电容 充电，电路处于暂稳态； 过电阻 对电容C充电，电路处于暂稳态； 对电容 充电
6.4.1 7555集成定时器的工作原理 集成定时器的工作原理
8
VCC ICM7555
8 4
R
6 5
4
A R
R
R Q
驱 动
3
7 DIS
VCC Q 3
R
2
B RSLeabharlann Q N76 2
GND 1
CVolt
THR TRIG
5
1
THR（6） （ ） × >(2/3)VCC <(2/3)VCC <(2/3)VCC >(2/3)VCC
S打开 暂稳态 0.7R2C2 稳态 暂稳态 0.7R1C1
稳态
S打开，暂稳态开始。B2产生上升沿，Q2由0到1，/Q2由1到0； 打开，暂稳态开始。 产生上升沿 产生上升沿， 由 到 ， 打开 由 到 ；
Q2
6.3 施密特触发电路 施密特触发电路是一种特殊的电路。 施密特触发电路是一种特殊的电路。 是一种特殊的电路 有两个使其输出状态发生变化的输入信号的转折电压， 它有两个使其输出状态发生变化的输入信号的转折电压，即在输出状态发生变化时所需 要的触发信号电平不同，表现出回差特性。 要的触发信号电平不同，表现出回差特性。 该电路具有很强的抗干扰性，广泛用于波形的变换与整形以及脉冲幅度的鉴别。 该电路具有很强的抗干扰性，广泛用于波形的变换与整形以及脉冲幅度的鉴别。 运算放大器、电压比较器、门电路等均可构成施密特触发电路， 运算放大器、电压比较器、门电路等均可构成施密特触发电路，此外还有集成化的施密 特触发器。 特触发器。 6.3.2 集成化的施密特触发器及应用
__
Q 1 1 1 1
RC Q 74121 C A1 Q A2 B
× 1 1 ↓ ↓ 0 ×
稳 态
暂 稳 态
R1
V CC
R2
V CC Q
RC Q C1 74121 C (1) A1 Q A2 B
S
RC Q C2 74121 C (2) A1 Q A2 B
由74121组成的方波发生电路 组成的方波发生电路 利用Q1的下降沿使第二个 反转， 的上升沿又使第一个74121反转，如此周而 反转， 利用 的下降沿使第二个74121反转，而Q2的上升沿又使第一个 的下降沿使第二个 反转 的上升沿又使第一个 反转 复始，便可得到一个连续输出的方波，其周期大约为： 复始，便可得到一个连续输出的方波，其周期大约为： T=0.7（R1C1+R2C2） （ ） S合上，B2=0，Q2=0，/Q2=1；B1=1，Q1=0 合上， 合上 ， ， ； ， 0.7R2C2后， Q2由1到0，/Q2由0到1 后 由 到 ， 由 到 B1产生上升沿，Q1由0到1， 0.7R1C1后， Q1由1到0，A1、A2产生下降沿 产生上升沿， 由 到 ， 产生上升沿 后 由 到 ， 、 产生下降沿 Q2由0到1，下一个循环开始。 由 到 ，下一个循环开始。
Vi
1V 3 CC
R A R B R S Q N
7
V C
5
R R Q
驱 动
3 V 0
t
C Vi
2
V0 V CC
T1
t VC 2 V CC t
1
3
555定时器构成单稳态触发器 定时器构成单稳态触发器 已放电完毕， 和 均为低电平 均为低电平。 （1）稳态：电路处于复位状态，电容 已放电完毕，VC和V0均为低电平。 ）稳态：电路处于复位状态，电容C已放电完毕 输出为高电平， 触发器置1， （2）状态翻转：当Vi的下跳窄脉冲低于 Vcc/3时，下比较器 输出为高电平，使RS触发器置 ，电路 ）状态翻转： 的下跳窄脉冲低于 时 下比较器B输出为高电平 触发器置 输出V0变为高电平 放电管N截止 电路进入暂稳态，定时开始。 变为高电平， 截止， 输出 变为高电平，放电管 截止，电路进入暂稳态，定时开始。 通过R1向 充电 电容C上的电压 按指数规律上升，趋向VCC。 充电， 上的电压VC按指数规律上升 （3）暂稳态阶段：VCC通过 向C充电，电容 上的电压 按指数规律上升，趋向 ）暂稳态阶段： 通过 。 输出为高电平， 触发器置0， （4）状态再翻转：当VC上升到超过 2Vcc/3时，上比较器 输出为高电平，使RS触发器置 ，电路输 ）状态再翻转： 上升到超过 时 上比较器A输出为高电平 触发器置 变为低电平， 饱和导通， 出V0变为低电平，放电管 饱和导通，定时结束。 变为低电平 放电管N饱和导通 定时结束。 很快放电， 下降到低电平 输出V0维持在低电平 电路返回稳态。 下降到低电平， 维持在低电平， （5）恢复阶段：电容 经N很快放电，VC下降到低电平，输出 维持在低电平，电路返回稳态。 ）恢复阶段：电容C经 很快放电 暂稳态的输出脉冲宽度T1根据 电路过渡过程的公式可得 暂稳态的输出脉冲宽度 根据RC电路过渡过程的公式可得：T1=1.1R1C。 根据 电路过渡过程的公式可得： 。
TRIG（2） （ ） × >(1/3)VCC >(1/3)VCC <(1/3)VCC <(1/3)VCC
R（4） （ ） 0 1 1 1 1
Q（3） （ ） 0 0 不变 1 不允许
N 导通 导通 不变 断开
6.4.2 7555集成定时器的典型应用 集成定时器的典型应用
V CC R1
6
V CC
8 4
V CC ICM7555 8 4 R 1 R VCC 7 R V C C 2 6 2 GND 1 CVolt THR TRIG DIS Q 3 V 0
V C 2V 3 CC 1V 3 CC t V 0
555定时器构成多谐振荡器 定时器构成多谐振荡器 当电源电压VCC刚接通时，电容C上的电压 为零，定时器内部的下比较器输出高电平， 刚接通时，电容 上的电压 为零，定时器内部的下比较器输出高电平， 上的电压VC为零 当电源电压 刚接通时 上比较器输出低电平，电路处于置位状态，即输出V0为高电平，内部放电管N截止。 上比较器输出低电平，电路处于置位状态， 即输出 为高电平，内部放电管 截止。 为高电平 截止 这时VCC经R1和R2向电容 充电，VC电位不断上升。当VC≥ 2Vcc/3时，定时器内部的 向电容C充电 电位不断上升。 这时 经 和 向电容 充电， 电位不断上升 时 上比较器输出高电平，电路翻转为复位状态，输出V0变为低电平 此时，内部放电管N 变为低电平， 上比较器输出高电平，电路翻转为复位状态，输出 变为低电平，此时，内部放电管 由截止变为导通， 经 和 放电 放电， 电位开始逐渐下降 电位开始逐渐下降。 由截止变为导通，C经R2和N放电，VC电位开始逐渐下降。 当VC≤ Vcc/3时，定时器内部的下比较器输出高电平，电路回到置位状态，输出 回到 时 定时器内部的下比较器输出高电平，电路回到置位状态，输出V0回到 高电平。 高电平。 然后，上述充、放电过程被再次重复，从而形成连续的多谐振荡。 然后，上述充、放电过程被再次重复，从而形成连续的多谐振荡。 显然，充电的时常数为τ1=（R1+R2）C，而放电的时常数为 显然，充电的时常数为 （ ） ，而放电的时常数为τ2=R2C。 。
1 1 2 2 3 1 2 2 1 3
74LS14
74LS132
CD4584
CD4093
VC R VC C 74LS14 V0 U2 U1 V0 t
t 施密特触发器的应用-----构成多谐振荡器
Vi U2 U 1
CD40106
Vi
1
2
V 0
V 0
施密特触发器的应用-----整形和消抖动 6.4 集成 集成555定时器及其应用 定时器及其应用 定时器是大多数数字系统的重要部件之一。 定时器是大多数数字系统的重要部件之一。 是大多数数字系统的重要部件之一 555定时器组件的推出，极大地简化了定时器电路的设计。 定时器组件的推出，极大地简化了定时器电路的设计。 定时器组件的推出 555集成定时器按制造工艺分有 集成定时器按制造工艺分有TTL型和 型和CMOS型。 集成定时器按制造工艺分有 型和 型 TTL型的定时器其数字代码为 型的定时器其数字代码为555，而CMOS型的定时器其数字代码为 型的定时器其数字代码为7555。 型的定时器其数字代码为 ， 型的定时器其数字代码为 。 TTL型的定时器的静态功耗较高，电源电压范围通常为4.5～16Ｖ； 型的定时器的静态功耗较高，电源电压范围通常为 ～ Ｖ； Ｖ；CMOS型的定时器的 型的定时器的静态功耗较高 型的定时器的 静态功耗较低，电源电压范围通常为2～ 静态功耗较低，电源电压范围通常为 ～18V，且输入阻抗高，在大多数的应用场合可以 ，且输入阻抗高， 直接代换TTL型的定时器。 型的定时器。 直接代换 型的定时器
上的电压上升到R 当C上的电压上升到 端的复位电平时，Q端 上的电压上升到 端的复位电平时， 端 由“1”恢复为“0”时的稳态。 ”恢复为“ ”时的稳态。 该电路的暂稳态持续时间约为0.7RC。 。 该电路的暂稳态持续时间约为
6.2.2 集成化的单稳态电路 非重复触发型 当单稳态电路被触发并进入暂稳态后， 当单稳态电路被触发并进入暂稳态后，在暂稳态未结束时间内再 次触发将不起作用，这种单稳态电路称为非重复触发型（ 次触发将不起作用，这种单稳态电路称为非重复触发型（74121） ）
6.2.1 门电路和 触发器构成的单稳态电路 门电路和D触发器构成的单稳态电路
Vi CD4013 S Q R C VC Q R V0 D Vi
D
CLK
用D触发器构成的单稳态电路
V0
暂稳态 稳态
触发信号从置位端S输入，输出端 接一个 接一个RC 触发信号从置位端 输入，输出端Q接一个 输入 网络，二极管D为电容 为电容C在 网络，二极管 为电容 在Q=0时的放电提供 时的放电提供 快速通路，以减少复位脉冲的恢复时间。 快速通路，以减少复位脉冲的恢复时间。 端出现正触发脉冲， 端变为 端变为“ ” 当S端出现正触发脉冲，Q端变为“1”，并通 端出现正触发脉冲 过电阻R对电容 充电，电路处于暂稳态； 过电阻 对电容C充电，电路处于暂稳态； 对电容 充电
6.4.1 7555集成定时器的工作原理 集成定时器的工作原理
8
VCC ICM7555
8 4
R
6 5
4
A R
R
R Q
驱 动
3
7 DIS
VCC Q 3
R
2
B RSLeabharlann Q N76 2
GND 1
CVolt
THR TRIG
5
1
THR（6） （ ） × >(2/3)VCC <(2/3)VCC <(2/3)VCC >(2/3)VCC
S打开 暂稳态 0.7R2C2 稳态 暂稳态 0.7R1C1
稳态
S打开，暂稳态开始。B2产生上升沿，Q2由0到1，/Q2由1到0； 打开，暂稳态开始。 产生上升沿 产生上升沿， 由 到 ， 打开 由 到 ；
Q2
6.3 施密特触发电路 施密特触发电路是一种特殊的电路。 施密特触发电路是一种特殊的电路。 是一种特殊的电路 有两个使其输出状态发生变化的输入信号的转折电压， 它有两个使其输出状态发生变化的输入信号的转折电压，即在输出状态发生变化时所需 要的触发信号电平不同，表现出回差特性。 要的触发信号电平不同，表现出回差特性。 该电路具有很强的抗干扰性，广泛用于波形的变换与整形以及脉冲幅度的鉴别。 该电路具有很强的抗干扰性，广泛用于波形的变换与整形以及脉冲幅度的鉴别。 运算放大器、电压比较器、门电路等均可构成施密特触发电路， 运算放大器、电压比较器、门电路等均可构成施密特触发电路，此外还有集成化的施密 特触发器。 特触发器。 6.3.2 集成化的施密特触发器及应用
__
Q 1 1 1 1
RC Q 74121 C A1 Q A2 B
× 1 1 ↓ ↓ 0 ×
稳 态
暂 稳 态
R1
V CC
R2
V CC Q
RC Q C1 74121 C (1) A1 Q A2 B
S
RC Q C2 74121 C (2) A1 Q A2 B
由74121组成的方波发生电路 组成的方波发生电路 利用Q1的下降沿使第二个 反转， 的上升沿又使第一个74121反转，如此周而 反转， 利用 的下降沿使第二个74121反转，而Q2的上升沿又使第一个 的下降沿使第二个 反转 的上升沿又使第一个 反转 复始，便可得到一个连续输出的方波，其周期大约为： 复始，便可得到一个连续输出的方波，其周期大约为： T=0.7（R1C1+R2C2） （ ） S合上，B2=0，Q2=0，/Q2=1；B1=1，Q1=0 合上， 合上 ， ， ； ， 0.7R2C2后， Q2由1到0，/Q2由0到1 后 由 到 ， 由 到 B1产生上升沿，Q1由0到1， 0.7R1C1后， Q1由1到0，A1、A2产生下降沿 产生上升沿， 由 到 ， 产生上升沿 后 由 到 ， 、 产生下降沿 Q2由0到1，下一个循环开始。 由 到 ，下一个循环开始。
Vi
1V 3 CC
R A R B R S Q N
7
V C
5
R R Q
驱 动
3 V 0
t
C Vi
2
V0 V CC
T1
t VC 2 V CC t
1
3
555定时器构成单稳态触发器 定时器构成单稳态触发器 已放电完毕， 和 均为低电平 均为低电平。 （1）稳态：电路处于复位状态，电容 已放电完毕，VC和V0均为低电平。 ）稳态：电路处于复位状态，电容C已放电完毕 输出为高电平， 触发器置1， （2）状态翻转：当Vi的下跳窄脉冲低于 Vcc/3时，下比较器 输出为高电平，使RS触发器置 ，电路 ）状态翻转： 的下跳窄脉冲低于 时 下比较器B输出为高电平 触发器置 输出V0变为高电平 放电管N截止 电路进入暂稳态，定时开始。 变为高电平， 截止， 输出 变为高电平，放电管 截止，电路进入暂稳态，定时开始。 通过R1向 充电 电容C上的电压 按指数规律上升，趋向VCC。 充电， 上的电压VC按指数规律上升 （3）暂稳态阶段：VCC通过 向C充电，电容 上的电压 按指数规律上升，趋向 ）暂稳态阶段： 通过 。 输出为高电平， 触发器置0， （4）状态再翻转：当VC上升到超过 2Vcc/3时，上比较器 输出为高电平，使RS触发器置 ，电路输 ）状态再翻转： 上升到超过 时 上比较器A输出为高电平 触发器置 变为低电平， 饱和导通， 出V0变为低电平，放电管 饱和导通，定时结束。 变为低电平 放电管N饱和导通 定时结束。 很快放电， 下降到低电平 输出V0维持在低电平 电路返回稳态。 下降到低电平， 维持在低电平， （5）恢复阶段：电容 经N很快放电，VC下降到低电平，输出 维持在低电平，电路返回稳态。 ）恢复阶段：电容C经 很快放电 暂稳态的输出脉冲宽度T1根据 电路过渡过程的公式可得 暂稳态的输出脉冲宽度 根据RC电路过渡过程的公式可得：T1=1.1R1C。 根据 电路过渡过程的公式可得： 。
TRIG（2） （ ） × >(1/3)VCC >(1/3)VCC <(1/3)VCC <(1/3)VCC
R（4） （ ） 0 1 1 1 1
Q（3） （ ） 0 0 不变 1 不允许
N 导通 导通 不变 断开
6.4.2 7555集成定时器的典型应用 集成定时器的典型应用
V CC R1
6
V CC
8 4
V CC ICM7555 8 4 R 1 R VCC 7 R V C C 2 6 2 GND 1 CVolt THR TRIG DIS Q 3 V 0
V C 2V 3 CC 1V 3 CC t V 0
555定时器构成多谐振荡器 定时器构成多谐振荡器 当电源电压VCC刚接通时，电容C上的电压 为零，定时器内部的下比较器输出高电平， 刚接通时，电容 上的电压 为零，定时器内部的下比较器输出高电平， 上的电压VC为零 当电源电压 刚接通时 上比较器输出低电平，电路处于置位状态，即输出V0为高电平，内部放电管N截止。 上比较器输出低电平，电路处于置位状态， 即输出 为高电平，内部放电管 截止。 为高电平 截止 这时VCC经R1和R2向电容 充电，VC电位不断上升。当VC≥ 2Vcc/3时，定时器内部的 向电容C充电 电位不断上升。 这时 经 和 向电容 充电， 电位不断上升 时 上比较器输出高电平，电路翻转为复位状态，输出V0变为低电平 此时，内部放电管N 变为低电平， 上比较器输出高电平，电路翻转为复位状态，输出 变为低电平，此时，内部放电管 由截止变为导通， 经 和 放电 放电， 电位开始逐渐下降 电位开始逐渐下降。 由截止变为导通，C经R2和N放电，VC电位开始逐渐下降。 当VC≤ Vcc/3时，定时器内部的下比较器输出高电平，电路回到置位状态，输出 回到 时 定时器内部的下比较器输出高电平，电路回到置位状态，输出V0回到 高电平。 高电平。 然后，上述充、放电过程被再次重复，从而形成连续的多谐振荡。 然后，上述充、放电过程被再次重复，从而形成连续的多谐振荡。 显然，充电的时常数为τ1=（R1+R2）C，而放电的时常数为 显然，充电的时常数为 （ ） ，而放电的时常数为τ2=R2C。 。
1 1 2 2 3 1 2 2 1 3
74LS14
74LS132
CD4584
CD4093
VC R VC C 74LS14 V0 U2 U1 V0 t
t 施密特触发器的应用-----构成多谐振荡器
Vi U2 U 1
CD40106
Vi
1
2
V 0
V 0
施密特触发器的应用-----整形和消抖动 6.4 集成 集成555定时器及其应用 定时器及其应用 定时器是大多数数字系统的重要部件之一。 定时器是大多数数字系统的重要部件之一。 是大多数数字系统的重要部件之一 555定时器组件的推出，极大地简化了定时器电路的设计。 定时器组件的推出，极大地简化了定时器电路的设计。 定时器组件的推出 555集成定时器按制造工艺分有 集成定时器按制造工艺分有TTL型和 型和CMOS型。 集成定时器按制造工艺分有 型和 型 TTL型的定时器其数字代码为 型的定时器其数字代码为555，而CMOS型的定时器其数字代码为 型的定时器其数字代码为7555。 型的定时器其数字代码为 ， 型的定时器其数字代码为 。 TTL型的定时器的静态功耗较高，电源电压范围通常为4.5～16Ｖ； 型的定时器的静态功耗较高，电源电压范围通常为 ～ Ｖ； Ｖ；CMOS型的定时器的 型的定时器的静态功耗较高 型的定时器的 静态功耗较低，电源电压范围通常为2～ 静态功耗较低，电源电压范围通常为 ～18V，且输入阻抗高，在大多数的应用场合可以 ，且输入阻抗高， 直接代换TTL型的定时器。 型的定时器。 直接代换 型的定时器