6 数字电路的EDA设计

14
3.Verilog HDL：
语言为基础， 以C语言为基础，由GDA(Gateway Design 语言为基础 Automation)公司的 公司的Phil Moorby创建于 创建于1983年。1989 公司的 创建于 年 公司收购了GDA公司，拥有了 公司， 年CADENCE公司收购了 公司收购了 公司 拥有了Verilog HDL的独家专利。于1990年正式发表了 的独家专利。 年正式发表了Verilog HDL 的独家专利 年正式发表了 ，并成立OVI(Open Verilog International)组织推进其 并成立 组织推进其 发展。 公司放弃了Verilog HDL专 发展。1995年CADENCE公司放弃了 年 公司放弃了 专 标准(IEEE1364)。 利，使之成为IEEE标准 使之成为 标准 。
18
(1)系统级 系统级(system－level)：用语言提供的高级结构能够 系统级 － ： 实现所设计模块的外部性能的模型。 实现所设计模块的外部性能的模型。 (2)算法级 算法级(algorithm－level)：用语言提供的高级结构能 算法级 － ： 够实现算法运行的模型。 够实现算法运行的模型。 (3)RTL级(Register Transfer Level)：描述数据在寄存器 级 ： 之间的流动和如何处理、控制这些数据流动的模型。 之间的流动和如何处理、控制这些数据流动的模型。 (4)门级 门级(gate—level)：描述逻辑门以及逻辑门之间连接的 门级 ： 模型。 模型。 (5)开关级 开关级(switch—level)：描述器件中三极管和储存节点 开关级 ： 以及它们之间连接的模型。 以及它们之间连接的模型。
2
大规模可编程逻辑器件
三 部 分
硬件描述语言 EDA开发软件 EDA开发软件
3
6.2 EDA设计流程 设计流程 6.2.1 EDA设计方法 设计方法
EDA的设计方法主要有两种： 的设计方法主要有两种： 的设计方法主要有两种 自下向上（ 自下向上（Bottom-Up）的设计方法 ） 自上向下（ 自上向下（Top-down）的设计方法 ） 1.自下向上（Bottom-Up）的设计方法 自下向上（ 自下向上 ）
6.4 硬件描述语言（HDL） 硬件描述语言（
硬件描述语言 (Hardware Description Languag ) 类似于高级程序设计语言。 类似于高级程序设计语言。它是一种以文本形式来描 述数字系统硬件的结构和行为的语言, 述数字系统硬件的结构和行为的语言,用它可以表示 逻辑电路图、逻辑表达式， 逻辑电路图、逻辑表达式，复杂数字逻辑系统所的逻 辑功能。 是高层次自动化设计的起点和基础。 辑功能。HDL是高层次自动化设计的起点和基础。 是高层次自动化设计的起点和基础
第6章 数字逻辑电路的 章 数字逻辑电路的EDA设计 设计
6.1 EDA概述 概述
EDA(Electronic Design Automation) EDA(Electronic Automation) 电子设计自动化
EDA技术是以微电子技术为物理层面， EDA技术是以微电子技术为物理层面， 技术是以微电子技术为物理层面 现代电子设计技术为灵魂， 现代电子设计技术为灵魂，计算机软件技 术为手段， 术为手段，最终形成集成电子系统或专用 集成电路ASIC为目的一门新兴技术。 ASIC为目的一门新兴技术 集成电路ASIC为目的一门新兴技术。
16
5.硬件描述语言的近期发展： 硬件描述语言的近期发展： 硬件描述语言的近期发展 目前及今后若干年内， 目前及今后若干年内，VHDL和Verilog 和 HDL仍将是硬件描述语言主角。因为它们已 仍将是硬件描述语言主角。 仍将是硬件描述语言主角 经经过无数应用实例的验证，能够满足各类 经经过无数应用实例的验证， 复杂的逻辑功能要求， 复杂的逻辑功能要求，各种配套工具软件也 非常成熟完善。 非常成熟完善。
10
6.3EDA设计软件 设计软件
Lattice公司： Lattice公司：ISPexpert/ispLEVER 公司 Xilinx公司 公司: Xilinx公司: Foundation/ISE Altera公司 公司: Altera公司: MAX+PlusⅡ/QuartusⅡ
ModelSim
11
8
适配（ 适配（Fitter） ）
适配器也称结构综合器， 适配器也称结构综合器，功能是将由综合器产生的 也称结构综合器 网表文件配置于指定的目标器件中（ 网表文件配置于指定的目标器件中（进行逻辑映射 操作），并产生最终的可下载文件。 操作），并产生最终的可下载文件。 ），并产生最终的可下载文件 CPLD——产生熔丝图文件，即JEDEC/POF文 产生熔丝图文件， 产生熔丝图文件 文 件 FPGA——产生 产生Bitstream位流数据文件 位流数据文件 产生 适配器多由FPGA/CPLD生产商提供，因为适配的过 生产商提供， 适配器多由 生产商提供 程直接与器件的具体结构相关。 程直接与器件的具体结构相关。
15
4.关于 关于VHDL与Verilog HDL的比较： 的比较： 关于 与 的比较
不存在优劣之分。 不存在优劣之分。相同电路用这两种硬件描述语 言分别编码，长度也大体相同。 言分别编码，长度也大体相同。现在常用的各种仿真 /综合工具均为二者通用。在日本，VHDL用户略多于 综合工具均为二者通用。在日本， 用户略多于 综合工具均为二者通用 Verilog HDL，例如：NEC，日立， 福田电子 ，丸文 ，例如： ，日立，福田电子， 等公司通常习惯使用VHDL；而松下，CASIO等公司 ；而松下， 等公司通常习惯使用 等公司 习惯使用Verilog HDL。和习惯有关 ， 一个公司通常 习惯使用 。 和习惯有关， 习惯于使用其中一种。 习惯于使用其中一种。
6
6.2.2 EDA设计流程 设计流程
功能划分 HDL描述电路 描述电路 软件模拟和仿真 N 结构满意 Y 逻辑综合、 逻辑综合、适配 结构满意 Y 编程下载
7
N
综合（ 综合（Synthesis） ） 综合是指将高层次的设计描述自动转化为较低层次 综合是指将高层次的设计描述自动转化为较低层次 描述的过程。 描述的过程。 行为综合：行为描述（ 描述） 行为综合：行为描述（HDL描述）转换到 描述 转换到RTL级描述 级描述 形 式 逻辑综合： 逻辑综合：RTL级描述转换到逻辑门级 级描述转换到逻辑门级 版图综合(结构综合 版图综合 结构综合) ：逻辑门级转换到版图或配置网表 结构综合 综合器是将原理图或 综合器是将原理图或HDL描述的电路功能转化为具 是将原理图或 描述的电路功能转化为具 体电路结构网表的工具。 体电路结构网表的工具。
12
1. 硬件描述语言的起源： 硬件描述语言的起源： 人们 为了把复杂的电子电路用文字文件方 式描述并保存下来，方便他人了解电路内容， 式描述并保存下来，方便他人了解电路内容， 就诞生了最初的硬件描述语言。 就诞生了最初的硬件描述语言。经过多种硬件 描述语言诞生与淘汰的演变，当前国内外普遍 描述语言诞生与淘汰的演变， 使用的主流硬件描述语言只有两种： 使用的主流硬件描述语言只有两种： VHDL和Verilog HDL。 和 。
13
2.VHDL
语言为基础， 以ADA语言为基础，由美国国防高级研究计划局 语言为基础 (DARPA)开发。1985年完成第一版，1987年成为 开发。 年完成第一版， 年成为IEEE 开发 年完成第一版 年成为 标准(IEEE1076)，1993年增修为 ， 年增修为IEEE1164标准并使用 标准 年增修为 标准并使用 至今。 年又加入电路合成标准程序和规格， 至今。1996年又加入电路合成标准程序和规格，成为 年又加入电路合成标准程序和规格 IEEE1076.3标准。美国国防部规定其为官方ASIC设计 标准。美国国防部规定其为官方 标准 设计 语言。 语言。 1995年，中国国家技术监督局出版的《CAD通用 年 中国国家技术监督局出版的《 通用 技术规范》 技术规范》中，推荐VHDL为我国硬件描述语言的国 推荐 为我国硬件描述语言的国 家标准。 家标准
1
使用对象： 使用对象： • 专用集成电路ASIC的芯片设计研发人员 专用集成电路ASIC ASIC的芯片设计研发人员 • 广大的电子线路设计人员 电子设计自动化EDA（ 电子设计自动化EDA（Electronic EDA Automation）技术是以大规模可编 Design Automation）技术是以大规模可编 程逻辑器件为设计载体 通过硬件描述语言 为设计载体， 程逻辑器件为设计载体，通过硬件描述语言 设计，EDA软件编译、仿真，最终下载 软件编译 下载到设 设计，EDA软件编译、仿真，最终下载到设 计载体中， 计载体中，从而完成系统电路设计任务的新 一代设计技术。 一代设计技术。
系统分解 单元设计 子系统设计 功能块划分 系统合成
4
2. 自顶向下（Top_Down）的设计思想： 自顶向下（ ）的设计思想：
系统级设计
模块A 模块
模块B 模块
模块C 模块
模块 A1
模块 A2Leabharlann 模块 A3模块 B1
模块 B2
模块 C1
模块 C2
模块 C3
Top-Down设计思想 设计思想
5
模块与系统的关系： 模块与系统的关系： 设计有点像搭积木， 用Verilog HDL设计有点像搭积木，每个模块 设计有点像搭积木 都是一个积木块， 都是一个积木块，不同的积木块有不同的功能要 不同模块要实现不同的功能）， ），制作每个积 求（不同模块要实现不同的功能），制作每个积 木块的过程就是模块编程，最后把积木块（模块） 木块的过程就是模块编程，最后把积木块（模块） 搭在一起完成整个系统设计。 搭在一起完成整个系统设计。 一个复杂的系统， 一个复杂的系统，可以划分成多个小的功能 模块。因此系统设计可以按下面3步进行 步进行： 模块。因此系统设计可以按下面 步进行： 把系统划分成模块； 把系统划分成模块； 规划各个模块的接口； 规划各个模块的接口； 对模块编程并连接各模块完成系统设计。 对模块编程并连接各模块完成系统设计。