第21章触发器和时序逻辑电路

合集下载

注电考试最新版教材-第36讲第二十一章触发器(二)及第二十二章时序逻辑电路(2011年新版)

例题：1用与非门组成的基本RS 触发器如图（a ）所示，设初始状态为0，已知输入R 、S 的波形图如下图，画出输出Q 、Q 的波形图。

&&G G 12(a)(b)R RS SQQQ Q解：由可画出输出Q 、Q 的波形如图所示。

图中虚线所示为考虑门电路的延迟时间的情况。

2主从JK 触发器如图所示，设初始状态为0，已知输入J 、K 的波形图如图，画出输出Q 的波形图。

CP G 4G Q 1J 1K Q(b)3C1&G &G 2&1&&7G &56&CP8&G G G 19G ''┌┌(a)触从器发主触发器QQ Q Q J K解：如图所示。

3维持—阻塞D触发器如图所示，设初始状态为0，已知输入D的波形图如图所示，画出输出Q的波形图。

解：由于是边沿触发器，在波形图时，应注意以下两点：（1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是上升沿）。

（2）判断触发器次态的依据是时钟脉冲触发沿前一瞬间（这里是上升沿前一瞬间）输入端的状态。

根据D触发器的功能表或特性方程或状态转换图可画出输出端Q的波形图如图所示。

12345CPDQ图波形图第22章时序逻辑电路大纲要求：掌握时序逻辑电路的特点及组成了解时序逻辑电路的分析步骤和方法，计数器的状态转换表、状态转换图和时序图的画法；触发器触发方式不同时对不同功能计数器的应用连接掌握计数器的基本概念、功能及分类了解二进制计数器（同步和异步）逻辑电路的分析了解寄存器和移位寄存器的结构、功能和简单应用了解计数型和移位寄存器型顺序脉冲发生器的结构、功能和分析应用计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。

按计数功能：加法计数器、减法计数器、可逆计数器按计数脉冲引入方式：异步计数器、同步计数器按计数制：二进制计数器、十进制计数器、N 进制计数器22.1 二进制计数器按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。

触发器、时序逻辑电路

第12 章习题12-1填空题1. 数字电路分为组合逻辑和时序逻辑两大类。

2. 时序逻辑电路的输出取决于输入状态和输入前的输出状态，因此电路具有记忆功能。

触发器是构成时序逻辑电路的基本单元，其本身也由门电路构成，但其中包含有反馈环节，因此它是时序逻辑电路的基本单元。

3. 集成触发器的置1端可以根据需要预先将触发器置1，置0 端可以根据需要预先将触发器置0，而不受时序脉冲的同步控制。

4. 计数器统计的是CP脉冲的个数，它有3种分类方法，按计数进位不同，分为二进制、十进制和任意进制计数器；按计数规律不同，分为加法、减法和可逆计数器；按计数器中触发器翻转是否同步分为同步计数器和异步计数器，其中同步计数器的计数速度较快。

5. 寄存器是一种能够接收、暂存、传递数码或指令等信息的逻辑部件，它一般由触发器构成，且每个触发器只能存储1 位二进制信息。

6. 半导体存储器有两种，一种称为随机存取存储器，简称RAM；另一种称为只读存储器，简称ROM。

7. 存储器的存储容量是指存储器能够存储0 和1 的个数，一般用字数×位数来表示。

字数指字线的数目，位数指数据线的总的数目。

8. 移位寄存器按移位方向的不同分为左移寄存器、右移寄存器和双向移位寄存器。

9. 在所有触发器中，JK 触发器的逻辑功能是最完善的，它没有同步触发器的空翻现象，也没有同步触发器状态不定的现象，而且比D触发器和T触发器的功能齐全。

10. JK触发器的逻辑功能是J=0，K=0时，Q=0 ；J=0，K=1时，Q=0 ；J=1，K=0时，Q=1 ；J=1，K=1时，翻转。

输入信号过后保持输入信号到来时的功能称为记忆功能，翻转功能称为计数功能。

11. D触发器的逻辑功能可概括为输出端Q的状态永远与输入端D的状态相同，但在画波形图时应为D触发器的Q态与输入端的D态相同。

12. RS触发器的逻辑功能可概括为：R端和S端同时无效时，触发器保持原状态；R端和S端同时有效时，触发器处于不定状态；R端有效，S端无效时，触发器处于1状态；R端无效，S端有效时，触发器处于0 状态。

触发器Flip-Flops和时序电路

组合逻辑电路组成，能够将输入信号向左或向右移动指定的位数。
时序电路的应用
数字逻辑控制
时序电路在数字逻辑控制中有着广泛的应用，例如在计算机、数字交换机、数控机床等设备中，都需要使用时序电路来实现数字
逻辑控制。
通信技术
在通信技术中，时序电路被广泛应用于数字信号处理、调制解调、
信道编码等领域。
自动控制
寄存器
寄存器是一种常见的触发器与时序电路的组合，它由多个触发器组成，用于存储二进制数据。
计数器
计数器是一种能够自动计数输入脉冲个数的时序电路，它由多个触发器和门电路组成。
05 触发器Flip-flops和时序电路的优化与挑战
触发器Flip-flops的优化策略
减少功耗
通过降低时钟频率、使用低功耗设计和工艺、以及优化时钟网络来降低功耗。
触发器Flip-flops是数字逻辑电路中的基本存储单元，用于存储二进制状态（0或1）。
工作原理
触发器Flip-flops采用双稳态电路，通过时钟信号控制数据输入和输出，实现状态的存储和切换。
触发器Flip-flops的类型
01
02
03
JK触发器
具有置0、置1、翻转和保持四种功能，通过改变时钟信号的相位实现不同操作。
提高速度
通过优化触发器的结构、减少内部延迟和传播延迟，以及采用更快的时钟源来提高速度。
减小面积
通过优化设计、采用更小的单元尺寸和更高效的布局布线技术来减小面积。
提高可靠性
通过采用冗余设计、错误检测和纠正技术以及容错逻辑来提高可靠性。
时序电路的优化策略
优化时钟网络
通过减少时钟源的数量、降低时钟频率、优化时钟分布和减少时钟偏斜来优化时钟

大学_电工学(吉培荣著)课后答案下载_1

电工学（吉培荣著）课后答案下载电工学（吉培荣著）课后答案下载本书是普通高等教育“十一五”国家级规划教材。

本书是根据当前教学改革形势，在第六版的基础上作了精选、改写、调整、补充而修订编写的。

全书分上、下两册出版。

上册是电工技术部分;下册是电子技术部分。

各章均附有习题。

另编有配套立体化教材(见第七版序言)。

本书可作为高等学校工科非电类专业上述两门课程的教材，也可供社会读者阅读。

本书(第七版)由哈尔滨工程大学张保郁教授审阅。

本书第三版于1987年获全国优秀教材奖，第四版于1997年获国家级教学成果二等奖和国家级科学技术进步三等奖，第五版于获全国普通高等学校优秀教材二等奖，第六版于获国家级教学成果二等奖，并于获第七届全国高校出版社优秀畅销书一等奖，此外还被评为“高等教育百门精品课程教材建设计划”精品项目。

电工学（吉培荣著）：内容简介第1章电路的基本概念与基本定律1.1电路的作用与组成部分1.2电路模型1.3电压和电流的参考方向1.4欧姆定律1.5电源有载工作、开路与短路1.5.1电源有载工作1.5.2电源开路1.5.3电源短路1.6基尔霍夫定律1.6.1基尔霍夫电流定律1.6.2基尔霍夫电压定律1.7电路中电位的概念及计算习题第2章电路的分析方法2.1电阻串并联连接的等效变换2.1.1电阻的串联2.1.2电阻的并联2.2电阻星形联结与三角形联结的等效变换 2.3电源的两种模型及其等效变换2.3.1电压源模型2.3.2电流源模型2.3.3电源两种模型之间的等效变换2.4支路电流法2.5结点电压法2.6叠加定理2.7戴维宁定理与诺顿定理2.7.1戴维宁定理2.7.2诺顿定理2.8受控电源电路的分析2.9非线性电阻电路的分析习题第3章电路的暂态分析第4章正弦交流电路第5章三相电路第6章磁路与铁心线圈电路第7章交流电动机第8章直流电动机第9章控制电机第10章继电接触器控制系统第11章可编程控制器及其应用第12章工业企业供电与安全用电第13章电工测量附录部分习题答案中英文名词对照参考文献第14章半导体器件14.1半导体的导电特性14.1.1本征半导体14.1.2N型半导体和P型半导体 14.2PN结及其单向导电性14.3二极管14.3.1基本结构14.3.2伏安特性14.3.3主要参数14.4稳压二极管14.5双极型晶体管14.5.1基本结构14.5.2电流分配和放大原理14.5.3特性曲线14.5.4主要参数14.6光电器件14.6.1发光二极管14.6.2光电二极管14.6.3光电晶体管习题第15章基本放大电路15.1共发射极放大电路的组成15.2放大电路的`静态分析15.2.1用放大电路的直流通路确定静态值 15.2.2用图解法确定静态值15.3放大电路的动态分析15.3.1微变等效电路法15.3.2图解法15.4静态工作点的稳定15.5放大电路的频率特性15.6射极输出器15.6.1静态分析15.6.2动态分析15.7差分放大电路15.7.1静态分析15.7.2动态分析15.7.3共模抑制比15.8互补对称功率放大电路15.8.1对功率放大电路的基本要求15.8.2互补对称放大电路15.8.3集成功率放大电路15.9场效晶体管及其放大电路15.9.1绝缘栅场效晶体管15.9.2场效晶体管放大电路习题第16章集成运算放大器16.1集成运算放大器的简单介绍16.1.1集成运算放大器的特点16.1.2电路的简单说明16.1.3主要参数16.1.4理想运算放大器及其分析依据 16.2运算放大器在信号运算方面的应用 16.2.1比例运算16.2.2加法运算16.2.3减法运算16.2.4积分运算16.2.5微分运算16.3运算放大器在信号处理方面的应用 16.3.1有源滤波器16.3.2采样保持电路16.3.3电压比较器16.4运算放大器在波形产生方面的应用 16.4.1矩形波发生器16.4.2三角波发生器……第17章电子电路中的反馈第18章直流稳压电源第19章电力电子技术第20章门电路和组合逻辑电路第21章触发器和时序逻辑电路第22章存储器和可编程逻辑器件第23章模拟量和数字量的转换附录部分习题答案中英文名词对照参考文献电工学（吉培荣著）：图书目录点击此处下载电工学（吉培荣著）课后答案。

21章题库——时序逻辑电路+答案

第21章触发器和时序逻辑电路一、填空题1、JK 触发器的特性方程为：=+1n Q ________________________。

2、时钟触发器按照结构和触发方式不同可分为：_________、__________、_________和主从式触发器四种。

3、T 触发器的特性方程为=+1n Q _________________。

4、4个触发器组成的寄存器可以存储__________位二进制数。

5、将JK 触发器的J 端连在Q 端上，K 端接高电平。

假设)(t Q =0，则经过50个CP 脉冲作用后，它的状态)50(+t Q =_____。

6、对于时钟RS 触发器，若要求其输出“0”状态保持不变，则输入的RS 信号应为________。

7、组成计数器的各个触发器的状态能在时钟信号到达时同时翻转,它属于__________ 计数器。

（填“同步”或“异步”）8、当JK 触发器的输入J=1，K=0时，触发器的次态Q n+1=____________。

9、若要构成十二进制计数器，最少要用__________个触发器。

10、构成一个模6的同步计数器最少要________个触发器。

11、一个 JK 触发器有____个稳态，它可存储____位二进制数。

二、选择题1、下列触发器中有空翻现象的是_________。

A 、同步式触发器B 、维持阻塞式触发器C 、主从式触发器D 、边沿式触发器 2、在以下各种电路中，属于时序电路的有__________。

A 、译码器B 、计数器C 、数据选择器D 、编码器 3、JK 触发器当J=K=1时，Q n+1=__________。

A 、0B 、1C 、Q nD 、 Q n4、下列触发器中逻辑功能最多是_______。

A 、J-K 触发器B 、D 触发器C 、T 触发器D 、T ′触发器 5、在CP 有效的情况下，当输入端D=0时，则D 触发器的输出端=+1n Q ________。

触发器和时序逻辑电路221双稳态触发器

221双稳态触发器的工作原理
01
当置位输入端S为高电平、复位输入端R为低电平时，输出端Q保持原状态。
02
当置位输入端S为低电平、复位输入端R为高电平时，输出端Q状态翻转。
03
221双稳态触发器的输出状态不会因为输入信号的消失而消失，除非另一个相反状态的信号到来。
221双稳态触发器的特点与优势
触发器还可以用于实现时序逻辑电路，如同步时序电路和异步时序电路。
02
CATALOGUE
双稳态触发器介绍
双稳态触发器的定义
双稳态触发器是一种数字逻辑电路，具有两个稳定状态，可以在外部信号的作用下在这两个状态之间进行转换。
它通常由两个交叉反接的晶体管或开关管组成，具有两个互补的输出端。
双稳态触发器的工作原理
当输入信号发生变化时，双稳态触发器的输出状态会发生翻转，即从低电平变为高电平或从高电平变为低电平。
触发器有两个阈值电压，分别为正阈值电压和负阈值电压，当输入信号的电压超过正阈值电压时，输出状态从低电平变为高电平；当输入信号的电压低于负阈值电压时，输出状态从高电平变为低电平。
双稳态触发器的应用
双稳态触发器在数字逻辑电路中有着广泛的应用，如寄存器、计数器、分频器等。
它还可以用于控制开关电路、检测电路的状态变化等。
03
CATALOGUE
221双稳态触发器详解
221双稳态触发器的结构
01
221双稳态触发器由两个交叉耦合的反相器构成，具有两个稳定状态，即0态和1态。
02
它有两个输入端：置位输入端 S和复位输入端R，以及一个输出端Q。
03
输出端Q的状态取决于输入端S 和R的状态，当S为高电平、R 为低电平时，Q保持原状态；当S为低电平、R为高电平时， Q状态翻转。

电工学下册(电子技术)知识点总结

电子技术知识点总结模拟电路处理模拟信号，数字电路处理数字信号第14章半导体器件1.本征半导体概念2.N型和P型半导体的元素、多数载流子和少数载流子、“复合”运动3.PN结的单向导电性，扩散运动，漂移运动4.二极管的伏安特性、等效电阻（14.3.8）5.稳压二极管的工作区6.三极管的放大电流特性（非放大电压）、输出特性曲线（放大区、截止区、饱和区），判断硅管和锗管、PNP型和NPN型（14.5.1，14.5.2,14.5.3）第15章基本放大电路1.共发射极放大电路的组成、静态分析、动态分析，计算电压放大倍数（远大于1，输入输出电压反相）、输入电阻（高）、输出电阻（低）2.静态工作点的稳定：分压式偏置放大电路的组成3.非线性失真：饱和失真（静态工作点高）、截止失真（静态工作点低）4.射极输出器的组成、静态分析（估算法、图解法）、动态分析（微变等效电路法、图解法），计算电压放大倍数（接近1，但小于1，输入输出电压同相）、输入电阻（高）、输出电阻（低）5.多级放大电路的放大倍数，耦合方式三种：变压器耦合、阻容耦合（静态工作点相对独立）、直接耦合（静态工作点相互影响，零点漂移）6.差分(差动)放大电路：针对缓慢变化的信号，采用直接耦合，共模信号，差模信号，抑制零点漂移，电路对称性要好7.功率放大电路状态：甲类、甲乙类、乙类，为避免交越失真，需工作在甲乙类状态下第16章集成运算放大器1.理想运算放大器的理想化条件：开环电压放大倍数∞，差模输入电阻∞，开环输出电阻0，共模抑制比∞，工作区：线性区和饱和区2.虚短、虚断3.运算放大器的比例运算、加法运算和减法运算4.电压比较器第17章电子电路中的反馈1.负反馈对放大电路工作性能的影响：降低放大倍数、提高放大倍数的稳定性、改善波形失真2.深度负反馈的条件（AF>>1）第18章直流稳压电源1.整流电路的作用2.滤波器的作用3.稳压环节的作用第20章门电路和组合逻辑电路1.二进制、十六进制和十进制的转化2.基本逻辑门电路概念：与、或、非3.逻辑代数运算：交换律、结合律、分配律、吸收律、反演律4.常用的组合逻辑电路：加法器、编码器、译码器5.例：判奇电路第21章触发器和时序逻辑电路1.触发器的触发条件、触发时间、功能2.可控RS触发器可能会出现空翻现象3.JK触发器如何转化为T触发器和D触发器4.常用的时序逻辑电路：寄存器（数码和移位）、计数器。

触发器与时序逻辑电路二

课题十四：触发器与时序逻辑电路（二）【学习内容】寄存器用来暂时存放参与运算的数据和运算结果，有无移位的功能又可以分为数码寄存器和移位寄存器，通过重点学习后者，结合二进制计数器，达到使学生熟悉计数器工作。

【学习重点】寄存器的时序电路各类寄存器的工作原理【学习难点】移位脉冲及其时序电路【学习内容】●寄存器用来暂时存放参与运算的数据和运算结果。

●寄存器常分为数码寄存器和移位寄存器两种，其区别在于有无移位的功能1.数码寄存器(1)电路图形：(见P379图14.2.1)由D触发器（上升沿触发）组成的四位数码寄存器。

(2)工作原理①先复位（清零），使四个触发器FF3~FF0全处于态。

②当“寄存器指令”）正脉冲到来时，四位二进制数d3d2d1d0就存入四个触发器2．移位寄存器(1)电路图(见P379图14.2.2)图14.2.2是由JK触发器组成的四位移位寄存器.(2)工作原理:●设寄存的二进制数为1011,按移位脉冲(即时钟脉冲)的工作节拍从高位到低位依次串行送到D端①工作之初先清零.首先D=1,第一个移位脉冲的下降沿来到时使触发器FF0翻转,Q0=1,其他仍保持0态;②接着D=0,第二个移位脉冲的下降沿来到时使FF0和FF1同时翻转,由于FF1的J=1,FF0的J=0,所以Q1=1,Q0=0,Q2和Q3仍为0;③以后过程如表14.2.1所示,移位一次,存入一个新数码,直到第四个脉冲的下降沿来到时,存数结束.这时,可以从四个触发器的Q端得到并行的数码输出.表14.2.1 移位寄存器的状态表14．3 计数器●计算器能累计输入脉冲的数目，可以进行加法、减法或两者兼有的计数，可分为二进制计数器、十进制计数器及任意进制计算器1.二进制计数器表14.3.1 四位二进制加法状态表(1)异步二进制加法计数器①每一个计数脉冲,最低位触发器翻转一次;②位触发器是在相信的低位触发器从1变为0进位时翻转因此可用四个主从型JK触发器来组成异步二进制加法计数器(如P381图14.3.1所示)(2)进制加法计数器①第一位触发器FF0，每来一个计数脉冲就翻转一次，故J0=K0=1；②第二位触发器FF1，在Q0=1时再来一个脉冲才翻转，故J1=K1=Q0；③第三位触发器FF2，在Q1=Q0=1时再来一个脉冲才翻转，故J2=K2=Q1Q0；④第四位触发器FF3，在Q2=Q1=Q0=1时再一个脉冲才翻转，故J3=K3=Q2Q1Q0 2．十进制计数器表14.3.2 8421码十进制加法计数器的状态表：(1)与二进制加法计数器比较，来第十个脉冲不是由1001变为1010，而是恢复0000。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

退出
电工学
设原态为“1‖ 态结论: 不论触发器原来为何种状态，当 SD=0， RD=1时，将使触发器置“1‖或称为置位。
三峡大学电气与新能源学院
触发器保持 “1‖态不变 Q0 1Q 0 1 & G1 & G2
0
SD 0 置位
1
RD 1
章目录上一页下一页返回
退出
电工学
(3) SD=1，RD = 1
Q0 1
Q1 0 Q
电工学
状态不变
Q
从触发器
S
SD 1
R
主从状态一致 RD
CP
Q
0 Q 0R
1 0 1
S 1
主触发器
11 1 J
0 1
1 0 K
章目录上一页下一页返回
退出
0 CP
电工学
(1) J=1, K=1 设触发器原态为“1‖态
跳转
Q1
Q0
Q
从触发器
Q
S 为“？”状态 J=1, K=1时，每来一个时钟脉冲，状态翻转一次，即具有计数功能。
电工学
第21章触发器和时序逻辑电路
21.1 双稳态触发器 21.2 寄存器 21.3 计数器 21.4 555定时器及其应用 21.5 应用举例
三峡大学电气与新能源学院
章目录上一页下一页返回
退出
电工学
第21章触发器和时序逻辑电路
本章要求
1. 掌握 R－S、J－K、D 触发器的逻辑功能及不同结构触发器的动作特点; 2. 掌握寄存器、移位寄存器、二进制计数器、十进制计数器的逻辑功能，会分析时序逻辑电路; 3. 学会使用本章所介绍的各种集成电路; 4. 了解集成定时器及由它组成的单稳态触发器和多谐振荡器的工作原理。
Q
从触发器
Q
S
SD
R CP
RD
Q
Q
1 1
S
主触发器
R
0
1
状态保持不变
0
三峡大学电气与新能源学院
J CP K
0
章目录上一页下一页返回
退出
电工学
CP高电平时触发器接收信号并暂存 (即主触发器状态由 J、 K决定，从触发器状态保持不变）。 CP下降沿( )触发器翻转(主、从触发器状态一致)。 CP低电平时, 主触发器封锁, J、K 不起作用
三峡大学电气与新能源学院
章目录上一页下一页返回
退出
电工学
21.1.1 R－S 触发器
1. 基本 R－S 触发器两互补输出端正常情况下，两输出端的状态保持相反。通常以Q端的逻辑电平表示触发器的状态，即Q=1， Q=0时，称为“1‖ 态；反之为“0‖ 态。
三峡大学电气与新能源学院
Q
三峡大学电气与新能源学院
触发器保持 “0‖态不变
0 Q 0 & G1
1 SD1 复位 0
Q1 1
& G2
RD 0
章目录上一页下一页返回
退出
电工学
(2) SD=0，RD = 1
设原态为“0‖ 态
0Q 1
& G1
Q1
0
& G2 1 RD 1
翻转为“1‖ 态
0 SD 0
三峡大学电气与新能源学院
章目录上一页下一页返回
1 1
Q
Q
1 0 若先翻转
& G1
1 1 SD 0 0 1 1 1
& G2
1 1 RD 0
若G1先翻转，则触发器为“0‖态
三峡大学电气与新能源学院
章目录上一页下一页返回
退出
电工学
基本 R－S 触发器状态表
逻辑符号
SD
1 0 1 0
RD
0 1 1 0
Q
0 1 不变
功能置0 置1 保持
Q
Q
同时变 1后不确定
三峡大学电气与新பைடு நூலகம்源学院
章目录上一页下一页返回
退出
电工学
时序逻辑电路的特点：
电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电
路称为时序逻辑电路。
下面介绍双稳态触发器，它是构成时序电路的基本逻辑单元。
三峡大学电气与新能源学院
打开
1 CP
R
章目录上一页下一页返回
退出
电工学
当 CP = 1 时
Q
Q
触发器状态由R，S 输入状态决定。
1 SD
打开
& G1
& G2
(1) S=0, R=0
1
& G3
1
& G4
RD 1
触发器保持原态 S0
三峡大学电气与新能源学院
打开
1 CP
R 0
章目录上一页下一页返回
退出
电工学
Q
(2) S = 0, R= 1 0 & G1 1 SD (3) S =1, R= 0 & G3 触发器置“1‖ S0
S
时钟脉冲
三峡大学电气与新能源学院
CP
R
章目录上一页下一页返回
退出
电工学
SD，RD 用于预置触发器的初始状态，工作过程中应处于高电平，对电路工作状态无影响。当CP=0时
Q
Q
& G1
& G2
1 SD
被封锁
1
& G3
1
& G4 0 被封锁 R CP
RD1
R，S 输入状态不起作用。触发器状态不变
要求CP高电平期间J、 K的状态保持不变。
三峡大学电气与新能源学院
Q
Q
Q
从触发器
Q
S
SD
R CP
RD
Q
Q
1 1
S
主触发器
R
0 J 1 CP K
0 0
章目录上一页下一页返回
退出
分析JK触发器的逻辑功能 (1)J=1, K=1 设触发器原态为“0‖ 态翻转为“1‖态
状态不变 0
三峡大学电气与新能源学院
1
Q
Q
CP 0
从触发器封锁从触发器状态保持不变。主触发器打开主触发器状态由J、K决定，接收信号并暂存。
0
三峡大学电气与新能源学院
Q
S
SD
Q C R
RD
从触发器
Q
Q
S
主触发器
C K
R
1
J 1 CP
章目录上一页下一页返回
退出
电工学
1
Q
0
Q
C 0
从触发器打开从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。主触发器封锁
0 0
& G1
& G2
0
SD
1
RD 1
1
三峡大学电气与新能源学院
章目录上一页下一页返回
退出
电工学
(4) SD=0，RD = 0
―1‖态
当信号SD= RD = 0 同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1‖态，也可能是“0‖态，不能根据输入信号确定。
章目录上一页下一页返回
退出
电工学
21.1 双稳态触发器
双稳态触发器：是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。特点： 1. 有两个稳定状态“0‖态和“1‖态； 2. 能根据输入信号将触发器置成“0‖或“1‖态； 3. 输入信号消失后，被置成的“0‖或“1‖态能保存下来，即具有记忆功能。
1
0
三峡大学电气与新能源学院
0
章目录上一页下一页返回
退出
电工学
结论：
Q0
Q
从触发器
Q1
S JQn R KQn
CP高电平时主触发器状态由J、K决定，从触发器状态不变。 CP下降沿( )触发器翻转(主、从触发器状态一致）。
SD
Q R
CP
RD
S
Q
S
Q 主触发器
R
1
J CP K
三峡大学电气与新能源学院
R CP
RD
SD
Q
Q
S
主触发器
R
1
J1
0
CP
0
K
章目录上一页下一页返回
退出
(2) J=0，K=1 设触发器原态为“1‖态
1 Q 0
0 Q 1 Q
电工学
Q
从触发器
S 翻转为“0‖态设触发器原态为“0‖态
SD 0
R CP 1 RD Q 1R 1 0 1
Q
Q 反馈线
& G1 SD 两输入端
& G2
RD
章目录上一页下一页返回
退出
电工学
触发器输出与输入的逻辑关系
(1) SD=1，RD = 0
设触发器原态为“1‖态。
1Q
Q0
0
& G1
1
& G2
1
翻转为“0‖态 SD 1
0
RD 0
三峡大学电气与新能源学院
章目录上一页下一页返回
退出
电工学
设原态为“0‖ 态结论: 不论触发器原来为何种状态，当 SD=1， RD=0时，将使触发器置“0‖或称为复位。