实验三 触发器特性测试
触发器功能实验报告
触发器功能实验报告触发器功能实验报告引言：触发器是数字电路中常见的重要元件，它能够在特定的输入条件下产生稳定的输出信号。
本实验旨在通过构建不同类型的触发器电路，探究触发器的基本原理和功能。
实验一：RS触发器RS触发器是最简单的一种触发器，由两个交叉连接的非门组成。
实验中我们使用了两个与非门来构建RS触发器电路，其中一个与非门的输出连接到另一个与非门的输入，反之亦然。
通过设置不同的输入状态，我们可以观察到RS触发器的两种稳定状态：置位和复位。
实验二：D触发器D触发器是一种常用的触发器，它具有单一输入和双输出。
实验中我们使用了两个与非门和一个或非门来构建D触发器电路。
通过输入信号的变化，我们可以观察到D触发器的工作原理：当输入信号为高电平时，输出保持之前的状态，当输入信号为低电平时，输出根据之前的状态进行切换。
实验三：JK触发器JK触发器是一种多功能的触发器，它具有两个输入和两个输出。
实验中我们使用了两个与非门和一个或非门来构建JK触发器电路。
通过设置不同的输入状态，我们可以观察到JK触发器的四种工作模式：置位、复位、切换和禁用。
实验四：T触发器T触发器是一种特殊的JK触发器，它只有一个输入和两个输出。
实验中我们使用了两个与非门和一个或非门来构建T触发器电路。
通过输入信号的变化，我们可以观察到T触发器的工作原理：当输入信号为高电平时，输出状态翻转，当输入信号为低电平时，输出保持不变。
实验五：应用实例在实验的最后，我们通过一个简单的应用实例来展示触发器的实际应用。
我们构建了一个二进制计数器电路，使用了多个D触发器和与非门。
通过输入脉冲信号，我们可以观察到计数器的工作原理：每次接收到脉冲信号，计数器的输出状态按照二进制规律进行变化。
结论：通过本次实验，我们深入了解了不同类型的触发器的功能和工作原理。
触发器在数字电路中具有重要的应用价值，能够实现各种逻辑功能和时序控制。
进一步的研究和实践将有助于我们更好地理解和应用触发器，提高数字电路设计的能力。
数电实验：触发器及其应用
数字电子技术实验报告 实验三：触发器及其应用一、实验目的：1、 熟悉基本RS 触发器，D 触发器的功能测试。
2、 了解触发器的两种触发方式（脉冲电平触发和脉冲边沿触发）及触发特点。
3、 熟悉触发器的实际应用。
二、实验设备：1、 数字电路实验箱；2、 数字双综示波器；3、 指示灯；4、 74LS00、74LS74。
三、实验原理：1、触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。
在数字系统和计算机中有着广泛的应用。
触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
触发器有集成触发器和门电路（主要是“与非门”）组成的触发器。
按其功能可分为有RS 触发器、JK 触发器、D 触发器、T 功能等触发器。
触发方式有电平触发和边沿触发两种。
2、基本RS 触发器是最基本的触发器，可由两个与非门交叉耦合构成。
基本RS 触发器具有置“0”、置“1”和“保持”三种功能。
基本RS 触发器也可以用二个“或非门”组成，此时为高电平触发有效。
3、 D 触发器在CP 的前沿发生翻转，触发器的次态取决于CP 脉冲上升沿来到之前D 端的状态，即Q n+1 = D 。
因此，它具有置“0”和“1”两种功能。
由于在CP=1期间电路具有阻塞作用，在CP=1期间，D 端数据结构变化，不会影响触发器的输出状态。
和 分别是置“0”端和置“1”端，不需要强迫置“0”和置“1”时，都应是高电平。
74LS74（CC4013），74LS74（CC4042）均为上升沿触发器。
以下为74LS74的引脚图和逻辑图。
D R D S四、实验原理图和实验结果：设计实验：1、一个水塔液位显示控制示意图，虚线表示水位。
传感器A、B被水浸沿时会有高电平输出。
框I是水泵控制电路。
逻辑函数L是水泵的控制信号，为1时水泵开启。
设计框I的逻辑电路，要求：水位低于A时，开启水泵L；水位高于B时，关闭水泵L。
数电触发器 实验报告
数电触发器实验报告数电触发器实验报告引言：在数电领域中，触发器是一种重要的电子元件，用于存储和处理数字信号。
触发器可以用于时钟信号的同步、存储数据以及实现各种逻辑功能。
本实验旨在通过实际操作，深入理解触发器的工作原理和应用。
实验目的：1. 了解触发器的基本概念和分类；2. 学会使用触发器构建简单的逻辑电路；3. 掌握触发器的触发条件和时序特性。
实验器材：1. 数字电路实验箱；2. 74LS74触发器芯片；3. 电源线、连接线等。
实验步骤：1. 连接电路：将74LS74芯片插入实验箱中，并根据实验电路图连接芯片的引脚和外部元件。
2. 上电测试：接通电源，检查电路连接是否正确，并观察芯片上的LED指示灯是否亮起。
3. 输入信号测试：通过拨动开关或按下按钮，改变输入信号的状态，观察触发器输出的变化。
4. 触发条件测试：根据触发器的特性表，改变输入信号的时序，观察触发器的触发条件和输出结果。
5. 扩展实验：尝试使用多个触发器芯片构建更复杂的逻辑电路，如计数器、时序电路等。
实验结果与分析：在实验过程中，我们观察到了以下现象和结果：1. 当输入信号满足触发器的触发条件时，触发器的输出状态会发生变化。
例如，在D触发器中，当时钟信号上升沿到来时，若D输入为高电平，则Q输出会跟随D输入的状态变化；若D输入为低电平，则Q输出保持不变。
2. 当输入信号不满足触发器的触发条件时，触发器的输出状态保持不变。
例如，在JK触发器中，当时钟信号上升沿到来时，若J和K输入同时为高电平，则Q输出会取反；若J和K输入同时为低电平，则Q输出保持不变。
3. 不同类型的触发器具有不同的触发条件和时序特性，需要根据实际应用的需求选择合适的触发器。
4. 在构建复杂逻辑电路时，需要注意触发器之间的时序关系和输入信号的稳定性，以确保电路的正确运行。
实验总结：通过本次实验，我们深入了解了数电触发器的工作原理和应用。
触发器作为数字电路中的重要组成部分，广泛应用于计算机、通信、控制等领域。
触发器实验报告
触发器实验报告一、实验目的本次触发器实验的主要目的是深入了解触发器的工作原理、功能特性以及在数字电路中的应用。
通过实际操作和观察，掌握触发器的基本概念，熟悉其逻辑功能和时序特性，为后续更复杂的数字电路设计和分析打下坚实的基础。
二、实验设备与器材1、数字电路实验箱2、示波器3、逻辑分析仪4、若干集成电路芯片，包括 D 触发器、JK 触发器等三、实验原理（一）D 触发器D 触发器是一种在时钟脉冲上升沿或下降沿触发的触发器。
当 D 输入端的数据在时钟脉冲作用下被传输到输出端 Q。
其逻辑表达式为：Q(n+1) ＝ D 。
（二）JK 触发器JK 触发器具有置 0、置 1、保持和翻转四种功能。
当 J ＝ 1，K ＝ 0 时，触发器置 1；当 J ＝ 0，K ＝ 1 时，触发器置 0；当 J ＝ K ＝ 0 时，触发器保持原态；当 J ＝ K ＝ 1 时，触发器翻转。
其逻辑表达式为：Q(n+1) ＝ JQ' ＋ K'Q 。
四、实验内容与步骤（一）D 触发器功能测试1、按照实验电路图在数字电路实验箱上连接好 D 触发器芯片。
2、将 D 输入端分别接高电平和低电平，通过示波器观察时钟脉冲和输出端 Q 的波形，记录实验结果。
（二）JK 触发器功能测试1、依照实验电路图搭建 JK 触发器的实验电路。
2、分别设置 J、K 输入端的不同组合，观察并记录输出端 Q 的状态变化。
（三）触发器的级联1、将多个 D 触发器或 JK 触发器级联，形成移位寄存器。
2、输入串行数据，观察移位寄存器的输出结果。
五、实验数据与结果分析（一）D 触发器实验结果当 D 输入端接高电平时，在时钟脉冲上升沿，输出端 Q 变为高电平；当 D 输入端接低电平时，在时钟脉冲上升沿，输出端 Q 变为低电平。
这与 D 触发器的逻辑功能相符，验证了其正确性。
（二）JK 触发器实验结果在不同的 J、K 输入组合下，JK 触发器的输出端 Q 呈现出置 1、置0、保持和翻转的状态，与理论预期完全一致。
实验三 触发器及其应用
实验三 触发器及其应用一、实验目的1、 掌握基本RS 、JK 、D 、T 触发器的逻辑功能2、 掌握集成触发器的逻辑功能及使用方法3、 熟悉触发器之间相互转换的方法二、实验原理1、基本RS 触发器2、JK 触发器本实验采用74LS112双JK 触发器集成电路，触发方式：下降沿。
JK 触发器状态方程：n n n Q K Q J Q +=+1 （CP 下降沿时有效）3、D 触发器本实验采用74LS74双D 触发器集成电路，触发方式：上升沿。
D 触发器状态方程：Q n+1=D4、 触发器之间的转换 A 、JK T ： T 触发器Q n+1=TQ n +TQ nB 、D T ’：T ’触发器：每来一个CP ，触发器状态翻转一次。
三、实验设备1、+5V 电源2、逻辑电平开关3、逻辑电平显示4、脉冲源5、74LS1126、74LS747、74LS00四、实验内容1、测试基本RS 触发器逻辑功能由74LS00（四2输入与非门）构建一个基本RS 触发器并对照功能表测试逻辑功能。
2、测试双JK 触发器74LS112逻辑功能 A 、测试R D 、S D 的复位、置位功能B 、对照功能表测试JK 触发器逻辑功能C 、将JK 触发器接成T 触发器，并测试其功能 3、测试双D 触发器74LS74逻辑功能74LS741413121110987654321Vcc1R D 2S D1S D 2R D2CP1CP 2D1D 2Q1Q 1Q 2QGND TQQCP D Q Q Q QA、测试R D、S D的复位、置位功能B、对照功能表测试D触发器逻辑功能C、将D触发器接成T’触发器，并测试其功能五、实验报告1、列表并画电路整理各类触发器逻辑功能2、写出实验体会，并根据自己的理解想像各触发器的实际应用。
触发器功能测试及其应用
广州大学学生实验报告开课学院及实验室：机械与电气工程学院电子楼410 年月日学院机械与电气工程年级、专业、班姓名学号实验课程名称数字电子技术实验成绩实验项目名称触发器功能测试及其应用指导老师胡晓一、实验目的1．验证基本RS、JK、D、T和T′触发器的逻辑功能及使用方法；2．能进行触发器之间的相互转换；3．学习触发器的一些应用。
二、实验原理触发器是具有记忆作用的基本单元，在时序电路中是必不可少的。
触发器具有两个基本性质：（1）在一定的条件下，触发器可以维持在两种稳定状态（0或1状态）之一而保持不变；（2）在一定的外加信号作用下，触发器可以从一种状态转变成另一稳定状态（1→0或0→1），因此，触发器可以记忆二进制的0或1，被用作二进制的存贮单元。
触发器根据时钟脉冲输入分为两大类：一类是没有时钟输入的触发器，称为基本触发器；另一类是有时钟脉冲输入端的触发器，称为时钟触发器。
（1）基本RS触发器下图所示是由两个与非门构成的基本RS触发器，它是由低电平直接触发的触发器。
具有置“0”、置“1”和保持3种功能。
使用时需要避开不定态。
SR触发器图形符号基本RS触发器功能表（2）．JK触发器JK触发器的控制输入端为J和K，它也是从SR触发器演变而来的，是针对SR逻辑功能不完善的又一种改进。
其逻辑图见图1.6.5所示，功能表和驱动表分别见表1.6.7和表1.6.8。
JK触发器的特性方程是J和K是数据输入端，是触发器状态更新的依据。
若J、K有两个或两个以上输入端时，组成“与”关系。
（3）．D触发器D触发器是由SR触发器演变成的，是=S条件下的特例，其逻辑电路图1.6.4。
功能表和驱动表分别如表1.6.5和表1.6.6。
D触发器的特性方程是Qn+1=D（a）引脚排列（b）逻辑符号三、实验仪器、材料1．+5V直流电源2．双踪示波器3．连续脉冲源4．单次脉冲源5．逻辑电平开关6．逻辑电平显示器7．74LS112、74LS00、74LS74四、实验步骤（1）验证基本RS触发器的逻辑功能用两个与非门组成基本RS触发器，输入端R’、S’接逻辑开关，输出端Q、Q’接逻辑电平显示器，按表所示要求测试并做记录。
实验三 触发器的应用
实验目的
1. 熟悉各类触发器的逻辑功能 和测试方法 2. 掌握触发器逻辑功能的转换
实验内容
1. 基本 触发器逻辑功能测试 基本RS触发器逻辑功能测试 测试电路如图所示。 输入与非门构成基本RS触 测试电路如图所示。用2输入与非门构成基本 触 输入与非门构成基本 发器，当输入端加不同电平时， 发器，当输入端加不同电平时，观察输出端相应的 状态，记录数据。当输入端同时为0后 状态，记录数据。当输入端同时为 后，再恢复到同 时为1时 重复几次看输出状态是否稳定。 时为 时，重复几次看输出状态是否稳定。
实验器件
74LS74、 74LS74、74LS00
74LS74—D触发器 74LS74
74LS74的真值表 74LS74的真值表
Hale Waihona Puke 实验原理图思考题1. 在触发器实验中，用高低电平接触发器 在触发器实验中，用高低电平接触发器CP 当触发翻转时， 端，当触发翻转时，为什么有时出现不稳定 状态？ 状态？ 2. 如何用触发器组成最简单的防颤电路？ 如何用触发器组成最简单的防颤电路？
实验内容
2、D触发器逻辑功能测试（74LS74） 、 触发器逻辑功能测试 触发器逻辑功能测试（ ） 1）功能测试。D和CP端为任意状态，测试 ）功能测试。 和 端为任意状态 测试D 端为任意状态， 触发器的直接置位功能。 触发器的直接置位功能。 2）测试D触发器逻辑功能，记录测试结果。 ）测试 触发器逻辑功能 记录测试结果。 触发器逻辑功能， 3、触发器逻辑功能的转换 、 触发器转换T触发器和 触发器， 将D触发器转换 触发器和 触发器，用示波 触发器转换 触发器和T’触发器 器测量其输入、输出波形。 器测量其输入、输出波形。
实验三 触发器 实验指导书
实验三 触发器一、实验目的1．掌握触发器的性质。
2．掌握触发器逻辑功能、触发方式。
3．掌握触发器电路的测试方法，简单时序电路的设计、调试方法。
二、实验设备1．数字学习机 一台 2．双踪示波器 一台 3．万用表 一块4．74LS00、74LS74、74LS76片各一片三、理论准备触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成多种电路的最基本逻辑单元。
1．基本RS 触发器图3.3-1图3.3-1为由两个与非门的交驻耦合构成的基本RS 触发器，它是无时种控制低电平直接触发的触发器。
基本RS 触发器具有“0”、置“1”和“保持”三种功能。
通常称S 为置“1”端，因为S =0时触发器被置“1”；R 为置“0”端，因为R =0时触发器被置为“0”， 当S =R =1状态时触发器为“保持”。
基本RS 触发器也可以用两个“或非门”组成，此时为高电平触发有效。
2．JK 触发器在输入信号为双端输入的情况下，JK 触发器是功能完善，使用灵活和通用性较强的一种触发器。
本实验采用74LS76双JK 触发器，是下降沿触发的边沿触发器。
引脚功能及逻辑符号如图3.3-2所示，JK 触发器的状态方程为n n n Q K Q J Q +=+1图3.3-2J 和K 是数据输入端，是触发器状态更新的依据，若J 、K 有两个或两个以上J 和K 为数据输入端时，组成“与”的关系。
Q 与Q 为两个互补输出端。
通常把Q=0，Q =1的状态定为触发器“0”状态；而把Q=1、Q =0定为“1”状态。
3．D 触发器在输入信号为单端的情况下，D 触发器用起来最为方便，其状态方程为Q n+1=D n其输出状态的更新发生在CP 脉冲的上升沿，故又称为上升沿触发器的边沿触发器。
D 触发器的状态只取决于时种到来前D 端的状态。
D 触发器应用很广，可供作数字信号的寄存，移位寄存，分频和波形发生等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
- --
- . -word资料-
数字逻辑实验指导书 葛长赟编写 大连东软信息学院 电子工程系 2016年 8月 . Word 资料 引 言 《数字逻辑》是软件工程专业的必修课，为后续课程的实施，为进一步学习各专业后续课程打下基础，是一门理论与实践相结合的课程。 通过这门课程的学习，使学生掌握数字电路与系统的基本工作原理和分析设计方法；理解标准的集成电路器件使用方法为后续学习奠定基础。 本门课程理论内容包括：数制与码制、逻辑代数基础、组合逻辑电路的分析和设计、各种触发器及时序逻辑电路的分析和设计等，除数制与码制外，每部分内容都配备有相应的实验室实验，帮助学生理解和掌握相关知识内容。 本实验指导书旨在对《数字逻辑》课程的实验进行规范，内容包括：实验目的和要求、设备或环境、实验原理（项目分析和设计）、实验内容（项目实施）等。学生可遵照本实验指导书内容完成相应实验并提交实验报告。 .
Word 资料 设备与工具 这章主要介绍本实验指导书中会用到的硬件设备。 信号发生器 信号发生器是一台具有高度稳定性、多功能等特点的函数信号发生器。能直接产生正弦波、三角波、方波、斜波、脉冲波，波形对称可调并具有反向输出，直流电平可连续调节。TTL可与主信号做同步输出。还具有VCF输入控制功能。频率计可做内部频率显示，也可外测1Hz~10.0MHz的信号频率，电压用LED显示。
万用表 万用表是一种多功能、多量程的便携式电子电工仪表，一般的万用表可以测量直流电流、直流电压、交流电压、电阻等。有些万用表还可测量电容、电感、功率、晶体管共射极直流放大系数等。
数字电路实验箱 数字电路实验箱可以为学生提供内容丰富的实验平台，结构设计灵活，可在此平台上搭建电路，完成数字电路课程要求的基本实验。 .
Word 资料 实验三：触发器特性测试 1. 能力培养目标 理解RS触发器、D触发器、JK触发器的工作原理 能正确使用RS触发器、D触发器、JK触发器
2. 项目任务要求 （1） 利用与非门构成RS触发器 （2） 测试D触发器的逻辑功能 （3） 测试JK触发器的逻辑功能
3. 项目分析 （1）RS触发器 把两个与非门的输入、输出端交叉连接，即可构成基本RS触发器。RS触发器的__Q 和Q应该呈互补关系，但在__R= 0、__S= 0 时Q和__Q都为1，所
以此时为非法状态。 表2-5-1 RS触发器真值表 输 入 输 出 __R __
S Q __Q . Word 资料 0 0 1 1 0 1 0 1 1 0 1 0 1 1 Q __Q
74LS00是最常见的二输入四与非门芯片之一，因此可选用74LS00芯片。
（2）D触发器 D触发器的应用很广，可用作数字信号的寄存、移位寄存、分频和波形发生等。下表中的“X”表示该引脚的电平无论高低，对输出结果不发生任何作用；“↑”表示该引脚要接到单次脉冲开关，且应为上升沿，按下单次脉冲按钮时输出结果会发生变化。 表2-5-2 D触发器真值表 输 入 输 出
PR CLR CK D Q __Q
0 1 X X 1 0 1 0 X X 0 1 0 0 X X 1 1 1 1 ↑ 1 1 0 1 1 ↑ 0 0 1
1 1 0 X Q __Q
双D触发器74LS74芯片的引脚结构图如下所示，其中引脚14（VCC）接5V电源，引脚7（GND）接地。CLR表示复位信号（清零），D表示触发信号，CK表示时钟信号，PR表示预置，Q表示同相位输出，__Q表示反相位
输出。
141312111098
1234567
双 D 触发器 74LS74
Vcc2CLR2D2CK2PR2Q2QGND1CLR1D1CK1PR1Q1Q .
Word 资料 图2-5-1 74LS74引脚结构图 （3）JK触发器
JK触发器具有置0、置1、保持和翻转功能，在各类集成触发器中，JK触发器的功能最为齐全。在实际应用中，它不仅有很强的通用性，而且能灵活地转换其他类型的触发器。下面分四种情况来分析主从型JK触发器的逻辑功能。 JK触发器在J=1，K=1的情况下，来一个时钟脉冲就翻转一次，即具有计数功能。 J=0，K=0时，触发器的状态保持不变。 J=1，K=0时，触发器的状态翻转成1态。 J=0，K=1时，触发器的状态翻转成0态。 表2-5-3 JK触发器真值表 输 入 输 出
CLR CK J K Q __Q
0 X X X 0 1 1 ↓ 0 0 Q __Q
1 ↓ 1 0 1 0 1 ↓ 0 1 0 1 1 ↓ 1 1 反 转
1 1 X X Q __Q
【注】上表中的 “↓”表示该引脚要接到单次脉冲开关，且应为下降沿，按下单次脉冲按钮时输出结果会发生变化。 .
Word 资料 141312111098
1234567
双 JK 触发器 74LS73
1J1Q1QGND2K2Q2Q2J1CK1CLR1KVcc2CK2CLR 图2-5-2 74LS73引脚结构图
（4）实验设备及材料
数电实验箱（含连接线） 1台 面包板（含连接线） 1台 二输入四与非门74LS00 1片 双D触发器74LS74 1片 双JK触发器74LS73 1片 示波器 1台
4. 项目设计 （1）利用与非门构成RS触发器 利用74LS00的两个与非门搭建RS触发器，输入端__R、__S接实验箱上
的逻辑开关输出，输出端__Q、Q接逻辑电平指示灯，电路接线图如下： .
Word 资料 &A
BY
&A
BY
LED0LED1K2
K1R
_
S_Q_
Q 图2-5-3 RS触发器逻辑电路接线图 （2）测试D触发器的逻辑功能
74LS74芯片包含两个D触发器，测试时可任选其中一组触发器。将引脚CLR（复位端）、PR（置位端）、D接实验箱上的逻辑开关输出，引脚Q、__Q接逻辑状态显示灯，测试电路接线图如下：
QQLED2LED1
DCKCLRK2K1PRAKK3_
图2-5-4 D触发器逻辑电路接线图 如果将输入引脚D接到连续脉冲信号时，可通过示波器观察D触发器
的输入输出的波形之间的关系，这时需要将引脚D接到固定脉冲信号源1KHz，引脚CK接10KHz，那么输出引脚Q也呈现连续波形。 （3）测试JK触发器的逻辑功能 74LS73芯片包含两个JK触发器，测试时可任选其中一组触发器。将引脚J、K、CLR接到逻辑开关输出，引脚Q、__Q接逻辑电平指示灯，测试电
路接线图如下： .
Word 资料 QQLED2LED1
CLRCKJK2K1KAKK3_
图2-5-5 JK触发器逻辑电路接线图 如果将输入接到连续脉冲信号时，可通过示波器观察D触发器的输入
输出的波形之间的关系，这时需要将引脚CK接到固定脉冲信号源1KHz，那么输出引脚Q也呈现连续波形。
5. 项目实施 （1）利用与非门构成RS触发器 按设计的电路接线图连线，按下表中的顺序一步步进行测试，并填写表格。 表2-5-4 RS触发器测试结果表
步骤 输 入 输 出 __R __
S Q __Q
① 0 1
② 1 1
③ 1 0
④ 1 1
⑤ 0 0
【填空】 时序电路的值与 有关。 根据触发器的定义，__Q和Q应互补，因此 时为非法状态。
（2）测试D触发器的逻辑功能
按设计的电路接线图进行连接，将CLR（复位）、PR（置位）引脚接实验板上逻辑电平输出开关，引脚CK接单次脉冲开关，引脚Q、__Q接逻辑电
平指示灯，按下表中的步骤依次改变CLR、PR的电平，观察现象并记录Q、__Q的值，填写表格。
表2-5-5 D触发器测试结果表
步骤
输 入 输 出
CLR PR D CK Q __Q